Ejemplo: Sea una mquina secuencial sincrnica que tiene una entrada de control X y otra de reloj CLOCK.

Dos salidas A y B. En flancos positivos consecutivos de CLOCK el cdigo en AB cambia de 00 a 01 a 10 a 11 y se repite. Todos esto si X es verdadera, si x es falsa la mquina mantiene su estado presente.

CLOCK X

MSS

Formato : X / A,B
0/00

a
0/01 1/00

b
0/10 1/01 1/11

c
0/11 1/10

En este caso para cada estado las salidas se mantienen sin importar si cambian las entradas, por lo tanto es una MSS modelo Moore.

10

Ejemplo: Dibuje el diagrama de estados para una mquina secuencial sincrnica que debe detectar la secuencia 1 0 1 en la entrada DT. Cada vez que se detecta la secuencia se debe generar un pulso en la salida P. Asuma que si puede existir traslape de la secuencia, es decir una nueva secuencia puede empezar con el mismo 1 con que termina la anterior.

CLOCK DT

MSS

11

Formato : DT / P
0/0

a
1/0 1/0

0/0

b
0/0 1/1

En este caso en el ltimo estado, la salida P depende del valor de la entrada DT, por lo tanto es una MSS modelo Mealy.

12

Mtodo Tradicional de diseo con el Diagrama de Estados Este mtodo es conveniente para disear las MSS con pocas entradas y salidas. 1. Estudiar las especificaciones del circuito que se desea disear para entender como debe funcionar. 2. Crear un Diagrama de Bloques general para identificar todas las entradas y salidas que debe tener su circuito. Es muy importante entender bien cuando y bajo que condiciones se generan estas salidas. Definir el formato: In/Out. 3. Disear un Diagrama de Estados primitivo. Primitivo significa que puede tener estados redundantes. Es recomendable seleccionar un estado como el estado de inicio. El circuito debe estar en ese estado cuando se enciende la fuente de poder o cuando seal de Reset es aplicada. 4. Eliminar los estados redundantes mediante el desarrollo de una tabla de estados primitivos. Graficar el Diagrama de Estados simplificado.
13

Mtodo Tradicional de diseo con el Diagrama de Estados 5. Asignar los Cdigos de Estados usando reglas para minimizacin del decodificador de estado siguiente. Documente la seleccin mediante un mapa de estados. Desarrollar una Tabla de Estados Presentes y Siguientes que utilice las asignaciones anteriores. Seleccionar el elemento de memoria (flip-flop) para el Bloque de Memoria de Estados. Para cada bit del cdigo de estado, debe agregar tantas columnas como entradas tenga el FF seleccionado. Estas columnas se llenan usando la funcin de excitacin del elemento de memoria escogido (flip flop). Elaborar los mapas de Estados Siguientes para implementar el Decodificador de Estado Siguiente. Elaborar los mapas de salidas para implementar el Decodificador de Salida. Graficar el Diagrama Esquemtico. Graficar los Diagramas de Tiempo.
14

6.

7. 8. 9.

Ejemplo 1. Disear una MSS que tiene siguientes especificaciones: El circuito tiene una entrada w y una salida z. Inicialmente la salida z es igual 0. La salida z se hace igual a 1 si durante de dos periodos consecutivos de Clock la entrada w es igual a 1.

2.

15

3. 4. Formato: w / z
Reset 0/0 1/0

a
0/0 1/0

0/1

c
1/1

5. 6. Aunque el Diagrama de Estados proporciona una descripcin del comportamiento de la MSS que es fcil de entender, para procedimientos de implementacin es necesario desarrollar una Tabla de Estados Presentes y Siguientes asignando previamente el cdigo de identificacin a cada estado. Puesto que son tres estados, se requiere un cdigo de dos bits para identificar a cada estado con un valor diferente.
16

Estado Presente Entrada

Estado Siguiente Salida

y1 0 y0 0 1
0

y1

y0
0 0 1 1 0 0 1 1

w
0 1 0 1 0 1 0 1

Y1
0 0 0 1 0 1

Y0
0 1 0 0 0 0

Z
0 0 0 0 1 1

1
2

0 a b
3

0 0 0 1 1 1 1

a
1

Utilizaremos flip-flops tipo D de disparo por flanco positivo. En este caso D1 es igual a Y1 y D0 es igual a Y0. 7. 8. Mapas del Decodificador de Est. Sig. y del Decodificador de Salida.
y1y0 00 w 0 1
0

01
2

11
6

10
4

0
1

0
3

0
5

Y 1 = w. y1. y 0
17