Anda di halaman 1dari 8

Universidade Paulista

Engenharia Eltrica

115T Circuitos Digitais

Experimento II Circuito Flip-Flop RS

Professor: Marcos Massi Alunos: Francisco das Chagas N. Santos T510DA-6 Rogrio Adriano Simes 953089-4 Ricardo Leandro Furtado A567ED-8 Gustavo Rodrigues Ribeiro A31IBI-4 Sidnei Teixeira Sampaio A66557-9

So Jos dos Campos, setembro de 2012

ndice

Objetivos.................................................................................03 Introduo..............................................................................03 Materiais e mtodos...............................................................04 Procedimento experimental..................................................04 Concluses..............................................................................07 Referncias bibliogrficas.....................................................08

1.Objetivos O objetivo deste experimento introduzir os conceitos bsicos sobre circuitos lgicos seqenciais. Para tal, foi utilizado o circuito Flip-Flop RS bsico e com entrada de clock. 2.Introduo A eletrnica digital pode ser dividida basicamente em duas reas: a lgica combinacional e a lgica seqencial. A lgica combinacional abrange os circuitos cuja a sada depende exclusivamente de uma combinao das variveis de entrada. J a lgica seqencial abrange os circuitos nos quais a sada depende alm da combinao das variveis de entradas, tambm do estado anterior da sada ou das sadas. Isso significa que o prximo estado depender tambm do estado anterior, diferentemente dos circuitos combinacionais. Em outras palavras isso significa memorizar o estado anterior, ou seja, os circuitos seqenciais necessitam de elementos que memorizem os estados anteriores. Em nosso estudo prtico sobre circuitos seqenciais iremos estudar o circuito Flip-Flop RS. Os Flip-Flops so circuitos biestveis, ou seja, possuem dois estados estveis. Basicamente o experimento foi dividido em duas partes: com a primeira feita com o circuito Flip-Flop RS bsico controlado pelas entradas de duas variveis, e a segunda parte com a utilizao do controle pelas mesmas variveis citadas anteriormente com o auxilio de um Clock na entrada do circuito.

3.Materiais e mtodos Para este experimento foi utilizado: - 1 kit de circuitos digitais da marca Festo, srie D2-14 - alguns cabos para as interligaes Este kit de circuitos digitais possui em sua construo vrias portas lgicas, que permitem ao aluno simular diversas combinaes de circuitos lgicos atravs de conexes externas com cabos. 4.Procedimento experimental 4.1.A primeira parte do experimento constituiu-se em montar o circuito da figura 1 e comparar os valores de sada obtidos com os valores esperados para o circuito Flip-Flop RS bsico.

Figura 1 Circuito Flip-Flop RS bsico Na tabela 1 apresentado os valores tericos para o circuito Flip-Flop RS bsico. Na tabela 2 so fornecidos os valores encontrado experimentalmente.

Tabela 1 Tabela verdade para todos os possveis casos teoria * Valores no permitidos Linha S R Qanterior Qfinal final 1 0 0 0 0 1 2 0 0 1 1 0 3 0 1 0 0 1 4 0 1 1 0 1 5 1 0 0 1 0 6 1 0 1 1 0 7 1 1 0 1 1 * 8 1 1 1 1 1 *

Tabela 2 Tabela verdade para todos os possveis casos experimental *Valores no permitidos Linha S R Qanterior Qfinal final 1 0 0 0 0 1 2 0 0 1 1 0 3 0 1 0 0 1 4 0 1 1 0 1 5 1 0 0 1 0 6 1 0 1 1 0 7 1 1 0 1 1 * 8 1 1 1 1 1 *

4.2.Na segunda parte do experimento foi montado o circuito da figura 2. Foi coletado os valores das sadas com o Clock com nvel 0 e 1. Com o Clock em nvel 0 observou-se que a sada fica travada
5

independente de se variar as entradas S e R. Com o Clock com nvel 1 foi preenchido a tabela 4 com os resultados experimentais e comparado com o esperado da tabela 3.

Figura 2 Circuito Flip-Flop RS com entrada Clock Tabela 3 Tabela verdade para todos os possveis casos terico (clock = 1) *Valores no permitidos Linha S R Qanterior Qfinal final 1 0 0 0 0 1 2 0 0 1 1 0 3 0 1 0 0 1 4 0 1 1 0 1 5 1 0 0 1 0 6 1 0 1 1 0 7 1 1 0 1 1* 8 1 1 1 1 1*

Tabela 4 Tabela verdade para todos os possveis casos experimental (clock = 1) *Valores no permitidos Linha S R Qanterior Qfinal final 1 0 0 0 0 1 2 0 0 1 1 0 3 0 1 0 0 1 4 0 1 1 0 1 5 1 0 0 1 0 6 1 0 1 1 0 7 1 1 0 1 1* 8 1 1 1 1 1* Os resultados encontrados foram os mesmos encontrados para a primeira parte do experimento. 5.Concluses Na primeira parte do experimento os resultados encontrados e inseridos na tabela 2 so idnticos aos valores tericos da tabela 1. Para a segunda parte do experimento foi constatado o que era esperado atravs do conhecimento prvio da teoria. Com o Clock no nvel 1 o circuito 2 teve o mesmo comportamento do circuito 1. Isso se deve ao fato de nestes casos a sada NE funcionar como uma inversora reproduzindo assim os mesmos valores. Com o Clock no nvel 0 a sada fica travada e no se altera independente de se alterar ou no o valor das variveis S e R. Durante o experimento foi colocado um jumper para forar a mudana da sada do circuito 2 com o Clock em nvel 0. A mudana de estado ocorre com o jumper mais ficou travada no novo valor. Os valores obtidos nas linhas 7 e 8 das tabelas 2 e 4 no so permitidos por se tratar das sadas Q e , que devem sempre possuir valores distintos (0 ou 1). Experimentalmente foram obtidos valores iguais para as duas sadas, mas estes casos no devem ser permitidos por se tratar de Q ser igual a .
7

6.Referncias bibliogrficas
IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel. Elementos de Eletrnica Digital. So Paulo: Editora rica, 2008. Circuitos sequenciais. Texto disponvel em: http://www.inf.ufsc.br/ine5365/circseq.html Acesso em: 16/09/2012