Tecnolgico de estudios superiores de Coacalco

Principios elctricos y aplicaciones digitales

LEON RESENDIZ DIONICIO IVAN

3411 Ingeniera en Sistemas computacionales

Familias TTL, RTL, DTL, CMOS

Se abordaran las principales Familias Lgicas como TTL, RTL, DTL y CMOS

Introduccin ....................................................................................................................................................................................... 5 1. Familias Lgicas ........................................................................................................................................................................ 6 1.1 CARACTERSTICAS GENERALES ........................................................................................................................................... 6 1.1.1 NIVELES LGICOS ........................................................................................................................................................... 6 1.1.2 VELOCIDAD DE OPERACIN ........................................................................................................................................ 7 1.1.3 FAN-OUT O ABANICO DE SALIDA ............................................................................................................................... 7 Figura 1.0 Curva de transferencia de un circuito lgico ............................................................................................. 7 2. Familia TTL (Lgica de Transistor - Transistor) .................................................................................................................. 8 2.1 Niveles Lgicos TTL ................................................................................................................................................................ 8 Figura 2.0 Nivel lgico de entrada de un circuito TTL ................................................................................................. 8 2.2 Configuraciones de Salida en las Compuertas TTL ......................................................................................................... 8 2.2.2 Compuerta con Salida de Colector Abierto ............................................................................................................. 9 Figura 2.1 Compuerta NAND TTL de colector abierto................................................................................................. 9 2.2.3 Compuerta con Salida de Tipo Totmico (Ttem Pole) ........................................................................................ 9 Figura 2.2 Compuerta TTL de salida tipo totmico ....................................................................................................10 2.2.4 Compuerta con Salida de Tres Estados (Triestado) .............................................................................................11 Figura 2.3 Compuertas de tres estados ........................................................................................................................11 Tabla 2.0 Compuertas TTL de tres estados ..................................................................................................................11 2.2.5 Compuerta de Tres Estados TTL ...............................................................................................................................12 Figura 2.4 Circuito Inversor de tres estados TTL ........................................................................................................12 2.2.6 INVERSOR ......................................................................................................................................................................12 Tabla 2.1 Tabla descriptiva de los elementos del inversor ......................................................................................13 Figura 2.5 Circuito lgico de un inversor lgico TTL ..................................................................................................13 2.3 LAS FAMILIAS TTL .................................................................................................................................................................13 2.3.1 FAMILIA TTL ESTNDAR .............................................................................................................................................13 2.3.2 FAMILIA TTL-SCHOTTKY..............................................................................................................................................14 2.3.3 FAMILIA TTL-LS .............................................................................................................................................................14 2.3.4 FAMILIA TTL-ALS ..........................................................................................................................................................14 2.3.5 FAMILIA TTL-AS ............................................................................................................................................................15 2.3.6 FAMILIA FAST ................................................................................................................................................................15 3.4.7 FAMILIA ECL ..................................................................................................................................................................15 2.4 LAS SUBFAMILIAS TTL .........................................................................................................................................................16 1

2.4.1 La familia HTTL..............................................................................................................................................................17 Figura 2.6 Familia TTL de alta velocidad en la que destaca su salida en Darlington..........................................17 2.4.2 La familia LPTTL ............................................................................................................................................................18 Figura 2.7 Debido la baja disipacin para las puertas TTL es necesario disear la familia LPTTL ...................18 2.4.3 La familia STTL ..............................................................................................................................................................18 Figura 2.8 Los diodos Schottky dan paso a la familia TTL Schottky o STTL ..........................................................19 Figura 2.9 Los transistores Schottky (TS) predominan en las puertas STTL .........................................................19 2.4.4 La familia LPSTTL ..........................................................................................................................................................20 Figura 2.10 Los circuitos integrados para puertas lgicas pueden disearse con tecnologa Schottky ........20 Figura 2.11 Las TTL Schottky con baja disipacin llaman la atencin por su entrada, en la cual se sustituye el transistor multiemisor .................................................................................................................................................20 Figura 2.12 Las puertas ASTTL son una mejora de las LPTSTTL y, as, se logra rebajar el consumo de la potencia en un cincuenta porciento .............................................................................................................................21 2.4.5 LA FAMILIA LGICA ECL..............................................................................................................................................21 Figura 2.13 Circuito de un amplificador operacional y su caracterstica de transferencia...............................21 Figura 2.14 Circuito integrado de una compuerta AND/NAND con tecnologa ECL ..........................................22 Tabla 2.2 Caractersticas de un TTL ...............................................................................................................................22 Tabla 2.3 Caracterizacin de las distintas familias lgicas .......................................................................................23 Tabla 2.4 Caracterizacin de un chip ............................................................................................................................23 2.5 SN74LS00 ...............................................................................................................................................................................24 Figura 2.15 SN47LS00 diagrama interno Figura 2.16 SN47LS00 diagrama externo ..................24

Tabla 2.4 Rangos de operacin SN74LS00 ...................................................................................................................24 Tabla 2.5 Caractersticas (TA = 25 C) SN74LS00 .........................................................................................................24 2.6 SN74LS74A.............................................................................................................................................................................25 Tabla 2.6 Caractersticas (TA = 25 C, VCC = 5.0 V) SN74LS74A.................................................................................25 Tabla 2.6 Requerimientos (TA = 25 C) SN74LS74A....................................................................................................25 2.7 SN74LS16A.............................................................................................................................................................................26 Tabla 2.6 Caractersticas (TA = 25 C) SN74LS16A ......................................................................................................26 2.7 SN74LS163A ..........................................................................................................................................................................26 Tabla 2.6 Caractersticas (TA = 25 C, VCC = 5.0 V) SN74LS163A ..............................................................................26 3. Familia lgica RTL ...................................................................................................................................................................27 3.1 Historia ...................................................................................................................................................................................27 2

Figura 3.0 Puerta lgica NOR ..........................................................................................................................................27 3.1.1 Simplificacin de un RTL.............................................................................................................................................28 Figura 3.1 El esquema bsico de una puerta NOR .....................................................................................................28 Figura 3.2 Ecuacin ...........................................................................................................................................................28 Figura 3.3 Circuito integrado de una puerta NOR modificada ................................................................................29 Figura 3.4 Circuito integrado de una puerta NOR modificada 2 ............................................................................29 Figura 3.5 Circuito integrado de una puerta NOR modificada 3 ............................................................................30 4. Familia lgica CMOS ..............................................................................................................................................................31 4.1 Historia ...................................................................................................................................................................................31 4.2 Puertas lgicas de la familia CMOS..................................................................................................................................32 4.2.1 INVERSORES CMOS. ....................................................................................................................................................32 Figura 4.0 Smbolos ms comunes de los transistores PMOS y NMOS .................................................................32 4.2.2 COMPUERTA NAND CMOS ........................................................................................................................................32 Figura 4.1 Esquema de la compuerta NAND CMOS. .................................................................................................33 4.2.3 COMPUERTA NOR CMOS ...........................................................................................................................................33 Figura 4.1 Esquema de la compuerta NOR CMOS .....................................................................................................33 4.3 Caractersticas de las series CMOS ..................................................................................................................................34 4.3.1 Series 4000/14000 .......................................................................................................................................................34 4.3.2 Serie 74C ........................................................................................................................................................................34 4.3.3 Serie 74HC (CMOS de alta velocidad) .....................................................................................................................34 4.3.4 Serie 74HCT ...................................................................................................................................................................35 4.4 Caractersticas comunes a todos los dispositivos CMOS ............................................................................................35 4.4.1 VOLTAJE DE ALIMENTACIN .....................................................................................................................................35 4.4.2 NIVELES DE VOLTAJE ...................................................................................................................................................35 4.4.3 INMUNIDAD AL RUIDO ...............................................................................................................................................35 4.4.4 DISIPACIN DE POTENCIA..........................................................................................................................................36 4.4.5 PD AUMENTA CON LA FRECUENCIA ........................................................................................................................36 4.4.6 FACTOR DE CARGA ......................................................................................................................................................37 4.4.7 VELOCIDAD DE CONMUTACIN ...............................................................................................................................37 4.4.8 ENTRADAS CMOS. ........................................................................................................................................................37 4.4.9 SUSCEPTIBILIDAD A LA CARGA ESTTICAS.............................................................................................................38 5. Familia lgica DTL...................................................................................................................................................................38 3

5.1 Funcionalidad de las DTL ....................................................................................................................................................38 5.2 Modificacin de la Puerta DTL ..........................................................................................................................................38 5.3 Caractersticas de las DTL...................................................................................................................................................39 5.3.1 Velocidad de DTL .........................................................................................................................................................39 5.3.2 Inmunidad al ruido ......................................................................................................................................................39 5.4 Ventajas de las DTL..............................................................................................................................................................39 5.5 Desventajas de las DTL .......................................................................................................................................................39 Bibliografa.........................................................................................................................................................................................40

Introduccin Todo programador se ha hecho alguna vez la pregunta Qu tecnologa digital ser la ms apropiada para este circuito? En una primera idea, es fcil elegir entre tecnologa TTL o CMOS simplemente basndonos en el consumo que pretendamos que tenga el diseo de nuestro circuito; pero a partir de ah es donde empiezan los problemas: actualmente existen fundamentalmente seis subfamilias TTL y cuatro CMOS, cada una de ellas con unas caractersticas diferentes que las hacen nicas para cada tipo de aplicacin. A la vista de esto podre llegar a la conclusin de que es indispensable para el programador conocer a fondo cada una de estas tecnologas, entendiendo por esto no slo sus caractersticas funcionales sino tambin el porqu de las mismas. As cmo a los fabricantes que al desarrollar nuevas tecnologas, han perseguido la reduccin del parmetro que, como veremos, determina la calidad de la familia lgica; adems, se han ido mejorando otras caractersticas ms secundarias. El desarrollo de este trabajo consta de las siguientes partes: Tecnologas TTL: breve descripcin de las subfamilias fundamentales de esta tecnologa: estndar, S, LS, ALS, AS y FAST. Tecnologas CMOS: breve descripcin de las familias de fabricacin CMOS: 4000, HE4000, HCMOS y ACL. Tecnologas RTL: breve descripcin del RTL y sus caractersticas. Tecnologas DTL: breve descripcin de DTL junto con sus principales funciones.

1. Familias Lgicas Primero que nada Que es una familia lgica? Una familia lgica desde el punto de vista de los circuitos integrados digitales es un grupo de compuertas lgicas construidas que utilizan una configuracin de un circuito particular, con niveles lgicos compatibles. Muchas familias lgicas pueden producir un mismo tipo de circuito integrado con una o varias compuertas que pueden utilizarse como bloque bsico para crear sistemas mas complejos. Una Familia de lgica tambin puede hacer referencia a un conjunto de ellas mismas utilizadas para implementar los circuitos lgicos dentro de un circuito digital complejo como son los procesadores, las memorias, incluso hasta telfonos celulares o cualquier aparato tecnolgico avanzado que utilicemos y nos procese informacin. Las tecnologas de fabricacin de los circuitos integrados digitales determinan diferentes propiedades de operacin como niveles de tensin, mrgenes de ruido, potencia disipada, carga de entrada y salida, etc. Las familias lgicas son conjuntos de compuertas basadas en una tecnologa de transistores determinada. Las distintas compuertas lgicas exhiben diferentes comportamientos elctricos ante los valores de entrada, condiciones ambientales existentes, y condiciones de salida. La fabricacin de circuitos digitales est dirigida a disminuir el espacio de los circuitos, la velocidad de respuesta, envejecimiento de los componentes, tolerancias y la disminucin de potencia consumida entre otros. 1.1 CARACTERSTICAS GENERALES

1.1.1 NIVELES LGICOS Para que un Circuito Integrado TTL opere adecuadamente, el fabricante especifica que una entrada baja vare de 0 a 0.8V y una salida alta vare de 2 a 5V. La regin que esta comprendida entre 0.8 y 2V se le denomina regin prohibida o de incertidumbre y cualquier entrada en este rango dara resultados impredecibles. Los rangos de salidas esperados varan normalmente entre 0 y 0.4V para una salida baja y de 2.4 a 5V para una salida alta. La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es proporcional al dispositivo inmunidad al ruido que se define como la insensibilidad del circuito digital a seales elctricas no deseadas. Para los Circuito Integral CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V (dependiendo del tipo de Circuito Integral CMOS). Para las salidas los Circuitos Integrales toman valores muy cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia). Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al ruido mucho mayor que la de los Circuito Integral TTL.

1.1.2 VELOCIDAD DE OPERACIN Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a su circuito interno, este se demora un cierto tiempo antes de dar una respuesta a la salida. A este tiempo se le denomina retardo de propagacin. Este retardo puede ser distinto en la transicin de alto a bajo (H-L) y de bajo a alto (L-H). La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagacin) mientras que la familia CMOS es de baja velocidad, sin embargo la subfamilia de los Circuitos Integrados CMOS HC de alta velocidad reduce considerablemente los retardos de propagacin. 1.1.3 FAN-OUT O ABANICO DE SALIDA Al interconectar dos dispositivos TTL (un excitador que proporciona la seal de entrada a una carga) fluye una corriente convencional entre ellos. Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y cuando hay una salida alta en el excitador, la suministra. En este caso la corriente de absorcin es mucho mayor a la corriente de suministro. Estas corrientes determinan el fan-out que se puede definir como la cantidad de entradas que se pueden conectar a una sola salida, que para los Circuitos Integrados TTL es de aproximadamente de 10. Los Circuitos Integrados CMOS poseen corrientes de absorcin y de suministro muy similares y su fan-out es mucho ms amplio que la de los Circuitos Integrados TTL.

Figura 1.0 Curva de transferencia de un circuito lgico

2. Familia TTL (Lgica de Transistor - Transistor) Como mencionaba arriba una Familia Lgica es la tecnologa que permite implementar las funciones tanto lgicas como matemticas en el sistema binario. Por lo cual se clasifican en dos: bipolares y MOS. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologas TTL (lgica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los mas utilizadas en la fabricacin de los Circuitos Integrados SSI (baja escala de integracin) y MSI (media escala de integracin)

Esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarizacin. La tensin nominal de alimentacin de los circuitos TTL son 5 V dc.

2.1 Niveles Lgicos TTL

En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa la tensiones vlidas de un 1 lgico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura.

Figura 2.0 Nivel lgico de entrada de un circuito TTL

2.2 Configuraciones de Salida en las Compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida: 1. 2. 3. Salida de Colector Abierto. Salida de Poste Totmico. Salida de Tres Estados. 8

2.2.2 Compuerta con Salida de Colector Abierto La compuerta bsica TTL fue una modificacin DTL. La figura de la compuerta citada se muestra en la figura.

Figura 2.1 Compuerta NAND TTL de colector abierto

La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando el transistor Q3 est en corte. Si cualquiera de los niveles lgicos de entrada es cero, la juntura base-emisor en Q1 se polariza directamente. Por consiguiente, la tensin en la base Q1 es igual a: 0.2 V (Tensin de entrada) + 0.7 (VbeQ1) = VbQ1 = 0.9 V El transistor Q3 comienza a conducir cuando la suma de las cadas de tensin de VbcQ1, VbeQ2 y VbeQ3 sea superior a 1.8 V. Como la tensin en VbQ1 es 0.9.V, el transistor Q3 queda en estado de corte. Por lo tanto, s se conecta una resistencia al colector, la tensin de salida ser un 1 lgico. Si todos los niveles lgicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que la tensin en la base de Q1 es superior a la suma de las cadas de tensin VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual a cero lgico (0). 2.2.3 Compuerta con Salida de Tipo Totmico (Ttem Pole) Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta impedancia se compone de una resistencia ms una capacitancia. La capacitancia se carga exponencialmente de bajo a alto segn la constante de tiempo RC, cuando el transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector abierto y una de tipo totmico radica en el transistor Q4 y el diodo D1.

Figura 2.2 Compuerta TTL de salida tipo totmico La salida es baja cuando Q2 y Q3 se encuentran en saturacin como en la compuerta de colector abierto. La ecuacin siguiente expresa el valor de la tensin en el colector de Q2: 0.7 (VbeQ3) + 0.2 V (VceQ2) = VcQ2 = 0.9 V Como F = VceQ3 = 0.2 V, el transistor Q4 est en corte por: 0.6 V (VbeQ4) + 0.6 V (VD1) < 0.11 V (VcQ2 VbQ4) Ya que VcQ2 = VbQ4. Por lo tanto Q4 est en corte. El diodo se coloca para provocar una cada en el lazo y asegurar el corte de Q4 con Q3 saturado. En una transicin de estado lgico 1 en la salida por causa de cambio en la entrada a 0, los transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo baja debido a que el voltaje en el condensador no puede cambiar instantneamente. En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base a travs de la resistencia de 1.6 KW. El transistor Q4 se satura momentneamente por la corriente exigida por el condensador, incrementndose el voltaje de acuerdo a una constante de tiempo RC. El proceso anterior es rpido por la baja resistencia equivalente entre 130 KW, la resistencia de saturacin del transistor y la resistencia del diodo. Por consiguiente, la transicin de un valor lgico bajo a uno alto es ms rpida. En la medida de acumulacin de carga a la salida, el voltaje de salida la corriente por el transistor Q4 disminuye, por lo que ste pasa a la regin activa. Entonces, el voltaje de salida es: F = 5 - 0.6 V (VbeQ4) - 0.6 V (VD1) = 3.6 V

10

2.2.4 Compuerta con Salida de Tres Estados (Triestado) Las compuertas de tres estados por su construccin se clasifican en TTL y CMOS. La compuerta de tres estados se presenta en las compuertas de tipo totmico que permiten la conexin alambrada de las salidas para formar un bus comn. Las compuertas de tres estados tienen los siguientes estados de salida: 1. 2. 3. Un estado de bajo nivel (0). Un estado de alto nivel (1). un estado de alta impedancia o estado flotante (Z).

En la figura se muestran los smbolos de las compuertas.

Figura 2.3 Compuertas de tres estados

La compuerta de tres estados funciona normalmente con la entrada B1 en alto. La compuerta inversora de tres estados se activa en su funcionamiento con la entrada B2 en bajo. Cuando la entrada C es baja, la salida es un circuito abierto con una impedancia alta, independiente del valor lgico en la entrada A1. En el estado Z no existe posibilidad de circulacin de corriente en ningn sentido. En la tabla 1.0 se indican los valores de salida para estas dos compuertas. A1 0 1 0 1 B1 0 0 1 1 C1 Z Z 0 1 A2 0 1 0 1 B2 0 0 1 1 C2 0 1 Z Z

Tabla 2.0 Compuertas TTL de tres estados

11

2.2.5 Compuerta de Tres Estados TTL El circuito en estado Z se basa en bloquear los dos transistores de la salida Ttem- Pole a la vez cuando se active la entrada de control. La figura muestra el inversor TTL 3-State. La entrada B2 en alto, hace que el transistor T5 se corte; por lo tanto la corriente base colector de T5 satura los transistores T6 y T7. El diodo D6 conduce y esto produce que los transistores de salida del circuito se corten, debido al potencial bajo en el emisor de T1 y el colector de T2. La conduccin de T1, bloquea a T2 y T4 no recibe corriente en la base, por lo que entra a estado de corte. De otro lado, el colector del transistor T2 queda a un potencial muy prximo a masa, llevando a T3 a corte.

Figura 2.4 Circuito Inversor de tres estados TTL 2.2.6 INVERSOR La descripcin de los elementos del inversor lgico de la figura se muestra en la tabla. Cuando la entrada E es alta (1), la unin base-emisor de Q1 se polariza inversamente y la unin base colector se polariza directamente. La circulacin de corriente por esta juntura provoca la saturacin del transistor Q2. El transistor Q2 excita a Q3, acercndose el potencial de colector de ste a tierra. La tensin de colector de Q3, bloquea el transistor Q4. Cuando la entrada est en nivel bajo (0), la unin base-emisor de Q1 se polariza directamente y la unin base colector se polariza inversamente. La circulacin de corriente por esta juntura tiene el sentido hacia tierra. Q2 entra en estado de corte por la ausencia de circulacin de corriente en su base. Por lo tanto, el colector del transistor Q2 est en nivel alto y hace entrar en conduccin a Q4. La saturacin de Q4 permite un nivel lgico 1 en la salida. El potencial de tierra en el emisor de Q2 impide la conduccin de Q3.

12

DISPOSITIVO Q1 D1 Q2 Q3 Y Q4

DESCRIPCION Transistor de acoplamiento Diodo de fijacin de nivel de entrada Transistor divisor de fase Transistores Ttem Pole

Tabla 2.1 Tabla descriptiva de los elementos del inversor

Figura 2.5 Circuito lgico de un inversor lgico TTL 2.3 LAS FAMILIAS TTL

2.3.1 FAMILIA TTL ESTNDAR

La familia lgica TTL-Estndar (TTL = transistor-transistor lgico o lgica transistor-transistor) es una familia "saturante" de TTL caracterizada fundamentalmente por su rapidez. Es saturante porque la mayor parte de los transistores que la forman trabajan en corte-saturacin. Estos transistores conducen tan pronto como la corriente de base sea suficiente para hacer que la intensidad de colector sea la de saturacin. Pero el funcionamiento no suele ser as. Normalmente, un transistor con ganancia en corriente elevada requiere una considerable corriente de base lo que favorece la entrada en saturacin del transistor. Cuando queremos que el transistor pase al corte, el exceso de carga acumulado en la base tarda en desalojarse, lo que contribuye a que los tiempos de conmutacin del transistor sean mayores.

13

Una de las mejoras introducidas por la familia TTL-Estndar es la utilizacin de un transistor de entrada multiemisor que favorece el paso del estado de saturacin al de corte, retirando la carga almacenada en la base del transistor durante la saturacin.

2.3.2 FAMILIA TTL-SCHOTTKY

Uno de los principales problemas que existen en la familia TTL-Estndar es la prdida de velocidad en la conmutacin, debido a que la mayora de los transistores trabaja en corte-saturacin y es difcil evacuar el exceso de carga almacenada en la regin de base durante la saturacin. Este problema tiene solucin con la aparicin de la familia TTL-Schottky. Se trata de evitar que los transistores alcancen el estado de saturacin. De esta manera se reduce el exceso de carga en la regin de base, de forma que se tardar menos en evacuarla cuando el transistor intente pasar al corte, lo que se traduce en un aumento considerable de la velocidad.

2.3.3 FAMILIA TTL-LS

Con la familia TTL-S habamos conseguido un gran aumento de velocidad de conmutacin con respecto a la TTLEstndar, pero tambin se haba aumentado la corriente que circulaba por la puerta y, por lo tanto, su consumo de potencia. A partir de la TTL-S se obtuvo la familia TTL-LS; TTL Schottky de baja potencia (TTL-Low Power Schottky). Con esta familia se obtiene un consumo menor de potencia, pero se reduce la velocidad de conmutacin. A pesar de esto, la velocidad que se ha obtenido es muy parecida a la de la TTL-Estndar pero el consumo de potencia se ha reducido en un factor de cinco. La familia TTL-LS, como descendiente de la familia TTL-S, sigue utilizando el diodo Schottky.

2.3.4 FAMILIA TTL-ALS

La familia "Schottky de baja potencia avanzada" (Advanced Low-power Schottky, ALS) es una de las ms avanzadas de la familia TTL. En sta se aumenta dos veces la eficiencia de conduccin y se ofrece ms del 50 % de reduccin de potencia en comparacin con la familia TTL-LS. Con esta familia se mejora el producto Potencia-Velocidad. El producto Potencia-Velocidad (power-speed) es un sistema de medida (cuya unidad es el pico julio) utilizado en los circuitos donde la velocidad y la potencia son factores muy importantes. En los circuitos digitales vistos hasta ahora, hemos observado que siempre se intenta reducir el consumo del circuito (con el fin de que gaste menos energa, sea ms barato y sea menos propenso a la ruptura) y aumentar la velocidad de conmutacin (con lo cual la informacin ser transmitida ms rpidamente). Por eso, el producto potencia-velocidad es muy importante. Lo ideal sera tener un circuito con un producto Potencia-Velocidad = 0.

14

En los ALS el producto potencia-velocidad es unas cuatro veces menor que en TTL-LS Y alrededor de veinte veces menor que en TTL. Los circuitos ALS ofrecen, entre otras, las siguientes ventajas adicionales: Compatible con las familias 74, 74S, 74LS. Corriente de entrada reducida al 50 % respecto a TTL-Estndar.

2.3.5 FAMILIA TTL-AS

En el captulo anterior vimos que la familia TTL-ALS ofreca una serie de ventajas con respecto a la familia TTL-LS. Por otro lado, segn lo visto hasta ahora, la familia lgica que nos ofrece una mayor rapidez es la TTL-Schottky (TTL-S). Con el fin de mejorar las caractersticas de TTL-S surge la familia TTL-Advanced Schottky (TTL-AS = TTLSchottky Avanzada). La familia lgica TTL-AS ofrece una reduccin de disipacin de potencia y de retardo de un 50 % con respecto a TTL-S, mientras que el producto Potencia-Velocidad es reducido unas cuatro veces con respecto a esta misma familia 1. La familia TTL-AS proporciona las siguientes ventajas adicionales: Reduccin del 50 % de la intensidad requerida a la entrada. Retardos de propagacin pequeos y elevadas frecuencias de reloj con relativo bajo consumo.

2.3.6 FAMILIA FAST

La familia FAST, donde FAST proviene de TTL Schottky Avanzada de FAIRCHILD (FAIRCHILD Advanced Schottky TTL) es el ltimo paso en TTL. Fue creada en la dcada de los 80 y debido a su alta velocidad de conmutacin puede trabajar en reas hasta ahora reservadas para la lgica "ECL IOK" utilizando los diseos TTL bsicos y una nica alimentacin de 5V. La alta impedancia de entrada de la familia FAST permite la interconexin directa con los circuitos de las familias TTL-LS, TTL-ALS y HCMOS en un mismo sistema. Los circuitos FAST reducen en 1/4 la potencia que disipan con respecto a la familia TTL-S ya sea trabajando a nivel alto o bajo mejorando adems el producto Potencia-Velocidad. La mayora de los sistemas diseados con circuitos TTL-S, pueden funcionar remplazando estos circuitos por sus equivalentes de la familia FAST.

3.4.7 FAMILIA ECL

Como hemos visto hasta ahora, las familias lgicas que utilizan los transistores con atrapamiento Schottky son las nicas en las que sus transistores no alcanzan la saturacin y por tanto son ms rpidas (aunque el diodo Schottky aumente un poco la capacidad de entrada del transistor correspondiente). Desde hace muchos aos existe una familia que utiliza el principio de no conseguir la saturacin de los transistores; la forma que tiene de hacerlo no es empleando diodos Schottky en los transistores, sino mediante un diseo particular de sus circuitos internos. Nos estamos refiriendo a la familia ECL o Lgica de Emisores Acoplados (Emitters Coupled Logic). 15

La familia ECL tiene dos variantes: ECL serie 10000 o ECL IOK. ECL serie 100000 o ECL IOOK.

Ambas familias (IOK y IOOK) son prcticamente idnticas con la diferencia de que la familia ECL IOOK es un poco ms rpida que ECL IOK y adems posee una mayor estabilidad frente a variaciones de la temperatura. Las familias ECL son las ms rpidas que existen en el mercado, llegando sus retardos a sobrepasar en muchas ocasiones un nanosegundo por puerta y la frecuencia de reloj suele ser de 50 MHz, pudiendo llegar a las cercanas del GHz. Todo esto las hace recomendables en contadores, comunicaciones digitales de alta velocidad, sistemas de clculo de alta velocidad, etc. Por lo comentado anteriormente, la familia ECL tiene unas propiedades ideales; pero falta comentar sus caractersticas en cuanto a la disipacin de potencia. De esta manera, si ECL es la familia ms rpida que existe en el mercado, tambin es la familia que ms potencia disipa (20 mW por puerta), y si a esto le aadimos que su tensin de alimentacin es negativa, entonces podemos decir que no es una familia tan apetecible como en un principio pareca, puesto que no slo consume mucho, sino que los niveles lgicos que proporciona no son en nada compatibles con los de las restantes familias lgicas, por lo que los problemas en la interconexin con otras familias lgicas son muchos. 2.4 LAS SUBFAMILIAS TTL Dentro de la familia lgica TTL existen diversas modificaciones sobre su circuito bsico que nos permitirn introducir algunas mejoras, las cuales sern de aplicacin en los distintos circuitos digitales que se desarrollan en el mercado. Podemos distinguir, principalmente, varias subfamilias: TTL alta velocidad o HTTL. TTL baja disipacin o LPTTL. TTL Schottky o STTL. TTL Schottky de baja disipacin o LPSTTL. TTL Schottky avanzada o ASTTL.

16

2.4.1 La familia HTTL

Algunas modificaciones del circuito bsico permiten obtener mayores velocidades de conmutacin. Dado que sta depende fundamentalmente de: Tiempo de almacenamiento en componentes activos. Constantes de tiempo; podemos aumentar la velocidad si disminuimos los factores anteriores.

Para reducir el primer factor, se suele introducir otro paso en la tecnologa de fabricacin consistente en difundir oro. El oro introduce dos niveles de energa, uno aceptor y otro donador, situados ambos entre las bandas de valencia y conduccin. Estos niveles favorecen la recombinacin de cargas por actuar como centros de "atrapamiento" (Trapping Center), situados muy cerca del centro de la banda prohibida. Como consecuencia de ello, la probabilidad de que los electrones y huecos salten a ellos desde las bandas de conduccin y valencia es mucho mayor que la probabilidad de que salten de una banda a otra. El efecto es una disminucin apreciable en el tiempo de vida de portadores minoritarios y, por tanto, del tiempo de almacenamiento. Para lograr que disminuyan las constantes de tiempo habr que rebajar los valores de las resistencias, lo cual supondr mayores corrientes y una disipacin superior. Uno de los circuitos tpicos de altas velocidad es el mostrado en la ilustracin siguiente. En l se ha sustituido el diodo del circuito estndar por un nuevo transistor que, junto con T4, forma un Darlington. El transistor equivalente tiene una ganancia mucho mayor y, por lo tanto, la impedancia de salida a nivel alto se reduce proporcionalmente al crecimiento de la ganancia.

Figura 2.6 Familia TTL de alta velocidad en la que destaca su salida en Darlington

17

Podemos ver cmo el transistor de salida del Darlington no puede saturarse nunca, ya que la tensin colectoremisor mnima est fijada por la tensin de saturacin del transistor de entrada ms la de su unin base-emisor. Por otra parte, las cargas almacenadas en la base de T4 son rpidamente retiradas por T2 al entrar ste en conduccin. Como consecuencia de ello, la puesta en corte del Darlington es inmediata. Otra modificacin importante en circuitos de alta velocidad suele ser la sustitucin de la resistencia R5, en paralelo con la unin base-emisor de T5, por otro transistor.

2.4.2 La familia LPTTL

Estas puertas son bsicamente similares que las TTL estndar y slo cambian los valores de las resistencias, que aqu son mayores, con lo cual se obtiene un menor consumo de potencia. Los valores tpicos de las resistencias, en este caso, son: R1=40 K; R2=20 K; R4=0,5 K y R5=12K.

Figura 2.7 Debido la baja disipacin para las puertas TTL es necesario disear la familia LPTTL Se emplean en circuitos donde el bajo consumo sea el principal factor limitativo, ofreciendo un buen compromiso entre velocidad y consumo. En la ilustracin correspondiente podemos ver un circuito bsico de esta familia. La etapa de salida permite que la tensin de salida a nivel alto sea igual a la tensin de alimentacin menos la cada de tensin base-emisor a corrientes casi nulas.

2.4.3 La familia STTL

Otro modo de conseguir alta velocidad es evitar que los transistores se saturen. Una forma simple de evitar la saturacin es impedir que la unin colector - emisor pueda polarizarse directamente, poniendo en paralelo con ella un diodo de germanio o un Schottky que, al conducir, fijarn la tensin colector - base a un valor menor del correspondiente a saturacin.

18

Figura 2.8 Los diodos Schottky dan paso a la familia TTL Schottky o STTL El diodo Schottky es muy rpido, a causa de que no almacena cargas. Por otra parte, el proceso tecnolgico que permite su fabricacin es relativamente sencillo. Dado que el aluminio es un aceptor, cuando est depositado sobre silicio tipo N tiende a dar una barrera metal semiconductor en lugar de un contacto hmico. As, si la difusin de portadores tipo n para los contactos en colectores se suprime, y se deposita directamente aluminio sobre el colector tipo N, se forma un excelente diodo metal - semiconductor y resultar bastante sencillo conseguir la estructura de la siguiente ilustracin.

Figura 2.9 Los transistores Schottky (TS) predominan en las puertas STTL El circuito TTL - Schottky, de alta velocidad, tiene todos los transistores que se saturan en TTL estndar con un "clamp - Schottky". Se puede ver que en T1 no es necesario el diodo, ya que el circuito formado por TS3 y TS5 es del tipo descrito en el dibujo. Los principales inconvenientes de esta familia son: su mayor disipacin y el aumento de la tensin de salida a bajo nivel que, a su vez, supone una mayor inmunidad al ruido.

19

2.4.4 La familia LPSTTL

Esta familia est destinada a constituirse en la ms importante de la serie TTL.

Figura 2.10 Los circuitos integrados para puertas lgicas pueden disearse con tecnologa Schottky Notemos, en el siguiente dibujo, que esta familia no utiliza como circuito de entrada el transistor multiemisor, al cual se debe el nombre de TTL, sino que emplea una configuracin tipo DTL, consiguindose as mayor rapidez y el aumento de la tensin de ruptura hasta unos 15 V.

Figura 2.11 Las TTL Schottky con baja disipacin llaman la atencin por su entrada, en la cual se sustituye el transistor multiemisor

Cada entrada tiene un diodo Schottky que fijar las seales negativas y minimizar el ringing en las interconexiones. El circuito de salida tambin contiene aspectos diferentes de los circuitos TTL convencionales. La base del transistor T1, que forma el Darlington, va conectada a la salida a travs de la resistencia R4, 20

consumiendo menos potencia y permitiendo que la tensin de salida a nivel alto difiera de la tensin de alimentacin en slo una cada de tensin base-emisor a bajas corrientes de salida. Una caracterstica especial consiste en usar un diodo Schottky en serie con el colector de T1. Este diodo permite llevar la salida a tensiones mayores que la tensin de alimentacin. Existe una familia avanzada o mejorada, denominada ASTTL, que reduce el consumo de potencia en un 50% con respecto a la LPSTTL; su esquema bsico aparece ilustrado en la figura siguiente.

Figura 2.12 Las puertas ASTTL son una mejora de las LPTSTTL y, as, se logra rebajar el consumo de la potencia en un cincuenta porciento

2.4.5 LA FAMILIA LGICA ECL

Actualmente, en el mercado, hay dos tipos de circuitos integrados digitales no saturables de alta velocidad. El primero de ellos, la familia TTL Schottky, ya fue analizado en el captulo anterior. Ahora, estudiaremos la segunda de las familias, la ECL o lgica de emisores acoplados.

Figura 2.13 Circuito de un amplificador operacional y su caracterstica de transferencia

Los diseadores de sistemas digitales han encontrado una familia que ofrece ventajas con respecto a las velocidades de cambio de nivel, bajos retrasos de transmisin, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lgica de emisores acoplados. 21

Figura 2.14 Circuito integrado de una compuerta AND/NAND con tecnologa ECL Todas las familias TTL presentan excelentes caractersticas. Es importante hacer algunas distinciones entre ellas sobre algunos puntos esenciales, tales como disipacin de potencia, velocidad y la mayor o menor sensibilidad a las cargas capacitivas. Para diferenciar las familias de circuitos TTL se utilizan las indicaciones siguientes: SIGLAS L LS S AS NINGUNA SIGNIFICADO LOW POWER LOW POWER SCHOTTKY SCHOTTKY ADVANCED SCHOTTKY CARACTERISTICAS Disipacin de potencia muy baja Disipacin y tiempo de propagacin pequeo Disipacin de potencia normal y pequeo tiempo de propagacin Disipacin normal y tiempo de propagacin extremadamente pequeo Caractersticas normales Tabla 2.2 Caractersticas de un TTL En dos tipos de Circuitos Integrados de la familia, esto es, en los tipos TTL y L-TTL, los transistores integrados conducen tan pronto como la corriente de base sea suficiente para hacer la ganancia en corriente mnima. Normalmente el funcionamiento es diferente. En efecto la corriente de base de un transistor medio es ms elevada de la necesaria, lo que contribuye a acelerar la entrada en saturacin del transistor. Cuando se trata de conmutar un transistor para que pase de saturacin al corte, el exceso de carga de la base, provoca un aumento considerable del tiempo de conmutacin. Se suele utilizar normalmente un dopado a base de oro para acelerar la eliminacin de esta carga que trae en consecuencia una disminucin notable de la ganancia de corriente. La introduccin de un diodo Schottky de barrera permite obtener excelentes resultados. Este diodo se caracteriza por una tensin directa pequea (0.3V) y esta conectado entre la base y el emisor. Cuando el transistor entra en saturacin, la corriente de entrada excedente no entra en la base sino que se ve encaminada hacia el conector a travs del diodo Schottky. De esta manera el transistor no esta nunca completamente saturado y se recupera rpidamente tan pronto como desaparece la corriente de base. Con este sistema no es necesario el dopado a base de oro y as la ganancia de corriente no se ve afectada; la corriente de base puede ser ms pequea y la conmutacin se realiza ms rpidamente. 22

Los tipos ALS y AS estn construidos con un proceso que comparado con las tecnologas anteriores, permite una reduccin sustancial de las capacidades parsitas y de los tiempos de conmutacin de los transistores por ser ms superficiales y de menor tamao. El resultado final es una mejora en relacin velocidad/potencia. La familia ALS puede ofrecer menor potencia y mayor velocidad que la LS, mientras que la familia AL presenta una velocidad de ms del doble que la TTL Schottky para la misma potencia que esta. Caracterizacin de las distintas familias lgicas 1. Caractersticas Estticas Caractersticas de Transferencia

2. Transitorios

3. Ruido

Caractersticas de Entrada y Salida Tiempos de retardo Tiempo de subida Tiempo de bajada Sensibilidad al ruido Rechazo del ruido Inmunidad Margen de ruido en "0" y "1"

Niveles lgicos Salto lgico Punto umbral Puntos de ganancia unidad Anchura de transicin

4. Consumo 5. Flexibilidad Lgica

Compatibilidad y acoplo con otras familias Cableado lgico Salidas complementarias Capacidad de excitacin (fan-out, open colector) Puertas mltiples Posibilidad de usos alternativos

Tabla 2.3 Caracterizacin de las distintas familias lgicas Esta tabla presenta una forma simple de identificar cada chip segn sus letras intermedias. Son solo algunas de ellas, pero las ms conocidas. 74H 74S 74LS 74HC 74HCU 74HCT High Speed Ultra-High Speed Low-Power Schoottky High Speed C-Mos con niveles I/O CMOS + Buffers High Speed UnBuffered High Speed (Diseados para interface LSTTL o HSCOMS) Tabla 2.4 Caracterizacin de un chip

23

2.5 SN74LS00
ESD>3500 v

Figura 2.15 SN47LS00 diagrama interno

Figura 2.16 SN47LS00 diagrama externo

Smbolo Vcc TA IOH IOL

Parmetro Suministrar Voltaje Operar con temperatura ambiente Corriente de salida Baja Corriente de salida Alta

Min 4.75 0 -

Typ 5.0 25 -

Max 5.25 70 -0.4 8.0

Unidad V C mA mA

Tabla 2.4 Rangos de operacin SN74LS00

Limites Smbolo Parmetro Min tPLH tPHL De retardo de apagado, entrada a la salida De retardo de apagado, entrada a la salida Typ 9.0 10 Max 15 15 ns ns Vcc = 5.0 V CL = 15 pf Unidad Condiciones

Tabla 2.5 Caractersticas (TA = 25 C) SN74LS00

24

2.6 SN74LS74A
Limites Smbolo Parmetro Min fMAX tPLH Reloj, Limpiar, Ajustada para la salida tPHL Tabla 2.6 Caractersticas (TA = 25 C, VCC = 5.0 V) SN74LS74A De retardo de apagado, entrada a la salida 25 Typ 33 13 25 Max 25 40 MHz ns F1 ns CL = 15 pf F1 Vcc = 5.0 V Unidad Condiciones

Limites Smbolo Parmetro Min tW(H) tW(L) tS Reloj Limpiar Datos de tiempo de instalacin Baja Alta th Tiempo en espera 25 25 25 25 25 Typ Max ns ns ns F1 ns ns F1 F1 F2 Vcc = 5.0 V Unidad Condiciones

Tabla 2.6 Requerimientos (TA = 25 C) SN74LS74A

25

2.7 SN74LS16A
Smbolo Parmetro Min fMAX tPLH tPHL tPLH tPHL tPLH tPHL tPHL Propagacin de CET de retardo a TC MR o SR a Q Propagacin de reloj de retardo a Q Propagacin de reloj de retardo a TC Reloj de mxima frecuencia 25 Limites Typ 32 20 18 13 18 9.0 9.0 20 Max 35 35 24 27 14 14 28 MHz ns Vcc = 5.0 V Unidad Condiciones

ns CL = 15 pf ns ns

Tabla 2.6 Caractersticas (TA = 25 C) SN74LS16A

2.7 SN74LS163A
Limites Smbolo Parmetro Min tWCP tW tS tS th th trec Reloj de pulso bajo ancho MR o SR de pulso ancho Tiempo de preparacin Tiempo de preparacin PE o SR Agujero de tiempo Agujero de tiempo de datos Tiempo de recuperacin MR a CP 25 20 20 25 0 3 15 Typ Max ns ns ns ns ns ns ns Vcc = 5.0 V Unidad Condiciones

Tabla 2.6 Caractersticas (TA = 25 C, VCC = 5.0 V) SN74LS163A

26

3. Familia lgica RTL 3.1 Historia Fue la primera familia lgica en aparecer antes de la tecnologa de integracin. Pertenece a la categora de familias lgicas bipolares, o que implican la existencia de dos tipos de portadores: electrones y huecos. Este tipo de circuitos, presenta el fenmeno denominado acaparamiento de corriente que se produce cuando varios transistores se acoplan directamente y sus caractersticas de entrada difieren ligeramente entre s. En ese caso uno de ellos conducir antes que los dems colocados en paralelo (acaparar la corriente), impidiendo el correcto funcionamiento del resto. En la Figura, se representa, a modo de ejemplo, una puerta lgica NOR y su correspondiente circuito electrnico en lgica RTL.

Figura 3.0 Puerta lgica NOR En ella se puede apreciar como en serie con la base de cada uno de los transistores se ha colocado una resistencia de compensacin (Rc) de un valor lo suficientemente elevado para que la reparticin de corrientes sea lo ms igualada posible y no se produzca el fenmeno antes descrito. Esta disposicin de circuito presenta el inconveniente de que con la adicin de la resistencia Rc aumenta el retardo de conmutacin, al tener que cargarse y descargarse a travs de la misma la capacidad de entrada de los transistores aunque, por otra parte, tiene la ventaja de un mayor factor de salida (fan-out). Por ello en el diseo de estos circuitos es necesario un compromiso entre factor de salida y retardo de conmutacin. Valores normales son, un factor de salida de 4 5, con un retardo de conmutacin de 50 nanosegundos. Por otra parte, tiene una inmunidad al ruido relativamente pobre. El margen de ruido de la tensin lgica 0 a la tensin del umbral es de unos 0.5 voltios, pero de la tensin lgica 1 a la tensin de umbral es de solamente unos 0.2 voltios. Es posible mejorar el tiempo de propagacin aadiendo un condensador en paralelo con cada una de las resistencias Rc, con lo que obtendramos una nueva familia lgica, que se denominara RCTL. Sin embargo, el elevado nmero de resistencias y condensadores dificulta la integracin por lo que tanto esta tcnica, como la RTL, no se utiliza en los modernos diseos aunque pueda an encontrarse en equipos muy antiguos. 27

3.1.1 Simplificacin de un RTL

RTL son las iniciales de las palabras inglesas Resistor, Transistor, Logic. Es decir es una familia cuyas puertas se construyen con resistencias y transistores (bipolares).

Figura 3.1 El esquema bsico de una puerta NOR Empezamos por considerar las dos entradas a nivel alto (H-H), suponiendo que este nivel sea de 3v. Tanto Q1 como Q2 estn saturados. Por qu?, pues porque tienen sus uniones BE bien polarizadas (la base ms positiva que el emisor) y se les suministra suficiente intensidad de base:

Figura 3.2 Ecuacin Como podemos observar la ganancia de los transistores (beta hFE) solo necesita ser superior a 0,45 (relacin entre la corriente de colector y la de base) y generalmente la beta de los transistores es muy superior. As pues ambos transistores estn en saturacin, por tanto la tensin de salida ser de 0,2v (VCE (SAT) de los transistores). La corriente por la resistencia de 640 ser la suma de las dos corrientes de colector, es decir de unos 4,4 mA. Al tiempo que se indica la conexin de la salida de la puerta con otras tres entradas de la misma tecnologa. El condensador que aparece en la figura es debido a la de la unin B-E que todava no ha llegado a vencer la barrera de potencial. Al estar la salida de la puerta analizada a 0.2v los transistores de las entradas conectadas no pueden tener su unin B-E polarizada adecuadamente.

28

Figura 3.3 Circuito integrado de una puerta NOR modificada Qu sucede, si ahora una sola de las entradas la colocamos a nivel bajo, por ejemplo conectndola a la salida de una puerta que nos proporcione 0,2v. Pues en principio nada, el transistor que contine con su entrada a nivel alto seguir saturado y forzar la salida a nivel bajo (piensa en dos interruptores en paralelo, uno de ellos errado y otro abierto, predomina el efecto del interruptor cerrado). La nica variacin con respecto al caso anterior ser la corriente aportada por el transistor saturado, doble que en el caso anterior (ahora solo aporta intensidad el transistor que est en saturacin). As pues para las combinaciones de entrada H-L y L-H tambin obtendremos una salida a nivel lgico bajo (L). Pasamos ahora a estudiar el ltimo caso, o sea cuando las entradas se colocan en la combinacin L-L. Ninguno de los transistores conduce, eso provoca que no circule apenas corriente por la resistencia de 640 (recordar que un transistor en corte no posee resistencia infinita entre C y E) y por tanto la tensin de salida ser de nivel alto (H). (En el caso ideal de 3v).

Figura 3.4 Circuito integrado de una puerta NOR modificada 2

29

Vamos a analizar este circuito un poco ms a fondo. Observando atentamente la figura vemos que los transistores Q3, Q2 y Q1 estn saturados (tienen la unin BE bien polarizada). Esto nos permite concluir que las bases de los tres transistores estn todos a aproximadamente 0,8v y el circuito anterior lo podemos simplificar de la siguiente forma:

Figura 3.5 Circuito integrado de una puerta NOR modificada 3

En esta situacin lo peligroso es que la tensin de salida de la puerta baje por debajo de la que una puerta de la misma familia vera como nivel alto. Vamos pues a contestar a dos preguntas. En el ejemplo de la figura con tres entradas conectadas Qu tensin de salida obtenemos? Y suponiendo una beta en los transistores de 10 en saturacin (es inferior a la beta en zona activa). En el paso de nivel alto a bajo el condensador se descargar rpidamente a travs del transistor que se pone en saturacin. La constante de tiempo es menor. Veamos un resumen de las caractersticas de esta familia: Puerta bsica Frecuencia de utilizacin tpica Inmunidad al ruido Potencia tpica disipada Nmero de funciones realizables Intervalo de temperatura de funcionamiento Tensin de alimentacin Carga de salida (fan-out) NOR 8MHz BAJA 12 mW ALTO -55C a 125C 0C a 75C 3v BAJA

30

4. Familia lgica CMOS 4.1 Historia Los diseadores de circuitos integrados solucionan los problemas que se plantean en la integracin, esencialmente, con el uso de transistores. Esto determina las tecnologas de integracin que, actualmente, existen y se deben a dos tipos de transistores que toleran dicha integracin: los bipolares y los CMOS y sus variantes. A) Tecnologa TTL: Lgica de Transistor a Transistor. Esta tecnologa, hace uso de resistencias, diodos y transistores bipolares para obtener funciones lgicas estndar. B) Tecnologa CMOS: Lgica MOS Complementaria. Esta tecnologa, hace uso bsicamente de transistores de efecto de campo NMOS Y PMOS. En la familia lgica MOS Complementaria, CMOS (Complementary Metal-Oxide Semiconductor), el trmino complementario se refiere a la utilizacin de dos tipos de transistores en el circuito de salida, en una configuracin similar a la ttem-pole de la familia TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS. La tecnologa CMOS es ahora la dominante debido a que es ms rpida y consume an menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricacin del CI y una menor densidad de integracin. De este modo, los CMOS todava no pueden competir con MOS en aplicaciones que requieren lo ltimo en LSI. La lgica CMOS ha emprendido un crecimiento constante en el rea de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricacin de CMOS es ms simple que el TTL y tiene una mayor densidad de integracin, lo que permite que se tengan ms circuitos en un rea determinada de sustrato y reduce el costo por funcin. La gran ventaja de los CMOS es que utilizan solamente una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El inconveniente de la familia CMOS es que es ms lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad HCMOS (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS. El primer fabricante que produjo lgica CMOS, denomin a estos circuitos integrados como la serie 4000 (4000, 4001, etc.) y este sistema de numeracin fue adoptado por otros fabricantes. Algunos fabricantes han producido una amplia gama de componentes CMOS siguiendo las funciones y asignacin de pines de las familias TTL 74XX. stos reciben nmeros de serie como 74CXX, 74HCXX, 74HCTXX, 74ACXX o 74ACTXX, en los cuales la C significa CMOS, la A indica que son dispositivos avanzados y la T indica que estos dispositivos son compatibles con los de las familias TTL (trabajan con los niveles lgicos y de alimentacin TTL). 31

4.2 Puertas lgicas de la familia CMOS

4.2.1 INVERSORES CMOS.

Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lgicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos smbolos ms comunes son los que se muestran en la Figura.

Figura 4.0 Smbolos ms comunes de los transistores PMOS y NMOS Los niveles lgicos para CMOS son esencialmente + VDD para 0 y 1 lgicos y 0 V para el 0 lgico. Consideremos primero el caso donde A1 = + VDD (la entrada A1 est en un nivel alto (1)). En est situacin, la compuerta de QP1 (canales P) est en 0 V en relacin con la fuente de QP1. De este modo, QP1 estar en el estado OFF con ROFF =10 10_. La compuerta de QN1 (canales N) estar en + VDD en relacin con su fuente, es decir, transistor QP1 se pone en estado de corte y el transistor QN1 se activa. El resultado es un camino de baja impedancia de tierra a la salida y uno de alta impedancia de VDD a la salida F. A continuacin, consideremos el caso donde A1 = 0 V (la entrada A1 est en nivel bajo (0)). QP1 tiene ahora su compuerta en un potencial negativo en relacin con su fuente, en tanto que QN1 tiene VGS = 0 V. De este modo, QP1 estar encendida con RON=1 k_ y QN1 apagada con ROFF = 10 10_, produciendo un F de aproximadamente + VDD. En resumen QP1 se activa y el transistor QN1 se pone en estado de corte. El resultado es un camino de baja impedancia de VDD a la salida F y uno de alta impedancia de tierra a la salida.

4.2.2 COMPUERTA NAND CMOS

Se pueden construir otras funciones lgicas diferentes del INVERSOR bsico. La Figura muestra una compuerta NAND formada por la adicin de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR bsico. Para analizar este circuito conviene recodar que una entrada de 0 V enciende el P-MOSPET y apaga el N-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1 y B1) estn en nivel alto (+VDD), hacen que los transistores QP1 y QP2 entren en corte y se encienden ambos NMOSFET (transistores QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a travs de QN1 y QN2).

32

Figura 4.1 Esquema de la compuerta NAND CMOS. En todas las otras condiciones de entrada, de cuando menos un P-MOSFET estar encendido en tanto que al menos un N-MOSFET estar apagado. Esto produce una salida ALTA (a travs de QP1 y QP2). Las entradas no usadas de una compuerta CMOS no se pueden dejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentacin. Esto tambin es vlido para circuitos secuenciales y dems circuitos CMOS, como por ejemplo, contadores, Flip-Flops, etc.

4.2.3 COMPUERTA NOR CMOS

Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor bsico (Figura 4 (a)).

Figura 4.1 Esquema de la compuerta NOR CMOS

33

Una vez ms este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciende PMOSFET (QP1 y QP2 entran a conduccin) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a travs de QP1 y QP2. Las entradas en un estado ALTO, hacen que los transistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conduccin (la salida pasa a bajo (0) a travs de QN1 y QN2). En las parejas de transistores ya sean de canal n de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conduccin. La salida pasa a bajo (0) acoplndose a travs de transistores en conduccin a tierra. 4.3 Caractersticas de las series CMOS Existen varias series en la familia CMOS de circuitos integrados digitales, estudiaremos las principales caractersticas de cada una.

4.3.1 Series 4000/14000

Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA y la serie14000 por Motorola. La serie original es la 4000A; la 4000B representa mejora con respecto a la primera y tiene mayor capacidad de corriente en sus salidas. A pesar de la aparicin de la nueva serie CMOS, las series 4000 siguen teniendo uso muy difundido. La serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS, contiene algunas funciones disponibles en la serie TTL 7400 y est en expansin constante. Algunas caractersticas ms importantes de esta familia lgica son: a) La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja. b) Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1 lgico. El suministro VDD puede estar en el rango 3 V a 15 V para la serie 4000. La velocidad de conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente.(consultar el apartado de los niveles de voltaje). c) Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje.

4.3.2 Serie 74C

Esta serie CMOS su caracterstica principal es que es compatible terminal por terminal y funcin por funcin, con los dispositivos TTL que tienen el mismo nmero (muchas de las funciones TTL, aunque no todas, tambin se encuentran en esta serie CMOS). Esto hace posible remplazar algunos circuitos TTL por un diseo equivalente CMOS. Por ejemplo, 74C74 contiene dos flip-flops tipo D disparados por flanco y tiene la misma configuracin de terminales que el CI TTL 7474, que tambin ofrece dos flip-flops tipo D disparados por flanco. El resto de las caractersticas son iguales a la serie 74C. Las series HC/ HCT tienen como caracterstica principal su alta velocidad.

4.3.3 Serie 74HC (CMOS de alta velocidad)

Esta es una versin mejor de la serie 74C. La principal mejora radica en un aumento de diez veces en la velocidad de conmutacin (comparable con la de los dispositivos de la serie 74LS de TIL). Otra mejora es una mayor capacidad de corriente en las salidas. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo que respecta a los voltajes con los dispositivos TTL. 34

4.3.4 Serie 74HCT

Esta serie tambin es una serie CMOS de alta velocidad, y est diseada para ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de salidas TTL (esto no es cierto para las dems series CMOS.) 4.4 Caractersticas comunes a todos los dispositivos CMOS Vamos a comentar las caractersticas ms importantes de operacin y desempeo.

4.4.1 VOLTAJE DE ALIMENTACIN

Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulacin del voltaje no es un aspecto crtico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V. Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales.

4.4.2 NIVELES DE VOLTAJE

Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que est conectada. Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como un porcentaje del voltaje de alimentacin, tal y como se expresa en la tabla adjunta. De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL (mx.) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que VIH (mn.) = 3.5 V como ALTO.

4.4.3 INMUNIDAD AL RUIDO

Se denomina ruido a cualquier perturbacin involuntaria que puede originar un cambio no deseado en la salida del circuito. El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin cercanas o por picos de la corriente de alimentacin. Los circuitos lgicos deben tener cierta inmunidad al ruido la cual es definida como la capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores crticos de tensin conocido como MARGEN DE RUIDO.

35

Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la tensin mnima de salida a nivel alto debe ser igual o superior a VIH mn. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitir una tensin de salida inferior a VIHmn ms el margen de ruido a nivel alto (VNIH): VOH mn. = VIH mn. + VNIH Para determinar el valor de VOL mx. Aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOL mx. = VIL mx. VNIL Margen de ruido a nivel bajo (VNIL): VNIL = VIL mx. VOL mx. Margen de ruido a nivel alto (VNIH): VNIH = VOH mn. VIHmn Los mrgenes de ruido son los mismos en ambos estados y dependen de VDD. En VDD = 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para aplicaciones que estn expuestas a un medio con mucho ruido. Evidentemente, los mrgenes ruido pueden mejorarse utilizando un valor mayor de VDD a expensas de un mayor consumo de potencia debido al mayor voltaje de alimentacin. Supongamos que trabajamos a un nivel bajo de VOL = 04 V con VIL mx. = 08 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 08 04 = 04

4.4.4 DISIPACIN DE POTENCIA

La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los principales motivos del empleo de la lgica CMOS es su muy bajo consumo de potencia. Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutacin. Independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5 V; an en VDD = 10 aumentara slo 10 nW. Con estos valores de PD es fcil observar por qu la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de inters primordial.

4.4.5 PD AUMENTA CON LA FRECUENCIA

En la siguiente grfica, Figura 6, podemos observar como la disipacin de potencia en funcin de la frecuencia de una compuerta TTL es constante dentro del rango de operacin. En cambio, en la compuerta CMOS depende de al frecuencia. La disipacin de potencia de un CI CMOS ser muy baja mientras est en una condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en la cual los circuitos cambian de estado. Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilacin momentnea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo. Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutacin aumente, habr ms de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentar. 36

De este modo, en frecuencias ms altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lgicas. Como regla general, una compuerta CMOS tendr el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situacin es ms compleja que la que se expresa aqu y un diseador lgico debe realizar un anlisis detallado para determinar si el CMOS tiene o no una ventaja en cuanto a la disipacin de potencia en cierta frecuencia de operacin.

4.4.6 FACTOR DE CARGA

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (1012) que casi no consume corriente de la fuente de seales, cada entrada CMOS representa comnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el nmero de entradas CMOS que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del mximo retardo permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye. La salida CMOS tiene que cargar y descargar la combinacin en paralelo de cada capacitancia de entrada, de manera que el tiempo de conmutacin de salida aumente en proporcin al nmero de cargas conducidas, cada carga CMOS aumenta el retardo en la conduccin de la propagacin del circuito por 3 ns. As podemos llegar a la conclusin de que el factor de carga de CMOS depende del mximo retardo permisible en la propagacin

4.4.7 VELOCIDAD DE CONMUTACIN

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutacin es ms rpida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a travs de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una carga ms rpida de la capacitancia de carga. Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias ms elevadas. Por supuesto, mientras ms grande sea VDD se producir una mayor disipacin de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.

4.4.8 ENTRADAS CMOS.

Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad esttica y al ruido, los cuales pueden fcilmente activar los canales MOSFET P y N en el estado conductor, produciendo una mayor disipacin de potencia y posible sobrecalentamiento. Tienen que estar conectadas a un nivel fijo de

37

voltaje alto o bajo (0 V o VDD) o bien a otra entrada. Esta regla se aplica an a las entradas de otras compuertas lgicas que no se utilizan en el mismo encapsulado.

4.4.9 SUSCEPTIBILIDAD A LA CARGA ESTTICAS

Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS estn protegidos contra dao por carga esttica mediante la inclusin en sus entradas de diodos zner de proteccin. Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar dao. Si bien los zner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daos. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.

5. Familia lgica DTL Familia Lgica DTL. Familia Lgica DTL est compuesta por diodos y transistores bsicamente. La funcin lgica es realizada por la combinacin de diodos a la entrada y el transistor inversor a la salida, de ah su nombre (Diodo, Transistor, Lgica). 5.1 Funcionalidad de las DTL Cuando cualquiera de sus entradas esta en nivel bajo el transistor de salida pasa al corte y la tensin de su colector pasa a nivel alto. Slo cuando todas las entradas estn a nivel alto, conducir el transistor y la tensin de su colector ser baja. Esta puerta realiza la funcin NAND en lgica positiva, y la NOR en lgica negativa. 5.2 Modificacin de la Puerta DTL Estas puertas se pueden mejorar todava ms si se sustituye el diodo D por un transistor Q2, tal como se indica en la ilustracin siguiente. Cuando Q2 est conduciendo se encuentra en su regin activa y no en saturacin. Esta conclusin se obtiene a partir del hecho de que en la resistencia R2 la corriente est en la direccin de la polarizacin inversa de la unin del colector del transistor Q2. Como la corriente del emisor de este transistor alimenta la corriente de base de Q1, ste est excitado por una corriente de base mucho mayor que el transistor del circuito anterior con dos diodos. Tomando transistores con iguales caractersticas para uno y otro circuito se observa claramente que este ltimo circuito tiene una corriente de colector mucho mayor y, por lo tanto, una capacidad de salida o fan-out mayor.

38

5.3 Caractersticas de las DTL

5.3.1 Velocidad de DTL

La velocidad de conmutacin viene fijada por: 1- La velocidad de los dispositivos 2- Las constantes de tiempo de los circuitos En las DTL se observa que la impedancia de salida a nivel alto es tres veces mayor que en RTL. Si se considera que una puerta DTL va a excitar a una serie de puertas de su misma familia conectadas a su salida, y que cada una de ellas tiene una capacidad parsita a masa, se ver que las capacidades de las puertas de carga aparecen en paralelo y de la que nos resultar una constante de tiempo de valor igual al producto del nmero de puertas por la capacidad parsita y por la resistencia de salida de la puerta que soporta la carga. De donde resultar, como principal consecuencia o caracterstica, que nos disminuir considerablemente la velocidad de conmutacin en las transiciones de un nivel a otro. Esta limitado por el transistor a la salida, que este no puede exceder su corriente de colector un cierto valor mximo. El valor mximo dado por el fabricante es N= 8.

5.3.2 Inmunidad al ruido

Es afectada bsicamente por las interferencias producidas por el ambiente exterior al circuito y a la alta impedancia que suelen ofrecer estas puertas. Para evitar esto ltimo se crearon las puertas HTL, de funcionamiento anlogo a las DTL, introduciendo un diodo zener en lugar del diodo convencional utilizado para las puertas DTL. 5.4 Ventajas de las DTL Buena flexibilidad lgica Compatibilidad de niveles lgicos con TTL Baja generacin de ruidos Buen fan-out Disipacin media de potencia 12 mW

5.5 Desventajas de las DTL Relativamente baja velocidad por su alta impedancia de salida a nivel alto entre 30 y 50 ns. Umbrales dependientes de la temperatura en mayor grado que en otras familias. Alta impedancia de salida a nivel alto y en consecuencia baja inmunidad al ruido.

(TAVERNIER, 1994) (NEIL H. E. WESTE, 1994) (R.L. GEIGER, 1990) (TOCCI, 1993) (2012) (11) (1207) 39

Bibliografa
(s.f.). Recuperado el 17 de 07 de 2012, de http://sergiorendain.blogspot.mx/2011/02/familias-logicas-ttl-y-cmos.html (2010 de 01 de 11). Recuperado el 13 de 07 de 2012, de http://www.uv.es/~marinjl/electro/digital2.html (02 de 09 de 2012). Recuperado el 16 de 07 de 2012, de http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node5.html NEIL H. E. WESTE, K. E. (1994). Principles of CMOS VLSI design. A Systems Perspective. Addison Wewsley. R.L. GEIGER, P. A. (1990). VLSI Design techniques for analog and digital circuits. Mexico: McGraw-Hill. TAVERNIER, C. (1994). Circuitos lgicos programables. Paraninfo. TOCCI, R. J. (1993). Sistemas digitales. Principios y Aplicaciones. Mexico: Prentice Hall.

40