INSTITUTO POLITECNICO NACIONAL UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERIA Y CIENCIAS SOCIALES Y ADMINISTRATIVAS REPORTES ESCRITOS DEL PRIMER SEMESTRE

Profesora: Alumno: Secuencia: 1NM2 INDICE ndice.............................................................................................................. 2 Justificacin................................................................................................... 3 Objetivos........................................................................................................ 4 Antecedentes................................................................................................. 5 Sumadores binarios...................................................................................... 12 Medio sumador.................................................................................. 13 Sumador completo............................................................................. 15 Restadores binarios...................................................................................... 19 Medio restador.................................................................................... 21 Restador completo............................................................................. 23 Decodificadores............................................................................................ 25 Multiplexores y Demultiplexores.............................................................. 28 Multiplexores...................................................................................... 28 Demultiplexores................................................................................. 30 Temporizador 555........................................................................................ 32 Contadores.................................................................................................... 33 Contador asincrono............................................................................ 34 Contador ascendente BCD asincrono.............................................. 36 1

Contador sincrono.............................................................................. 37 Contador ascendente BCD sincrono................................................ 38 FlipFlop......................................................................................................... 39 FlipFlop maestro esclavo................................................................. 39 FlipFlop disparado por flanco......................................................... 40 Parmetros de FlipFlop.................................................................... 41 FlipFlop tipo SC................................................................................ 42 FlipFlop tipo JK................................................................................. 42 FlipFlop tipo D.................................................................................. 43 Concusiones...................................................................................................50 Bibliografa.................................................................................................... 51 Agradecimiento............................................................................................ 52 JUSTIFICACION L a aportacin terica siempre es de gran ayuda para el aprendizaje y la comprensin de las prcticas; para comprender el funcionamiento de los sistemas digitales el sustento terico enriquece la manera en que es tratado y sobre todo sirve de base para una mejor comprensin, como una base en la cul algunas dudas se disipan, y poder as realizar las practicas con una previa preparacin y conocimiento. Aqu se presenta a manera de referencia, la informacin terica necesaria para algunos circuitos empezando por los mas bsicos y sencillos, se considera necesario primero adentrar a los conceptos con los cuales se va a trabajar, de esta manera la informacin que se trata tendr una mejor comprensin sobre todo a la hora de hacer las practicas. Es importante sealar que la realizacin de este trabajo resulta de ayuda para aquellos que an no cuentan con un conocimiento bsico de lo que son los sistemas digitales y les puede servir de ayuda, de introduccin para que se tenga un mejor entendimiento de lo que se trata, los conceptos que son expuestos a pesar de ser algo breves con bastante especficos y cada uno seala nica y exclusivamente a lo que se refiere. OBJETIVOS OBJETIVO GENERAL. Se puede definir como el objetivo general, sobre esta investigacin, una comprensin sobre algunas aplicaciones de los sistemas digitales, incluso para los que no tienen los conocimientos necesarios o bsicos para esta materia. OBJETIVO ESPECIFICO. 2

La delimitacin de cada uno de los temas es clara, aunque se relacionan una con otras, se puede sealar que una va ligada con la otra, se trata de tener una clara comprensin de cada uno de los componentes sobre los cuales vamos a abordar un espacio. MARCO TEORICO ANTECEDENTES. A finales de la dcada de 1960 apareci el circuito integrado (CI), que posibilit la fabricacin de varios transistores en un nico sustrato de silicio en el que los cables de interconexin iban soldados. El circuito integrado permiti una posterior reduccin del precio, el tamao y los porcentajes de error. El microprocesador se convirti en una realidad a mediados de la dcada de 1970, con la introduccin del circuito de integracin a gran escala (LSI, acrnimo de Large Scale Integrated) y, ms tarde, con el circuito de integracin a mayor escala (VLSI, acrnimo de Very Large Scale Integrated), con varios miles de transistores interconectados soldados sobre un nico sustrato de silicio.

Los circuitos integrados han hecho posible la fabricacin del microordenador o microcomputadora. Sin ellos, los circuitos individuales y sus componentes ocuparan demasiado espacio como para poder conseguir un diseo compacto. Tambin llamado chip, un circuito integrado tpico consta de varios elementos como restatos, condensadores y transistores integrados en una nica pieza de silicio. En los ms pequeos, los elementos del circuito pueden tener un tamao de apenas unos centenares de tomos, lo que ha permitido crear sofisticadas computadoras del tamao de un cuaderno. Una placa de circuitos de una computadora tpica incluye numerosos circuitos integrados interconectados entre s. QU SON LOS SISTEMAS DIGITALES? Las ventajas de trabajar con sistemas digitales, consiste en ser mucho mas eficaces, rpidos, sistemticos, seguros, confiables, todo esto comparado con los sistemas analgicos. Estas ventajas son las mas significativas, los sistemas digitales pueden trabajar con mas informacin que los sistemas analgicos esto es, una mayor rapidez en el flujo de la informacin, esto no quiere decir que los sistemas digitales hayan desplazado a los analgicos, se puede decir que cada uno tiene sus aplicaciones bien definidas, solo que en este trabajo se tomarn en cuenta solo algunas caractersticas de los sistemas digitales, tomando en cuenta cada una de las caractersticas que abordamos anteriormente.

A continuacin se mostrarn algunos conceptos bsicos sobre los que se va a trabajar, como son las compuertas lgicas ms usuales. COMPUERTAS LOGICAS Una compuerta lgica es un circuito lgico cuya operacin puede ser definida por una funcin del lgebra lgica, cuya explicacin no es el objeto de esta obra. Veamos entonces las compuertas lgicas bsicas, para ello definamos el termino tabla de la verdad, por utilizarse a menudo en las tcnicas digitales. Se llama tabla de verdad de una funcin lgica a una representacin de la misma donde se indica el estado lgico 1 o 0 que toma la funcin lgica para cada una de las combinaciones de las variables de las cuales depende. Inversor Un inversor es un circuito lgico que tiene una sola entrada y una sola salida. La salida del inversor se encuentra en el estado lgico 1 si y solo si la entrada se encuentra en el estado lgico 0. Esto significa que la salida toma el estado lgico opuesto al de la entrada. Compuerta lgica AND Las puertas lgicas AND (o Y en castellano) son circuitos de varias entradas y una sola salida, caracterizadas porque necesitan disponer de un nivel 1 en todas las primeras para que tambin la salida adopte ese nivel. Basta con que una o varias entradas estn en el nivel 0 para que la salida suministre tambin dicho nivel. Todas las unidades AND o derivadas del AND, deben tener seal simultnea en todas sus entradas para disponer de seal de salida Observando el funcionamiento de la unidad AND se comprende fcilmente que las entradas pueden ser aumentadas indefinidamente. Las compuertas AND pueden tener ms de dos entradas y por definicin, la salida es 1 si cualquier entrada es 1. Compuerta lgica NAND La funcin NOY, llamada mas comnmente NAND es la negacin de la funcin Y (AND) precedente. As como en una puerta Y se necesita que exista nivel 1 en todas las entradas para obtener el mismo nivel en la salida, en una NAND el nivel de la salida seria 0 en las mismas condiciones. Por el contrario, cuando hay un nivel 0 en alguna de las entradas de una puerta Y la salida esta a nivel 0, mientras que en iguales circunstancias en una puerta NAND el nivel de salida seria 1. Una designacin ms adecuada habra sido AND invertido puesto que Es la funcin AND la que se ha invertido Compuerta lgica OR La funcin reunin, tambin llamada O, al traducir su nombre ingles OR, es la que solo necesita que exista una de sus entradas a nivel 1 para que la salida obtenga este mismo nivel. La expresin algebraica de esta funcin, suponiendo que disponga de dos entradas, es la siguiente: s = a + b. Es suficiente que tenga seal en cualquiera de sus entradas para que de seal de salida (OR). Las compuertas OR pueden tener ms de dos entradas y por definicin la salida es 1 si cualquier entrada es 1.

Compuerta lgica NOR La funcin NOR consiste en la negacin de la O, o sea, as como esta suministra nivel 1 a su salida si cualquiera de las entradas que posee esta a nivel 1, una puerta NOR se comporta justamente al revs. En la funcin NOR es suficiente aplicarle una cualquiera de sus entradas para que niegue su salida. La NOR pueden tener ms de dos entradas, y la salida es siempre el complemento de las funciones AND u OR, respectivamente. Compuerta lgica EX OR La funcin O exclusiva (exclusive OR segn el idioma ingles) se caracteriza porque su salida esta a nivel 1 siempre y cuando tambin lo estn un numero impar de sus entradas. Para conseguir la funcin O exclusiva de 3 entradas pueden usarse funciones O exclusiva de dos entradas para acoplarse entre si. Compuerta lgica EX AND La funcin Y exclusiva (exclusive AND en ingles) se emplea para verificar comparaciones entre sus entradas. En efecto su salida presenta nivel 1 cuando sus entradas se encuentran en el mismo nivel, sin importar que dicho nivel sea 1 o 0 Compuerta lgica EX NOR Es la funcin negada de la compuerta EX OR y es el contrario de la EX OR, su salida presenta nivel 1 cuando sus entradas se encuentran en el mismo nivel, sin importar que dicho nivel sea 1 o 0, al igual que las EX AND Compuerta lgica EX NAND Es la funcin negada de la compuerta EX AND y es el contrario de la EX AND, Para conseguir la funcin O exclusiva de 3 entradas pueden usarse funciones O exclusiva de dos entradas para acoplarse entre si. MAPAS DE KARNAUGH El mapa des un diagrama compuesto por cuadros. Cada cuadro representa un minitrmino. Ya que cualquier funcin booleana puede representarse como una suma de minitrminos, se concluye que una funcin booleana puede representarse como una suma de minitrminos, se concluye que una funcin booleana se reconoce en forma grfica por el rea encerrada en los cuadros cuyos minitrminos se incluyen en la funcin. De hecho, el mapa representa un diagrama visual de todas las formas posibles en que puede expresarse una funcin en una manera estndar. La numeracin de los cuadros en el mapa de Karnaugh se numeran en una secuencia de cdigo reflejado, con solo cambiando de valor entre dos renglones adyacentes o columnas; en la siguiente figura se ilustra la manera como quedara representado: m0 m4 m12 m8 m1 m5 m13 m9 m3 m7 m15 m11 m2 m6 m14 m10

Se definen cuadros adyacentes para que sean cuadros juntos entres s. Adems, se considera que el mapa cae en una superficie en las orillas superior e inferior, al igual que en las orillas derecha e izquierda, tocndose uno a otro para formar cuadros adyacentes. ESPECIFICACINES DE COMPUERTAS Nombre Smbolo Grfico Funcin Algebraica Tabla de Verdad XYF 000 AND F=XY 010 100 111 XYF 000 OR F=X+Y 011 101 111 XF INVERSOR F = X' 01 10 XYF 001 NAND F = (X Y)' 011 101 110 XYF 001 NOR F = (X + Y)' 010 100 110 XYF 000 6

XOR

F = X' Y + X Y'

011 101 110 XYF 001 XNOR F = X Y + X' Y' 010 100 111 Lo mostrado anteriormente fueron algunos conceptos sobre compuertas lgicas y su representacin, su funcionamiento, ahora abordaremos ya dentro de una practica de sistemas digitales, con algunos de los componentes que vimos, esto ser: los sumadores: semisumador y sumador completo. SUMADORES BINARIOS Las computadoras digitales realizan una variedad de tareas de procesamiento de informacin. Entre las funciones bsicas encontradas estn las diversas funciones aritmticas. Sin duda, la operacin aritmtica ms bsica es la adicin de dos dgitos binarios. Esta adicin simple consta de cuatro operaciones elementales posibles, a saber, 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1 y 1 + 1 = 10. Las primeras tres operaciones producen una suma cuya longitud es un dgito, pero cuando tanto los bits sumando como adendo son iguales a 1, la suma binaria consta de dos dgitos. El bit significativo ms alto de este resultado se denomina acarreo. Un circuito combinacional que lleva a cabo la adicin de dos bits se denomina medio sumador. Uno que lleva a cabo la adicin de tres bits (dos bits significativos y una cuenta que se lleva a previo) es un sumador completo. La suma binaria para nmeros de un bit es la siguiente :

Pero cuando tengo nmeros binarios formados por ms de un bit, al operar aparece el acarreo ( carry )

CIRCUITO SEMISUMADOR De la explicacin verbal de medio sumador, se encuentra que este circuito necesita dos entradas binarias y dos salidas binarias. Las variables de entrada designan los bits sumando y adendo; las variables de salida producen la suma y el acarreo. Es necesario especificar dos variables de salida debido a que el resultado puede constar de dos dgitos binarios. Se asignan de forma arbitraria los smbolos x y y y a las dos entradas y S (de suma) y C (para el acarreo) a las salidas.

Ahora que se han establecido el nmero y nombre de las variables de entrada y salida, ya puede formularse una tabla de verdad para identificar en forma exacta la funcin del medio sumador. Esta tabla de verdad se muestra a continuacin:

xy|cs 00|00 01|01 10|01 11|10

El acarreo de salida es 0 a menos que ambas entradas sean 1. La salida S representa el bit menos significativo de la suma. La funcin booleana simplificada de las dos salidas puede obtenerse de manera directa mediante la tabla de verdad. Las expresiones simplificadas en suma de productos son:

S = sy + xy C = xy

El diagrama lgico para esta implementacin se muestra en la Figura 42(a), lo mismo que otras cuatro implementaciones para un medio sumador. Todos logran el mismo resultado en lo que respecta al comportamiento de entradasalida. Ilustran la flexibilidad de la que dispone el diseador cuando implementa incluso una funcin lgica combinacional simple como sta.

Como se mencion antes, la Fig.42(a) es la implementacin del medio sumador en suma de productos. En la Figura 42(b) se muestra la implementacin en productos de sumas:

S = (x + y) (x + y) C= xy

Para obtener la implementacin de la Fig. 42(c), se observa que S es la OR excluyente de x y y. El complemento de S es la equivalencia de x y y :

S' = xy + x'y'

Pero C = xy y, por lo tanto, tenemos: S = (C + x'y')'

se utiliza la implementacin de producto de sumas C derivada como sigue:

C = xy = (x' + y')'

Si realizamos el semisumador para dos nmeros A y B de un bit nos queda :

Realizando su implementacin mediante puertas queda :

Se le denomina normalmente HA de halfadder. El circuito topolgico del semisumador es el siguiente:

CIRCUITO SUMADOR COMPLETO 10

Un sumador completo es un circuito combinacional que formar la suma aritmtica de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada, que se indican por x y y, representan los dos bits significativo que van a aadirse. La tercera entrada, z, representa la cuenta que se lleva de la posicin previa significativa ms baja. Son necesarias dos salidas debido a que la suma aritmtica de tres dgitos binarios vara en valor de 0 a 3 y el 2 o 3 binarios requieren 2 dgito. Las dos salidas se denotan por los smbolos S para la suma y C para la cuenta que se lleva. La variable S da el valor del bit menos significativo de la suma. La variable binaria C da la cuenta que se lleva de salida. La tabla de verdad del sumador completo es como sigue:

xyz|cs 000|00 001|01 010|01 011|10 100|01 101|10 110|10 111|11

La relacin lgica de entradasalida del circuito sumador completo puede expresarse en dos funciones booleanas, una para cada variable de salida. Cada funcin booleana de salida requiere un mapa nico para su simplificacin. Cada mapa debe de tener ocho cuadros, ya que cada salida es una funcin de tres variables de entrada. Los 1 en los cuadros de los mapas de S y C se determinan en forma directa mediante la tabla de verdad. Los cuadros con 1 para la salida S no se combinan en cuadros adyacentes para dar una expresin simplificada en suma de productos. La salida C puede simplificarse a una expresin de 6 literales. El diagrama lgico para el sumador completo implementando en suma de productos se muestra en la Figura 44. En esta implementacin se usan las expresiones booleanas siguientes:

S = x'y'z + x'yz' + xy'z' + xyz C = xy + xz + yz

Si implementamos mediante puertas: Diseo de un sumador completo a partir de dos semisumadores.

11

El sumador completo. Un sumador completo como el que se muestra en la figura es un circuito digital capaz de realizar la suma aritmtica de dos dgitos binarios adems de un posible acarreo de entrada, este ltimo es particularmente til cuando se disea en forma modular un sumador de dos nmeros de n bits.

Las seales marcadas con a, b Cin son las entradas del sumador y corresponden a los dos dgitos a sumar y el posible acarreo de entrada respectivamente. Las seales marcadas con Co y S sol las salidas del sumador y forman el resultado de la suma y el acarreo de salida (si es que lo hay) respectivamente. As si en las entradas colocamos tres seales x, y , z con valores respectivos de 101 el sumador realizara la suma de 1+0+1 en forma binaria dando como resultado el nmero 10 binario del tal forma que las seales asignadas a las funciones C y S tomaran los valores de 1 y 0 respectivamente.

12

Circuito del sumador total

Un sumador completo es un circuito combinacional que formar la suma aritmtica de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada que se indican por x y, y se presentan los dos bits significativos que van a aadirse. La tercera entrada z, representa la cuenta de la posicin previa significativa mas baja. Son necesarias dos salidas debido a que la suma aritmtica de tres dgitos binarios varia en valor desde 0 a 3 y el 2 o 3 binarios requieren dos dgitos. Las dos salidas se denotan por smbolos S para suma y C para la cuenta que se lleva. La variable binaria S da el valor del bit menos significativo de la suma La variable binaria C da la cuenta que se lleva de salida. CIRCUITOS RESTADORES La sustraccin de dos nmeros binarios puede llevarse a cabo tomando el complemento del sustraendo y agregando al minuendo. Por este mtodo, la operacin de sustraccin llega a ser una operacin de divisin que requiere sumadores completos para su implementacin en mquina. Es posible implementar la sustraccin con circuitos lgicos en una forma directa, como se hace con lpiz y papel. Por este mtodo cada bit sustraendo del nmero se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma 1 de la siguiente posicin significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par ms alto de bit mediante una seal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa ms alta. En forma precisa as como hay medios sumadores y sumadores completos, hay medio restadores y restadores completos.

Bi ( total )

13

Bi 0 0 1 1 0 1 0 1 0 1 1 0

Por tanto :

Para una representacin de n bits si tomo 1 bit para signo, tengo por tanto (n1) para el rango que ser. Por tanto existe un lmite al tamao de los valores que pueden ser representados, pudindose dar el caso de situaciones de desbordamiento ( overflow ) si el nmero obtenido no est previsto dentro del rango establecido. Por eso muchos de los circuitos sumadores llevan circuitera adicional para detectar situaciones de desbordamiento e identificar que el dato obtenido no es correcto. 14

Por ejemplo, si estamos utilizando n = 4 bits el rango ser [8,7] entonces en las siguientes suma/resta en C2 tenemos que :

Reglas bsicas para detectar el desbordamiento : Si se suman dos nmeros positivos cuyo resultado excede del rango se produce un nmero que " parece ser negativo ", por tener el primer bit igual a 1. Si se suman dos nmeros negativos cuyo resultado excede del rango se produce un nmero que " parece ser positivo " por tener el primer bit igual a cero. MEDIO RESTADOR

Un medio restador es un circuito combinacional que sustrae dos bits y produce su diferencia. Tambin tiene la salida para especificar si se ha tomado un 1. Se designa el bit minuendo por x y el bit sustraendo mediante y. Para llevar a cabo x y, tienen que verificarse las magnitudes relativas de x y y. Si x >= y, se tienen tres 15

posibilidades; 0 0 = 0, 1 0 = 1 y, 1 1 = 0. El resultado se denomina bit de diferencia. Si x < y, tenemos 0 1 y es necesario tomar un 1 de la siguiente etapa ms alta. El 1 que se toma de la siguiente etapa ms alta aade dos al bit minuendo, de la misma forma que en el sistema decimal lo que se toma aade 10 a un dgito minuendo. Con el minuendo igual a 2, la diferencia llega a ser 2 1 = 1. El medio restador requiere dos salidas. Una salida genera la diferencia y se denotar por el smbolo D. La segunda salida, denotada B para lo que se toma, genera la seal binaria que informa a la siguiente etapa que se ha tomado un 1. La tabla de verdad para las relaciones de entradasalida de un medio restador ahora puede derivarse como sigue:

xy|BD 00|00 01|11 10|01 11|00

La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el resultado de la operacin aritmtica 2B + x y.

Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la tabla de verdad:

D = x'y + xy' B = x'y

Es interesante observar que la lgica para D es exactamente la misma que la lgica para la salida S en el medio sumador. El logigrama del restador es el siguiente:

Su circuito topolgico es el siguiente: 16

RESTADOR COMPLETO

Un restador completo es un circuito combinacional que lleva a cabo una sustraccin entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa ms baja. Este circuito tiene tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las dos salidas, D y B, representan la diferencia y la salida tomada, respectivamente. La tabla de verdad para el circuito es como sigue:

xyz|BD 000|00 001|11 010|11 011|10 100|01 101|00 110|00 111|11

Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles de 1 y 0 que pueden tomar las variables binarias. Los 1 y 0 para las variables de salida estn determinados por la sustraccin de x y z. Las combinaciones que tienen salida de toma z = 0 se reducen a las mismas cuatro condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que tomarse un 1 de la siguiente etapa, lo cual hace B = 1 y aade 2 a x. Ya que 2 0 1, D = 1. Para x = 0 y yz = 11, necesita tomarse otra vez, haciendo B = 1 y x = 2. Ya que 2 1 1 = 0, D = 0. Para x = 1 y yz = 01, se tiene x y z = 0, lo cual hace B = 0 y D = 0. Por ltimo, para x = 1, y = 1, z = 1, tiene que tomarse 1, haciendo B = 1 y x = 3 y, 3 1 1 = 1, haciendo D 17

= 1. Los mapas de Karnaugh quedan de la siguiente manera:

El circuito lgico implementado con compuertas es el siguiente:

El circuito topolgico del restador completo es el siguiente:

DECODIFICADORES. Un circuito combinacional es aquel que est formado por funciones lgicas elementales ( AND, OR, NAND, NOR, etc. ), que tiene un determinado nmero de entradas y salidas, dependiendo los valores que toman las salidas exclusivamente de los que toman las entradas en ese instante. Ejemplo de este tipo de circuitos son : los codificadores, decodificadores, multiplexores, demultiplexores, comparadores, generadoresdetectores de paridad, etc.

18

Anlisis de circuitos combinacionales En este punto se trata el anlisis de circuitos combinacionales a nivel de puertas lgicas. La estructura del circuito vendr dada por su diagrama lgico, cuyos constituyentes sern puertas lgicas cuyo comportamiento lo determina el smbolo que lo representa Un circuito combinacional se analiza determinando la salida de los elementos lgicos que lo constituyen ( normalmente puertas lgicas ), partiendo de las variables de entrada y avanzando en el sentido de la seal hacia la salida. Sntesis y diseo de circuitos combinacionales. A continuacin se intentan exponer las fases que se siguen en el proceso de sntesis y diseo de circuitos combinacionales : Definicin de la funcin a realizar y especificacin de las entradas y salidas. Tabla de la verdad. Ecuaciones lgicas de las salidas. Simplificacin de las ecuaciones. Realizacin o implementacin de las ecuaciones simplificadas mediante puertas lgicas. Un decodificador es un circuito lgico combinacional, que convierte un cdigo de entrada binario de N bits en M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. En la figura que se muestra mas adelante se encuentra el diagrama de un decodificador de N = 4 entradas y M = 7 salidas. Puesto que cada una de las entradas puede ser 1 o 0, hay 2N combinaciones o cdigos de entrada. Para cada una de estas combinaciones de entrada slo una de la M salidas estar activada 1, para lgica positiva; todas las otras salidas estarn en 0. Muchos decodificadores se disean para producir salidas 0 activas, lgica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto ltimo se indica siempre por la presencia de pequeos crculos en las lneas de salida del diagrama del decodificador. Algunos decodificadores no usan todos los 2N cdigos posibles de entrada, sino slo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL, tiene un cdigo de entrada de 4 bits, el cual slo usa diez grupos codificados BCD, 0000 hasta 1001. Algunos de estos decodificadores se disean de tal manera, que si cualquiera de los cdigos no usados se aplican a la entrada, ninguna de las salidas se activar. En esta prctica haremos este codificador, y su tabla de verdad correspondiente es la siguiente: En el Excitador BCD7 segmentos es un tipo de decodificador que me da la posibilidad de conectarlo a un display numrico digital de 7 segmentos a, b, c, d, e, f y g, y obtener la visualizacin del cdigo binario BCD.

Todas las posibilidades de salida por el display son las siguientes :

19

TABLA DE VERDAD ENTRADAS

20