Comparadores Digitais Introduo: Comparadores digitais so circuitos implementados para comparar a magnitude de nmeros binrios.

Circuitos integrados que efetuam comparaes podem ser ligados em cascata para aumentar o nmero de bits para cada algarismo binrio. Nessa prtica, experimentamos alguns comparadores desses algarismos. Objetivos: Experimentar a lgica dos circuitos comparadores digitais utilizando uma placa de experincias ED10 e o Mdulo Universal 2000. Experincia 1 - Comparador A > B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves H, I e J na posio 0, o circuito verificado com duas portas NAND, duas entradas (A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A 0 0 1 1 B 0 1 1 0 SADAS L 0 0 0 1

Concluso acerca da experincia 1: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 apenas quando a entrada A maior que a entrada B, trata-se, portanto, de um Comparador A > B.

Experincia 2 - Comparador A < B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves H e I na posio 0 e J na posio 1, o circuito verificado com duas portas NAND, duas entradas (A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A B SADAS L

0 0 1 1

0 1 1 0

0 1 0 0

Concluso acerca da experincia 2: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 apenas quando a entrada A menor que a entrada B, trata-se, portanto, de um Comparador A < B. Experincia 3 - Comparador A B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves H e J na posio 0 e I na posio 1, o circuito verificado com uma porta NAND, duas entradas (A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A 0 0 1 1 B 0 1 1 0 SADAS L 1 0 1 1

Concluso acerca da experincia 3: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 quando a entrada A maior ou quando igual entrada B, isso , tem sada 0 apenas quando a entrada A menor que a entrada B, trata-se, portanto, de um Comparador A B.

Experincia 4 - Comparador A B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves H na posio 0, I e J na posio 1, o circuito verificado com uma porta NAND, duas entradas (A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A B SADAS L

0 0 1 1

0 1 1 0

1 1 1 0

Concluso acerca da experincia 4: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 quando a entrada A menor ou quando igual entrada B, isso , tem sada 0 apenas quando a entrada A maior que a entrada B, trata-se, portanto, de um Comparador A B. Experincia 5 - Comparador A B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves J e I na posio 0 e H na posio 1, o circuito verificado com trs portas NAND, duas entradas (A e B , A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A 0 0 1 1 B 0 1 1 0 SADAS L 0 1 0 1

Concluso acerca da experincia 5: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 quando a entrada A diferente da entrada B, trata-se, portanto, de um Comparador A B.

Experincia 6 - Comparador A = B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves J e H na posio 1 e I na posio 0, o circuito verificado com quatro portas NAND, duas entradas (A e B , A e B) e uma sada est esquematizado abaixo:

Com a variao dos valores de A e B verificamos a seguinte tabela verdade: ENTRADAS A 0 0 1 1 B 0 1 1 0 SADAS L 1 0 1 0

Concluso acerca da experincia 6: Este comparador compara a magnitude dois nmeros binrios de um bit e tem sada 1 quando a entrada A igual a entrada B, trata-se, portanto, de um Comparador A = B.

Experincia 7 - Comparador A = B: Aps encaixar a placa de experincia ED10 no slot H do Mdulo Universal 2000 e colocar as chaves I e H na posio 1 e J na posio 0, o circuito verificado com oito entradas e trs sadas est esquematizado abaixo:

Com a variao dos valores das entradas verificamos a seguinte tabela verdade:

Concluso acerca da experincia 6: Este comparador compara a magnitude de dois nmeros binrios (A e B) de quatro bits cada. Quando o valor da entrada A maior ou quando igual ao valor da entrada B observamos que L0 acende, quando o valor da entrada A menor que o valor da entrada B, L2 acende. A explicao para o fato de L1 no acender quando o valor da entrada A igual ao valor da entrada B que a entrada A > B est conectada ao VCC.

Circuitos Aritmticos Objetivo: A prtica consiste em sete experincias envolvendo circuitos aritmticos. 1) Meio Somador 2) Circuito Meio subtrator 3) Circuito Somador 4) Circuito Subtrator 5) Somador/subtrator utilizando CI somador 74LS83 6) Soma e subtrao de nmeros relativos 7) Overflow e underflow Utilizando circuitos j pr-programados realizamos operaes numricas de binrios. Essas operaes so as mesmas estudadas em sala de aula, soma, subtrao, multiplicao e diviso. Meio somador O meio somador um circuito bsico destinado a somar dois bits. A soma de dois bits A e B obedece as regras da tabela 1, onde S a soma e C o Carry. A B S C 0 0 0 0 0 1 1 0 1 1 0 1 1 0 1 0 Tabela 1 Meio Somador Da tabela 1, pode-se obter as expresses lgicas de S e C, que so:
S = AB + AB = A C = AB

Experincia 1: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar as chaves H, I e J na posio ; 6. circuito a ser verificado ser o da figura 1:

Figura 1 Meio somador com Gates

S C L1 L0 0 0 0 0 0 1 1 0 1 1 0 1 1 0 1 0 Tabela 2 Tabela para o circuito da figura 1 O circuito apresenta uma porta EX-OR de duas entradas, duas portas NAND de duas entradas cada, uma sada S pra a soma e uma sada C para o carry. Quando A e B esto em nvel baixo tem-se L1 e L0 em nvel baixo. Quando A e B esto em nvel alto tem-se L1 em nvel baixo e L0 em nvel alto. Quando A est em nvel baixo e B em nvel alto tem-se L1 em nvel alto e L0 em nvel baixo. Quando A est em nvel alto e B em nvel baixo tem-se L1 em nvel alto e L0 em nvel baixo. Meio subtrator O meio subtrator um circuito bsico destinado a subtrair dois bits. A subtrao de dois bits A e B obedece s regras da tabela 2, onde S o resultado da subtrao e C o carry. A B S 0 0 0 0 1 1 1 1 0 1 0 1 Tabela 3 Meio Subtrator C 0 1 0 0

Da tabela 3, pode-se obter as expresses lgicas de S e C, que so:

S = AB + AB = A C = AB

Experincia 2: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar as chaves H e J na posio e I na posio 1; 6. O circuito a ser verificado ser o da figura 2 :

Figura 2 - Meio Subtrator com Gates

S C L1 L0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 1 0 Tabela 4 Tabela para o circuito da figura 2 O circuito apresenta uma porta EX-OR de duas entradas, duas portas NAND de duas entradas cada, uma sada S pra a soma e uma sada C para o carry. Quando A e B esto em nvel baixo tem-se L1 e L0 em nvel baixo. Quando A e B esto em nvel alto tem-se L1 e L0 em nvel baixo. Quando A est em nvel baixo e B em nvel alto tem-se L1 em nvel alto e L0 em nvel alto. Quando A est em nvel alto e B em nvel baixo tem-se L1 em nvel alto e L0 em nvel baixo. Somador Quando se deseja somar dois nmeros binrios A e B, cada um contendo mais de um bit, usase o somador. Quase sempre h necessidade de se somar 3 bits. As regras de soma de 3 bits esto mostradas na tabela 3, onde: S o resultado da soma, Cin o Carry interno ou "vai 1" interno e Cout o Carry externo ou "vai 1" externo. A 0 0 0 0 1 1 1 1 B Cin 0 0 0 1 1 1 1 0 1 0 1 1 0 1 0 0 Tabela 5 Somador S 0 1 0 1 0 1 0 1 Cout 0 0 1 0 1 1 1 0

Da tabela 5 pode-se obter as expresses lgicas de S e C (Cout), que so:

S = ABC + ABC + ABC + ABC = C (AB + AB) + C (AB + AB) S = C (A B) + C (A B) = C A B C = ABC + ABC + ABC + ABC = C (AB + AB) + AB C = C (A

B) + AB

Experincia 3: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL;

3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar as chaves H na posio 1, I e J na posio ; 6. circuito a ser verificado ser o da figura 3 :

Figura 3 - Somador com Gates

S C L1 L0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 1 1 0 1 0 1 1 0 0 1 0 Tabela 6 Tabela para o circuito da figura 3 O circuito apresenta duas portas EX-OR de duas entradas, quatro portas NAND de duas entradas cada e uma porta OR, uma sada S pra a soma e uma sada C para o carry. Quando A est em nvel baixo, B em nvel baixo e C em nvel baixo tem-se L1 e L0 em nvel baixo. Quando A est em nvel baixo, B em nvel baixo e C em nvel alto tem-se L1 em nvel alto e L0 em nvel baixo. Quando A est em nvel baixo, B em nvel alto e C em nvel alto tem-se L1 em nvel baixo e L0 em nvel alto. Quando A est em nvel baixo, B em nvel alto e C em nvel baixo tem-se L1 em nvel alto e L0 em nvel baixo. Quando A est em nvel alto, B em nvel alto e C em nvel baixo tem-se L1 em nvel baixo e L0 em nvel alto. Quando A est em nvel alto, B em nvel alto e C em nvel alto tem-se L1 em nvel alto e L0 em nvel alto. Quando A est em nvel alto, B em nvel baixo e C em nvel alto tem-se L1 em nvel baixo e L0 em nvel alto. Quando A est em nvel alto, B em nvel baixo e C em nvel baixo tem-se L1 em nvel alto e L0 em nvel baixo. Subtrator Quando se deseja subtrair dois nmeros binrios A e B, cada um contendo mais de um bit, quase sempre h necessidade de se efetuar uma subtrao envolvendo 3 bits. As regras de subtrao de 3 bits esto mostradas na tabela 4, onde S o resultado da subtrao, Cin o carry interno ou "pede emprestado interno", Cout o carry externo ou "pede emprestado externo".

A 0 0 0 0 1 1 1 1

B Cin S 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 1 Tabela 7 Subtrator

Cout 0 1 1 1 0 1 0 0

Da tabela 7, pode-se obter as expresses lgicas de s e C (Cout), que so:

S = ABC + ABC + ABC + ABC = C (AB + AB) + C (AB + AB) S = C (A B) + C (A B) = C A B C = ABC + ABC + ABC + ABC = C (AB + AB) + AB C = C (A

B) + AB

Experincia 4: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar as chaves H e I na posio 1 e J na posio ; 6. O circuito a ser verificado ser o da figura 4:

Figura 4 - Subtrator com Gates

S C L1 L0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 1 1 0 1 0 1 1 0 0 1 0 Tabela 8 Tabela para o circuito da figura 4 Quando A est em nvel baixo, B em nvel baixo e C em nvel baixo tem-se L1 e L0 em nvel baixo. Quando A est em nvel baixo, B em nvel baixo e C em nvel alto tem-se L1 em nvel alto e L0 em nvel alto. Quando A est em nvel baixo, B em nvel alto e C em nvel alto tem-se L1 em nvel baixo e L0 em nvel alto. Quando A est em nvel baixo, B em nvel alto e C em nvel baixo tem-se L1 em nvel alto e L0 em nvel alto. Quando A est em nvel alto, B em nvel alto e C em nvel baixo tem-se L1 em nvel baixo e L0 em nvel baixo. Quando A est em nvel alto, B em nvel alto e C em nvel alto tem-se L1 em nvel alto e L0 em nvel alto. Quando A est em nvel alto, B em nvel baixo e C em nvel alto tem-se L1 em nvel baixo e L0 em nvel baixo. Quando A est em nvel alto, B em nvel baixo e C em nvel baixo tem-se L1 em nvel alto e L0 em nvel baixo. Somador / Subtrator Somadores Paralelos na Forma de CIs Existem na forma de CI's alguns somadores paralelos. Na linha TTL 74 vamos abordar o 74LS83, que um somador de 4 bits e que aceita dois nmeros de 4 bits (A e B) e um carry in (C) como entradas. O 74LS83 produz uma soma na sada de 4 bits () e uma sada carry (C4). A figura 5 mostra o diagrama funcional do 74LS83.

Figura 5 Diagrama funcional do 74LS83

Ligao de Somadores CIs Paralelos em Cascata Para se construir um somador para nmeros maiores do que 4 bits pode-se, simplesmente, ligar vrios 74LS83 em cascata. Para isto, conecta-se o C4 de um 74LS83 entrada C do prximo 74LS83 mais significativo, como mostra a figura 6.

Figura 6 - Ligao de CI's 74LS83 em cascata Somador Srie Outro mtodo de se efetuar a soma de nmeros binrios de vrios bits atravs de um somador srie. Os nmeros so somados em srie, com os bits menos significativos sendo somados primeiro. Aps cada soma gerado S e C. O C guardado num flip-flop at ser executada a prxima adio. A soma deve ser usada logo que cada bit fica disponvel. Um registrador de deslocamento pode ser usado para guardar os bits at que toda a soma tenha sido efetuada. A figura 7 mostra o circuito de um somador srie.

Figura 7 - Somador srie Funcionamento do Somador Srie Os dados entram a partir de uma fonte externa, que pode ser uma memria, nos registradores A e B, sendo que em ambos registradores os bits menos significativos ficam a direita. O bit menos significativo de cada registrador deslocado para o somador. Ento, a soma deslocada para o registrador de soma e os prximos 2 bits menos significativos dos registradores A e B so deslocados para o somador, no mesmo pulso de clock. Se a primeira adio produzir um carry este guardado no flip-flop e ser uma entrada para o somador durante a prxima adio. Experincia 5: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar a chave J na posio 1; 6. O circuito a ser verificado ser o da figura 8:

Figura 8 - Somador/subtrator utilizando o CI 74LS83

Tabela 9 Tabela para o circuito da figura 8 O circuito apresenta quatro portas EX-OR com duas entradas sendo que uma entrada a entrada de seleo pela chave i. Essa chave em 0 ativa o circuito como um somador e em 1 ativa o circuito como um subtrator. Quando o circuito funciona como um subtrator as quatro

portas EX-OR funcionam como um complemento de 2 juntamente com a entrada i. Sendo assim enquanto a chave seletora estiver na posio 0 ser realizada a soma de dois nmeros binrios positivos e quando estiver na posio 1 o numero B passara a ser negativo atravs do complemento de 2 e ser realizada a soma de um numero positivo com um negativo como mostrado na tabela abaixo atravs da tabela verdade do circuito somador \ subtrator: Experincia 6: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar a chave J na posio 1; 6. O circuito a ser verificado ser o da figura 26. 7. A experincia seguinte se destina a soma e subtrao de nmeros relativos. O primeiro bit o bit de sinal: um indica um nmero positivo e um 1 indica um nmero negativo na forma de complemento de dois. Usando o mesmo circuito da experincia 5, vamos procurar fazer a soma e a subtrao de dois nmeros. Devido ao uso de somente 3 bits para magnitude, sero usados nmeros adequados, de modo a no haver ultrapassagem do nmero mximo ou mnimo possvel. 8. Escrever com 3 bits de magnitude os nmeros sinalizados: +5, -5, +2 e -2. Em seguida, completar a tabela 10 e verific-la pelo circuito da figura 8.

Tabela 10 - Tabela para operaes com +5, -5, +2 e 2 O circuito apresenta quatro portas EX-OR com duas entradas sendo que uma entrada a entrada de seleo pela chave i. Essa chave em0 ativa o circuito como um somador e em 1 ativa o circuito como um subtrator. Quando o circuito funciona como um subtrator as quatro portas EX-OR funcionam como um complemento de 2 juntamente com a entrada i. Assim a chave na posio 0 ser realizada a soma de dois nmeros binrios positivos e na posio 1 o numero B passara a ser negativo e ser realizada a soma de um numero positivo com um negativo. Overflow e Underflow Um overflow (ou sobrecarga) ocorre quando o resultado de uma operao aritmtica um nmero maior do que o registrador pode acomodar. Por outro lado, um underflow ocorre quando o resultado de uma operao aritmtica um nmero menor do que o registrador pode acomodar.

Overflow e Underflow na Aritmtica Adio Se overflow e underflow podem causar problemas, deve-se construir circuitos para detetar esta condio. As regras para deteo de overflow e underflow na adio so: A) Se dois nmeros de sinais diferentes so somados nunca haver overflow ou underflow. A soma nunca vai alm da faixa permitida. B) Se dois nmeros positivos so somados e tem-se um resultado negativo (MSB = 1), ocorreu um overflow. C) Se dois nmeros negativos so somados e tem-se um resultado positivo (MSB = ), ocorreu um underflow. O nmero negativo est abaixo da faixa permitida de nmeros.

Overflow e Underflow na subtrao A) Se um nmero negativo subtrado de um nmero positivo ocorre um overflow se o MSB de resultado for 1. B) Se um nmero positivo subtrado de um nmero negativo ocorre um underflow se o MSB do resultado , indicando uma resposta positiva. Deteo de Overflow e Underflow A deteo de overflow e underflow em sistemas digitais pode ser necessria para avisar os dispositivos da ocorrncia de tais condies e impedir que respostas erradas sejam tratadas como dados vlidos. Experincia 7: Passos da experincia 1. Desligar o Mdulo Universal 2000; 2. Colocar a chave TTL/CMOS na posio TTL; 3. Encaixar a placa de experincias ED12 no SLOT H do Mdulo Universal 2000; 4. Ligar o Mdulo Universal; 5. Colocar a chave J na posio 1; 6. O circuito a ser verificado ser o da figura 8 7. Utilizando o circuito da experincia 5 (figura 8), completar a tabela 11 e observar a ocorrncia de overflow e underflow.

Tabela 11 - Tabela de exemplos de overflow e underflow Neste circuito temos soma e subtrao de nmeros positivos e negativos de 4 bits sendo que o quarto bit um bit de sinal. Quando temos a soma ou subtrao de nmeros que ultrapassam 4 bits ocorrer respectivamente o overflow ou o underflow. Na ocorrncia do overflow o bit de sinal representar um nvel alto quando na verdade teria que representar um nvel baixo. J no underflow o bit de sinal representar um sinal alto quando na verdade teria que representar um nvel baixo. Na ocorrncia de um desses casos o resultado da soma e/ou subtrao ser duvidoso.

Concluso: Conforme observado nas concluses acerca de cada experincia, pudemos observar a eficincia desses circuitos integrados tanto para comparao da magnitude de nmeros binrios simples, quanto para efetuar operaes de adio, subtrao, multiplicao e diviso de binrios.

UNIVERSIDADE FEDERAL DE SO JOO DEL-REY

SISTEMAS DIGITAIS
COMPARADORES CIRCUITOS ARITMTICOS

Engenharia Mecatrnica Andr Brando Fernandes Gustavo Dantas Ferreira

Ouro Branco