MTI 7603 Cdigos pseudoternarios

Introduccin terica
Para transmitir seales digitales a travs de cables de cobre, dichas seales tienen que ser codificadas y adaptadas a las caractersticas de la lnea. Los "cdigos de lnea" que se utilizan para ello deben cumplir con los siguientes requisitos:

Ausencia de tensin continua: La ausencia de tensin continua es necesaria, puesto que en la va de transmisin se encuentran frecuentemente transformadores de lnea y separadores de frecuencia Mximo aprovechamiento del ancho de banda: Las lneas de dos hilos o las coaxiales de cobre ofrecen slo un ancho de banda limitado. Por tal razn se debe limitar el ancho de banda de las seales binarias cuadradas. Recuperacin del reloj: Como no se tiene a disposicin una lnea separada para la sincronizacin entre el emisor y el receptor, la informacin del reloj debe ser incluida de forma codificada en la seal completa, y luego reconstruida en el receptor. Resistencia a interferencias: El cdigo de lnea es generado a partir de la seal siguiendo una regla fija. Esto permite determinar cualquier violacin a dicha regla en cualquier segmento de la va de transmisin. Independencia de la secuencia de bits: La reparticin de bits "1" y "0" no debe estar sujeta a limitaciones. Deben permitirse secuencias ms largas de "1" y "0".

En el equipo utilizado para el presente ensayo pueden utilizarse los siguientes cdigos de lnea: AMI, cdigo AMI modificado (AMImod) y HDB3. Cdigo AMI En el sistema de codificacin AMI (Alternate Mark Inversion, en espaol "inversin alternada de marcas") la seal de datos binaria es convertida en una seal pseudoternaria de la siguiente manera: los "1" son enviados de forma alterna con polaridad invertida, es decir como "+1" y "-1", y los "0" se mantienen como "0". Cuando aparecen dos "1" seguidos con la misma polaridad, quiere decir que se ha producido una violacin del cdigo.

Fig. 1: Ejemplo de cdigo AMI Cdigo HDB3 Como en la seal codificada AMI la informacin del reloj se pierde al haber secuencias de "0" largas, se ha creado el cdigo HDB3 (High Density Bipolar of Order 3) en el que, para solucionar este problema, cuando aparece una secuencia de cuatro ceros, el ltimo cero se sustituye por un "1". Para que el receptor pueda reconocer esta nueva violacin del cdigo AMI (vase cdigo AMI), a dicho "1" se le asigna la misma polaridad del "1" que le precede. Este "1" se conoce como "bit V" (bit de violacin). Como despus de hacer esto la ausencia de tensin continua ya no est garantizada, los bits V sucesivos debern tener polaridad alternada. Cuando se tiene un nmero par de "1" entre dos bits V, el ltimo bit V no es reconocido como tal. En este caso el cdigo es violado de nuevo y el primero de los cuatro ceros arriba descritos es sustituido por un "1", llamado bit B (bit de balanceo), el cual posee la misma polaridad que el bit V que le sigue.

Fig. 2: Ejemplo de cdigo HDB3 Cdigo AMI modificado (AMImod) En la red RDSI se utiliza el cdigo AMI modificado en la interfaz S0. Aqu los "0" son convertidos de forma alternada en los valores pseudoternarios +750 mV y -750 mV, y los "1" son transmitidos como 0V. Las violaciones del cdigo AMI se usan para la identificacin de tramas (vase nivel 1 de la RDSI).

Fig. 3: Ejemplo de cdigo AMI modificado Ventajas de los cdigos de lnea:

El cdigo AMI es un cdigo fcil de generar, sin componente de tensin continua, transparente. La separacin de la seal reloj que se produce en el cdigo AMI, se produce tambin en el cdigo HDB3 con secuencias largas de "0".

Desventajas de los cdigos de lnea:

En el cdigo AMI la seal de reloj no es separada cuando hay secuencias largas de "0". Esto afecta la estabilidad de la transmisin y se producen fluctuaciones de fase (jitter). El cdigo HDB3 es ms robusto ante interferencias, pero ms difcil de generar.

Funcin de la trama de impulsos: Para poder recuperar la informacin contenida en el flujo de datos modulados por codificacin de impulsos, se deben establecer relaciones de tiempo claras entre los canales individuales. Esta tarea la realiza la trama de impulsos al resetear el ciclo de codificacin con el bit 1. Ello permite definir claramente el comienzo del cdigo de la seal. Fluctuaciones de fase: Como se mencion arriba, durante la transmisin digital se necesita una seal se reloj para poder demodular correctamente los datos, la cual debe corresponder a la seal de reloj del emisor. Como la seal de reloj del emisor est contenida de forma codificada en el flujo de datos modulados por PCM, sta debe ser separada en el lado del receptor. La seal de reloj separada vara segn el cdigo y la palabra binaria de la seal til. Este efecto se conoce con el nombre de fluctuacin de fase (phase jitter). Cuando la fluctuacin sobrepasa medio pulso de reloj, se producen falsificaciones en la seal til por desalineacin de bits (bit slip). Segn la posicin de la fase puede suceder que no se reconozca un bit, o que un bit sea muestreado dos veces. El nivel 1 de la RDSI en el acceso bsico El equipo utilizado para el presente ensayo permite estudiar el nivel 1 del acceso bsico RDSI (nivel de transmisin de bits) en el sentido de transmisin TE=>NT. La figura 4 muestra la estructura de la trama en ambos sentidos de transmisin. Como la informacin de los 2 canales bsicos B y del canal de sealizacin D se transmite a travs de la interfaz S0

de forma multiplexada primero en una direccin y luego en la otra, se emplea una trama por cada direccin de transmisin para su codificacin. Cada trama tiene una duracin de 250 ms y en cada una se transmiten dos octetos por cada canal B. La frecuencia de reloj de bit es de fB = 192 kHz, y la de reloj de trama es de fF = 1/250ms = 4 kHz. En cada trama se transmiten 48 bits, repartidos de la siguiente manera:

16 bits de datos para el canal B1 16 bits de datos para el canal B2 4 bits de datos para el canal D 12 bits de identificacin de trama y balanceo

Resultando las siguientes velocidades de transmisin de datos en la interfaz S0:

Velocidad de transmisin en cada canal B: 64 kbit/s Velocidad de transmisin en el canal D: 16 kbit/s

Fig. 4: Estructura de la trama del nivel 1 Adems de los bits de datos de los canales B1, B2 y del canal de sealizacin D, se utilizan los siguientes bits en la estructura de la trama: F FA L E A N S1 S2 Bit de identificacin de trama - siempre positivo Bit de identificacin de trama adicional - siempre "0" Bit de balanceo de CC Bit de eco del canal D - repeticin del bit del canal D en la direccin TE=>NT Bit de activacin Bit N - siempre "1" Bit de reserva para aplicaciones futuras - siempre "0" Bit de reserva para aplicaciones futuras - siempre "0"

El cdigo de lnea usado para la interfaz S0 es el cdigo AMI modificado arriba mencionado. La sincronizacin de las tramas se realiza mediante dos violaciones deliberadas del cdigo AMI durante la transicin de una trama a la siguiente. La primera violacin del cdigo se extiende desde el ltimo nivel ternario de la primera trama hasta el primer bit de la segunda trama. Esto garantiza que el primer bit (bit de identificacin) de la segunda trama sea siempre positivo, y que el segundo bit (bit de balanceo de CC o bit L) sea siempre negativo. La segunda violacin del cdigo tiene lugar en el nivel ternario que le sigue al segundo bit, y consiste en la colocacin de un bit "0". En el equipo utilizado para el presente ensayo todos los bits del canal D han sido puestos en "0", es decir que slo se realiza la transmisin de los canales B y de los bits de balanceo de CC (bits L) respectivos. La utilidad de los bits de balanceo de CC puede observarse claramente en la direccin de transmisin TE=>NT. Cada bloque de datos comienza y termina con un bit de balanceo de CC. Este impide que los cambios producidos en un bloque de datos afecten el cdigo del bloque siguiente garantizando de esta manera el balance de CC adems de la separacin de los canales de datos.