Circuito para la Extraccion de Raiz Fraccional Usando

Transistores en Inversion Debil

Mauricio Huixtlaca-Quintana
,
, Jose Miguel Roca-
Perez

Departamento de Electronica, Instituto acional de
AstroIisica ptica y Electronica, Luis Enrique Erro #,
Tonantzintla, Puebla, Mexico
Facultad de Electronica, Benemerita Universidad Autonoma
de Puebla, Av. San Claudio y 8 Sur Puebla, Mexico
Alejandro Diaz-Sancez

, Carlos Muiz-Montero

Departamento de Electronica, Instituto acional de
AstroIisica, ptica y Electronica, Luis Enrique Erro #,
Tonantzintla, Puebla, Mexico
Laboratorio de Sistemas Embebidos. Centro de
Investigacion en Computacion. Instituto Politecnico acional
Email: carlosmmkgmail.com


ResumenEn este trabajo, se presenta el proceso de anlisis,
diseo y medicin, de un circuito que permite la obtencin de la
raz fraccional, haciendo uso de las propiedades de bajo
consumo de energa y la relacin exponencial que presentan los
transistores MOSET en la regin de sub umbral En el proceso
de simulacin, diseo del circuito y generacin del patrn
geomtrico, se emple la herramienta Tanner usando los
parmetros de la tecnologa ON SEM de . 5m
Palabras clave - Procesado analgico, Bajo consumo,
ompuertas flotantes, nversin dbil
I. ITRODUCI
Los circuitos integrados para computacion analogica son
bloques de construccion que allan mucas aplicaciones en
campos tan diversos como el procesado analogico de seales,
sistemas diIusos, redes neuronales, etc. Sus caracteristicas
mas importantes son su simplicidad, alta velocidad, eIiciencia
en area y bajo consumo de potencia. Las operaciones
analogicas basicas son la suma/resta, multiplicacion, division,
elevar al cuadrado, extraccion de raiz y exponenciacion, las
cuales pueden realizarse en modo voltaje |, | y/o en modo
corriente |, |, utilizando tecnicas como compuertas
Ilotantes, el principio translineal, etc., en las diversas regiones
de operacion del transistor MOS.
En este trabajo se presenta un circuito analogico generalizado
para la extraccion de la raiz Iraccional utilizando la region de
inversion debil del transistor MOS. El articulo esta
organizado de la siguiente manera: Primero se discutiran
brevemente las ecuaciones del transistor en la region de
interes y se describira el Iuncionamiento del circuito
propuesto. La seccion III muestra los resultados de la
simulacion para diIerentes casos de raiz Iraccional y las
dimensiones propuestas para la creacion del patron
geometrico presentado en la seccion I. En la seccion se
observan los resultados de las mediciones correspondientes a
cada uno de los bloques diseados. Finalmente en la seccion
I se bosquejan las conclusiones.

II. CORRIETE DE SUB UMBRAL
Considere el modelo de un transistor en la region de
inversion debil, la corriente de drenaje es:
I

= I
0
c
kv
GS
vt

Donde I
0
es el Iactor de la corriente en inversion debil, k es es
el Iactor de no idealidad, I
uS
es el voltaje de compuerta a
Iuente y I
t
el voltaje termico. Esta corriente se genera cuando
I
uS
es menor al voltaje de umbral.
Despejando I
uS
de la ecuacion anterior tenemos:
I
uS
=

t
k
ln
I
D
I
0

La Figura muestra un transistor de compuerta Ilotante,
donde, el voltaje en compuerta esta dado por ||:

igura 1 Transistor de compuerta flotante
I
x
= _
C
i
C
T
I

+
C
GD
C
T
I

=
C
GS
C
T
I
S
+

FG
C
T

Donde

es la capacitancia de entrada,
u
y
uS
pertenecen
a las capacitancias parasitas entre compuerta-drenaje
compuerta-Iuente respectivamente, mientras que
u
es la
carga atrapada en la compuerta. Si despreciamos las
capacitancias parasitas aciendo a

muco mayor a estas, y

suponiendo que la carga atrapada es cero, podemos escribir el
voltaje en el nodo x de la siguiente manera para n :
I
x
=
C
1
C
T
I

+
C
2
C
T
I

Donde
1
=

a


Si el transistor M esta en inversion debil, entonces:
= I
X
=
:
t
k
ln _
I

I
0
]

igura Transistor conectado como diodo
Por otro lado, si consideramos un transistor conectado como
diodo y ademas en inversion debil Fig. el voltaje
generado en la compuerta es:
I
c]
=
v
t
k
ln [
I
rc]
I
0

El circuito propuesto para la extraccion de la raiz Iraccional
se puede expresar en Iuncion de los dos bloques anteriores y
considerando que todos los transistores estan en inversion
debil, Figura ||.

igura 3 ircuito para extraccin de raz ensima
Para este circuito podemos escribir:
I
x
=
c
1
c
T
:

+
c
2
c
T
:

Sustituyendo :

y :

de la ecuacion tenemos:
I
x
=
c
1
c
T

t
k
ln [
I

I
0
+
c
2
c
T

t
k
ln [
I
i
I
0

Por otro lado considerando al transistor de salida y
suponiendo que se encuentra en inversion debil:
I
x
=

t
k
ln [
I
t
I
0
8
Igualando terminos obtenemos:

t
k
ln [
I
t
I
0
=

t
k

c
1
c
T
ln [
I

I
0
+
c
2
c
T
ln [
I
i
I
0

SimpliIicando
ln [
I
t
I
0
=
c
1
c
T
ln [
I

I
0
+
c
2
c
T
ln [
I
i
I
0

Aplicando propiedades de logaritmos tenemos:
I
t
I
0
= [
I

I
0

T
[
I
i
I
0

T

Despejando I
t
y considerando a la ecuacion a obtenemos
lo siguiente.
I
t
= I

T
I

T

La ecuacion podemos discutirla en Iuncion de los
siguientes casos:
Caso 1: Sea

un capacitor unitario y supongamos que

es n
veces mayor que

entonces:

= n

1
=

= n

n +

c
1
c
T
=
c

De la misma Iorma:
c
2
c
T
=
c

De lo anterior obtenemos:
I
t
= I

1
I

1
1

Caso 2. Consideremos el caso contrario,

= n

1
=

+n

n +

I
t
= I

1
1
I

1
8
De las ecuaciones y 8 podemos ver que la corriente de
drenaje del transistor de salida es una raiz Iraccional de la
corriente de entrada multiplicada por una constante. En los
dos casos anteriores, consideramos que tanto

como

se
expresan en mltiplos de un capacitor unitario, sin embargo,
si quitamos esa restriccion, el exponente de

,
c
2
c
T
puede ser
cualquier valor, con lo que se puede tener un nmero grande
de posibilidades para el valor del exponente.

III. Simulacion
Considerando el diagrama esquematico de la Figura y
poniendo en inversion debil a los transistores, se obtuvieron
las siguientes curvas para diIerentes valores de c

y c

igura 4 Resultados de simulacin para diferentes valores del exponente

La Figura muestra las curvas correspondientes a las raices
cuadrada, cbica y cuarta, asi como de Iracciones que se
obtuvieron quitando la restriccion de una capacitancia
unitaria. Como Iueron /. y /.. Como puede
apreciarse el circuito es capaz de obtener la raiz Iraccionaria
de la corriente de entrada.
La Tabla presenta las dimensiones de los transistores
empleados en la simulacion de la Figura utilizando los
parametros de la tecnologia O SEMI de .m.
M M M M
L .um .um .um .um
um um um um
M
Tabla 1
La Figura muestra detalles adicionales del circuito a
Iabricar. Los transistores M

y M

se encuentran en inversion
debil con una corriente de polarizacion I
b
de nA, mientras
que M

es polarizado con una Iuente de corriente diente de
sierra con una Irecuencia de Hz y con una corriente de
nA de amplitud pico. El capacitor nc

toma valores de
pF, pF y pF mientras que el capacitor unitario es de pF.
Debido a la carga atrapada en la compuerta Ilotante se aadio
un transistor tipo P apagado con el proposito de Iijar un punto
de operacion en la compuerta|| con un s de .8.
Finalmente con el proposito de obtener la respuesta en modo
voltaje se aade una resistencia de Mega Om conectada a
dd . con el Iin de medir tanto el voltaje en el drenaje
del transistor M

como la corriente de salida, que es la

Iuncion de la raiz Iraccional, esto con el Iin de poder
comparar estas seales con las mediciones despues de la
Iabricacion. Tanto las corrientes como los voltajes de
polarizacion dependieron de las dimensiones pre deIinidas de
los transistores con la intencion de poder aplicar las tecnicas
de diseo para reducir el error de mismatc || usando
tecnicas de interdigitado entre otras.

igura 5 Detalles del circuito a fabricar
I. LAOUT
Se realizo el patron geometrico del circuito de la Figura
para el caso considerado en la seccion II y para tres valores
de C

pF, pF y pF. En la Figura se muestra el layout

parcial de un solo bloque. Por razones de espacio no se
muestran los dos bloques restantes.

igura 6 Layout del circuito
Las dimensiones del rea activa son de 90 mX38 m

En la Figura se observan secciones correspondientes a los
transistores tipo interdigitados, al transistor tipo P apagado
y el mas grande a los capacitores c

y nc

.
La Figura muestra la imagen del cip en el cual se
encuentran los bloques remarcados en color amarillo. En las
esquinas inIeriores se pueden apreciar las areas que
corresponden las raices cuadrada cbica y cuarta con los
capacitores de pF pF y pF respectivamente.

igura 7 Microfotografa del hip abricado Las reas de los circuitos
se muestran en amarillo
. MEDICIOES.
La Figura 8 muestra el equipo que se empleo en la medicion,
tomando en cuenta los valores de polarizacion que se
obtuvieron en el proceso de diseo.

igura 8 Montaje experimental para realizar las mediciones
La medicion con compuertas Ilotantes involucra un proceso
de descarga, teniendo que acer incidir luz directamente
sobre el cip, ya que de no ser asi, obtendriamos mediciones
incorrectas debido a que no podemos conocer la carga
almacenada en la compuerta durante la medicion, otro
problema que se presenta es que las mediciones se deben
tomar a un tiempo donde la seal se establezca debido al
mismo problema de almacenamiento de carga.
Se tomaron las muestras simultaneas de los bloques para
poder observar que eIectivamente el comportamiento
estuviera en Iuncion de la razon entre los capacitores de
entrada de la compuerta y se comprararon con las curvas de la
simulacion llegando a observar una similitud entre lo
esperado y las mediciones. La Figura muestra los resultados
obtenidos en las mediciones. ote que lo que se mide es
voltaje en el drenaje del transistor de salida por lo que las
curvas aparecen invertidas con respecto a la Figura .
Ademas para valores de voltaje cercanos a . la corriente
es muy pequea, del orden de nano Amperes por lo cual
resulta diIicil de medir.

igura 9 Resultados de las mediciones

I. COCLUSIOES
En este trabajo se propone un circuito analogico capaz de
obtener la raiz Iraccional de una corriente de entrada. Los
resultados de los analisis muestran que controlando la
relacion entre los capacitores se puede obtener cualquier raiz
Iraccional manteniendo la misma topologia del circuito, sin
necesidad de agregar bloques adicionales, con esto,
permanece constante el area activa requerida por el circuito
lo cual ace modular el patron geometrico, incluso el
capacitor unitario tambien podria ser el mismo. El ruido
generado por los circuitos y el mismo proceso de medicion
acen diIicil caracterizar la respuesta del circuito a muy
bajas corrientes, sin embargo, las mediciones que se
obtuvieron estan acorde con las simulaciones cuando las
corrientes se encuentran en el rango de nano amperes.
II. REFERECIAS
|| Seyed R. arabadi, Moammed Ismail, and Cung-Ci Hung, Hig
PerIormance Analog LSI Computational Circuits, IEEE Journal oI
Solid-State Circuits, ol. , O. , April 8
|| S. lassis and S. Siskos,Design oI oltage-Mode and Current-Mode
Computational Circuits Using Floating-ate MOS Transistors, IEEE
Transactions on Circuits and SystemsI: Regular Papers, vol. , no.
, February .
|| eising Liu, ei-Lung Mao, Jy Seen, A Lo-poer and Lo-
voltage Cube-la Circuit, IEEE ConIerence on Electron Devices and
Solid-State Circuits, Dec . EDSSC , Pags 8-8.
|| L. Song, M.I. Elmasry and A. annelli, Analog eural etork
Building Blocks Based on Current Mode Subtresold Operation,
IEEE International Symposium on Circuits and Systems, , ISCAS
, vol., Pages: -.
|| Minc B. A., Diorio C., Hasler P., Mead C. A. Translinear Circuits
using Subtresold Iloating-gate MOS transistors, Analog Integrated
Circuits and Signal Processing, ol. o., . pp. -.
|| onzalez-Carabarin L,omez-Castaeda F and Moreno-Cadenas J.A.
eneralized nt-Poer-La and nt-Root Circuits t
International ConIerence on Electrical Engineering, Computing Science
and Automatic Control CCE Formerly non as ICEEE
|| oos .F., oodman R. Dynamic Carge Restoration oI Floating
ate Subtresold MOS translinear Circuits Advanced Researc in
LSI, . ARLSI . Proceeding, ConIerence on ,
pp. -.
|8| E. Rodriguez-illegas, Lo Poer and Lo oltage AnalogueDesing
it te Floating ate MOS, IET,.
|| Alan Hastings, Te Art oI Analog Layout Prentice-Hall, .