ITES-Paraninfo

Anexo 4 Interruptores analgicos.

En calidad de interruptor electrnico analgico en los multiplexores se suelen utilizar transistores MOSFET, que se comportan entre sus terminales fuente (S) y drenaje (D) como una resistencia controlada por la tensin que se impone entre su puerta aislada (G) por la que no circula corriente y el terminal S. Estos transistores son elctricamente bidireccionales entre los terminales fuente y drenaje, con lo que pueden conmutar tensiones positivas o negativas. Por el contrario en los transistores JFET (de unin), no existe una tensin de offset en serie con la cada de tensin en el canal cuando ste se encuentra en el estado cerrado. Pero la magnitud de la resistencia en este estado cambia con la tensin aplicada en el canal VDS y su polaridad en dependencia del tipo de canal (N o P, ver figura 22.19b). En la tecnologa CMOS se resuelve este problema utilizando un par complementario de transistores MOSFET (ver figura A4.1a) con lo que la variacin de la resistencia entre S y D es baja, como se muestra en la figura A4.1b.
(+) V DD S RON

NMOS
+V -V

PMOS

G CMOS CMOS (-) V SS (a) D (b) 0 V DS

Figura A4.1 Interruptor CMOS. Pero los terminales S y D son los que conectan la entrada con la salida, por lo que los circuitos conectados a estos terminales influyen en el comportamiento esttico y dinmico del interruptor CMOS. La figura A4.2 presenta de forma simplificada el circuito equivalente del interruptor CMOS con la presencia de la fuente de seal de la entrada y la carga de la salida.

CDS IL RS S
SW

RON

D CL RL

V0(t)

V i(t)

CS

CQ

CD

CONTROL

Figura A4.2 Circuito equivalente simplificado del un interruptor CMOS. Los condensadores CS, CD y CDS representan las capacidades del interruptor entre los terminales SD y masa, respectivamente del orden de pocos picofaradios; IL representa la corriente de fuga de los MOSFET ILD ILS( 1nA a la temperatura ambiente) y CQ es la capacidad existente entre los terminales G y S. Cuando el circuito de control del interruptor lo abre o cierra, le aplica al terminal G un gran cambio de tensin (entre VDD y VSS) y este cambio muy rpido inyecta una carga en la salida del interruptor a travs de la capacidad G-S que produce un cambio (pedestal) en la tensin de salida tanto ms pronunciado como grande sea la capacidad de la carga CL.

 ITES-Paraninfo Con el interruptor SW cerrado, la salida v0(t) si consideramos RS despreciable, estticamente quedar determinada por la relacin existente entre las magnitudes de RON y RL, tendr un trmino de error dependiente de la magnitud de la corriente de fuga IL y puede expresarse como: R R RL (A4.1) V0 = Vi + IL L ON R ON + R L R ON + R L Obsrvese que si RON es muy pequea en comparacin con RL la salida y la entrada sern solo diferentes por la magnitud del producto ILRL. Los valores de RON se encuentran en el orden de pocas decenas de Ohmios (15 60), pero el error producido por la corriente de fuga de los MOSFET depende directamente del valor de RL. Con el interruptor SW abierto, la tensin en la salida es el error debido a la corriente de fuga IL, por lo que el trabajo con resistencias de carga altas debe ser cuidadosamente tratado. Dinmicamente, el interruptor tiene un comportamiento determinado por los valores de las capacidades externas e internas. Con S cerrado y suponiendo RS = CS = 0 e IL = 0, la funcin de transferencia o ganancia G(s) aproximada del sistema puede demostrarse que resulta como: RL sR ONCDS + 1 V0 (s) / Vi (s) = G (s)ON = (A4.2) R L + R ON s R L R ON (C + C + C ) + 1 L D DS R L + R ON donde para bajas frecuencias GONDC = RL/(RL + RON) y las frecuencias caractersticas son f1 = 0,159/RONCDS y f2 = 0,159/(RLRON/(RL+RON))(CL+CD+CDS). Puede observarse que existe un cero a frecuencias ms altas en la misma medida que RON sea ms pequea, mientras que el polo de la funcin es dependiente no solo de los elementos del interruptor, sino tambin de la carga. Con SW abierto, la expresin (A4.2) ofrece ahora el aislamiento entre la entrada y la salida resultando: sR LC DS (A4.3) G (s)OFF = sR L (CDS + C D + CL ) + 1 que es una caracterstica descendente con un cambio de pendiente determinado por la carga RL y las capacidades del interruptor y la carga en una frecuencia esquina fe = 0,159/RL(CDS+CD+CL). La figura A4.3 ofrece las caractersticas de transferencia del sistema correspondientes a los modos cerrado (a) y abierto (b) del interruptor.
GON, dB GDC GOFF, dB GDC

-20dB/dec

-20dB/dec

f1 (a)

f2

f (b)

fe

Figura A4.3 Comportamiento dinmico aproximado del interruptor analgico. Tanto para el comportamiento en el modo abierto como en el cerrado, en la medida que la capacidad CDS sea menor, mejor ser la respuesta del interruptor. En el modo abierto el aislamiento 2

 ITES-Paraninfo que se consigue con interruptores CMOS es superior a 100dB a bajas frecuencias y en frecuencias cercanas a 1MHz an se mantiene cercano a 70dB [A4.1]. La transicin entre modos est marcada por transitorios dependientes de estos parmetros y de la carga, que reciben el nombre de tON y tOFF, del orden de 50 180ns y que se especifican para determinadas condiciones de carga (RL, CL). Las capacidades CD y CS son mayores (en un orden de 6 a 10 veces) cuando el interruptor est cerrado que cuando est abierto, por lo que el tiempo tOFF < tON . Una vez que los interruptores han realizado la transicin (tON, tOFF) existe otro transitorio denominado tiempo de establecimiento o settling time (testb) para que la salida realmente alcance el valor final (sea muy prximo a cero de cerrado a abierto, o el valor de la entrada de abierto a cerrado) dentro de un margen de aproximacin que depende de la precisin con que se quiera tener la entrada en la salida. En este transitorio intervienen las resistencias RON y RL y las capacidades CD y CL y las constantes de tiempo sern: estbOFF-ON = (RONRL/(RON+RL))(CL+CD) estbON-OFF = RL(CL+CD) Para lograr que la salida se encuentre dentro de un cierto margen de aproximacin es necesario que transcurra un nmero determinado de constantes de tiempo. La tabla A4.1 ofrece este nmero y el por ciento de aproximacin al valor final correspondiente a una resolucin de LSB, de gran utilidad para determinar el tiempo total de los transitorios anteriores. Resolucin correspondiente, bits 8 10 12 14 16 Por ciento de error para margen de LSB, % 0,1961 0,0489 0,0122 0,0031 0,0008 Nmero de constantes de tiempo 6,23 7,62 9,01 10,4 11,74

Tabla A4.1 Relacin entre resolucin, error de establecimiento y constantes de tiempo. De lo anterior se desprende que las transiciones entre estados del interruptor requieren duraciones totales que pueden ser expresadas como [A4.2]: (A4.4) TOFF-ON = tON + (RONRL/(RON+RL))(CL+CD)(-ln%/100) TON-OFF = tOFF + RL(CL+CD)(-ln%/100) De estas transiciones slo la TOFF-ON resulta de utilidad prctica ya que por lo general interesa la aproximacin de la salida a la entrada hasta un margen determinado por la resolucin cuando el interruptor est cerrado. Ejercicio A4.1. Un interruptor analgico posee las siguientes caractersticas: RON = 50;CDOFF = 25pF; CDON = 40pF; TON = 130ns y TOFF = 100ns. Est conectado a una carga de RL = 300 y CL = 35pF. Calcule el tiempo de transicin TOFF-ON si la resolucin del sistema permite un margen de error de: a) 0,01%, b) 0,00001%. Solucin: De la expresion (A4.4) puede calcularse directamente el tiempo de transicin necesario. a) TOFF-ON = 130 + (42,85)(0,075)(-ln0,01/100) = 130 + 29,6 = 160ns. b) TOFF-ON = 130 + (42,85)(0,075)(-ln0,00001/100) = 130 +51,8 = 182ns. 3

 ITES-Paraninfo Los interruptores analgicos mltiples en forma de circuito integrado poseen entre s acoplamientos capacitivos que hacen que la entrada presente en un interruptor cerrado aparezca en alguna medida en el interruptor vecino que se encuentra abierto. A este fenmeno se le conoce con el nombre de interferencia canal a canal o channel-to-channel crosstalk y se expresa a travs de una caracterstica de atenuacin parecida a la presentada en la figura A4.3b, dependiente de la carga y de la frecuencia de la seal. Referencias [A4.1] Analog Devices, Hojas de caractersticas del ADG511. Analog Devices Inc., 2001. [A4.2] Whitmore, J., Multiplexing signals with analog switches, Linear Design Seminar, Analog Devices, 1995.