07/05/13

208006-140: Act 3 : Reconocimiento Unidad I

SISTEMAS EMBEBIDOS

Usted se ha autentificado como REDONDO, EDILBERTO ENRIQUE (Salir)

CAMPUS VIRTUAL - SNEP 208006-140 Cuestionarios Act 3 : Reconocimiento Unidad I Revisin del intento 1

Act 3 : Reconocimiento Unidad I Revisin del intento 1

Finalizar revisin
Comenzado el Completado el Tiempo empleado Puntos Calificacin jueves, 21 de febrero de 2013, 17:55 jueves, 21 de febrero de 2013, 18:04 8 minutos 30 segundos 3/6 4 de un mximo de 8 (50%)

1 Puntos: La Memoria cach nivel 2 (denominada L2 Cache, por Level 2 Cache) se encuentra ubicada en la carcasa junto con el procesador (en el chip) PORQUE 1

La cach nivel 2 es un intermediario entre el procesador con su cach interna y la RAM

Seleccione una respuesta. a. Si la afirmacin y la razn son VERDADERAS y la razn es una explicacin CORRECTA de la afirmacin Incorrecto b. Si la afirmacin y la razn son VERDADERAS, pero la razn NO es una explicacin CORRECTA de la afirmacin. c. Si la afirmacin es VERDADERA, pero la razn es una proposicin FALSA. d. Si la afirmacin es FALSA, pero la razn es una proposicin VERDADERA. Incorrecto

Puntos para este envo: 0/1.

2 Puntos: Esta cache se encuentra ubicada en la carcasa junto con el procesador (en el chip). Esta cach es un intermediario entre el procesador con su cach interna y 1

la RAM.

Seleccione

a.

Cache nivel 3
1/3

www.unad.learnmate.co/mod/quiz/review.php?q=1781&attempt=2383

07/05/13

208006-140: Act 3 : Reconocimiento Unidad I

una respuesta.

b. c. d.

Cache nivel 1 Cache nivel 4 Cache nivel 2 Correcto

Correcto

Puntos para este envo: 1/1.

3 Puntos: La tecnologa HyperThreading (se escribe HT) consiste en ubicar dos procesadores lgicos junto con un procesador fsico PORQUE El sistema 1

reconoce as dos procesadores fsicos y se comporta como un sistema multitareas, enviando de esta manera, dos subprocesos simultneos denominados SMT (Simultaneous Multi Threading, Multiprocesamiento Simultneo).
Seleccione una respuesta. a. Si la afirmacin y la razn son VERDADERAS y la razn es una explicacin CORRECTA de la afirmacin. Incorrecto b. Si la afirmacin y la razn son VERDADERAS, pero la razn NO es una explicacin CORRECTA de la afirmacin. c. Si la afirmacin es VERDADERA, pero la razn es una proposicin FALSA. d. Si la afirmacin es FALSA, pero la razn es una proposicin VERDADERA. Incorrecto

Puntos para este envo: 0/1.

4 Puntos: La arquitectura RISC tiene un costo de produccin reducido si se lo compara con los procesadores CISC PORQUE en la arquitectura RISC las instrucciones 1

de naturaleza sencilla se ejecutan en un slo ciclo de reloj, lo cual acelera la ejecucin del programa si se lo compara con los procesadores CISC.
Seleccione una respuesta. a. Si la afirmacin y la razn son VERDADERAS y la razn es una explicacin CORRECTA de la afirmacin. Incorrecto b. Si la afirmacin y la razn son VERDADERAS, pero la razn NO es una explicacin CORRECTA de la afirmacin. c. Si la afirmacin es VERDADERA, pero la razn es una proposicin FALSA d. Si la afirmacin es FALSA, pero la razn es una proposicin VERDADERA.
www.unad.learnmate.co/mod/quiz/review.php?q=1781&attempt=2383 2/3

07/05/13

208006-140: Act 3 : Reconocimiento Unidad I

Incorrecto

Puntos para este envo: 0/1.

5 Puntos: Esta medida representa el nmero promedio de ciclos de reloj necesarios para que el microprocesador ejecute una instruccin. 1 Seleccione una respuesta. a. b. c. d. Correcto GHz CPI FSB MIPS Correcto

Puntos para este envo: 1/1.

6 Puntos: Registro que almacena los resultados de las operaciones aritmticas y lgicas 1 Seleccione una respuesta. a. b. c. d. Correcto Registro de instruccin Registro de estado Contador ordinal Registro acumulador Correcto

Puntos para este envo: 1/1.

Finalizar revisin

Usted se ha autentificado como REDONDO, EDILBERTO ENRIQUE (Salir) 208006-140

www.unad.learnmate.co/mod/quiz/review.php?q=1781&attempt=2383

3/3