Anda di halaman 1dari 11

Antecedentes tericos Introduccin Conceptos Tericos. 1.1. Contadores. 1.2. Circuitos sncronos y asncronos. 1.3. Contadores sncronos (PARALELOS).

1.4. Operacin del circuito. 1.5. Ventajas de los contadores sncronos sobre los asncronos. 1.6. Contadores asncronos en CI. 1.7. Smbolo IEEF)ANSI para el contador 74293. 1.8. El Contador 74193 (LS193/HC193) 1.9. Mas acerca de la Notacin de Dependencia de IEEE/ANSI* 1.1. Contadores Los contadores son circuito electrnicos digitales importantes. Son circuitos lgicos secuenciales porque la temporizacin es obviamente importante y porque necesitan una caracterstica de memoria. Los contadores digitales tienen las siguientes caractersticas importantes: y Un nmero mximo de cuentas (Modulo del contador). y Cuenta ascendente o Descendente. y Operacin sncrona o asncrona. y Autnomos o de autodetencin Como en otros circuitos secuenciales, los flip-flop se utilizan para construir contadores. Los contadores son muy tiles en los sistemas digitales; se pueden utilizar para contar eventos como, por ejemplo, nmero de pulso de reloj en un tiempo dado (medida de secuencia). Se pueden utilizar como divisores de frecuencia y para almacenar datos como, en un reloj digital; tambin se usan para direccionamiento secuencial y en algunos circuitos aritmticos.

Los circuitos secuenciales generalmente se dividen en dos categoras amplias: la de los sncronos y la de los asncronos. 1.2. Circuitos sncronos y asncronos Un circuito lgico secuencial puede estar compuesto por compuertas y/o flip-flops interconectados en configuraciones quizs complejas que generalmente incluyen algn tipo de realimentacin. El circuito se considera asincrnico si no emplea una seal de reloj peridica C para sincronizar cambios de estado interno. Por consiguiente, los cambios de estado ocurren como respuesta directa a los cambios de seal en las lneas de entradas primarias (Datos) y distintos elementos de memoria pueden cambiar de estado en instantes diferentes. De acuerdo con esta definicin se puede considerar al contador conocido como Johnson como un circuito asncrono vase figura 1.La seal x aplicada a todas las entradas de reloj de todos sus flip-flop no se supone peridica y es una seal de datos ms que una seal de control. 1.3. Contadores sncronos (PARALELOS) El problema que se encuentra en los contadores de rizo es ocasionado por los retrasos acumulados en la propagacin de los FF; dicho de otra manera, no todos lo FF cambian de estado simultneamente en sincrona con los pulsos de entrada. Estas limitaciones pueden superarse con el uso de contadores sncronos o paralelos, en los que todos los FF se disparan en forma simultanea (en paralelo) por medio de los pulsos de reloj. Ya que los pulsos de entrada se aplican a todos los FF, debe utilizarse algn medio para controlar cuando un FF se dispare o permanezca inalterado por un pulso de reloj. Estos se logran utilizando las entradas J y K y se ilustra en la figura 1 para un contador MOD-16 de 4 bits.

figura 1 Si comparamos la comparacin del circuito para este contador sncrono con la de su contraparte asncrono de la figura 2 veremos las diferencias.

figura 2
y

La entrada CLK de todos los FF estn conectadas entre si de modo que la seal de entrada de reloj se aplica simultanemante a todos los FF. Solo el FF A, que es el LSB, tiene entradas J y K que estn permanentes en el nivel alto. Las entradas J y K de los dems FF son excitadas por alguna combinacin en las salidas de los propios FF. El contador sncrono requiere de mas circuiteria que un contador asncrono.

1.4. Operacin del circuito. El principio bsico de operacin del contador sncrono es el siguiente:

Las entradas J y K de los FF estn conectadas de forma tal que solo aquellos FF que se suponen cambiaran de estado en una determinada TPN tendr J = K =1 cuando se presente dicha TPN. A continuacin examinaremos cada principio de los FF con la ayuda de la secuencia de conteo que aparece en la figura 3.

figura 3 Esta secuencia de conteo muestra que el FF A tiene que cambiar de estado con cada TPN. Por esta razn sus entradas J y K permanecen siempre en alto para que el FF cambie de estado cada vez que se presenta una TPN en la seal de reloj. La secuencia de conteo seala que el FF B tiene que cambiar de estado con cada TPN mientras A = 1. Por ejemplo, cuando el conteo es 0001, la siguiente TPN tiene que cambiar a B hacia el estado 1; cuando el conteo es 0011, la siguiente TPN tiene que cambiar a B hacia el estado 0; y as sucesivamente. Esta operacin se logra conectando la salida A a las entradas J y K del FF B, para que J = K = 1 solo cuando A = 1. La secuencia de conteo indica que el FF C tiene que cambiar de estado con cada TPN que ocurre cuando A = B = 1. Por ejemplo cuando el conteo es 0011, la siguiente TPN tiene que cambiar el estado de C al estado de 1; cuando el conteo es 0111, la siguiente TPN tiene que cambiar el estado de C a 0; y as sucesivamente. Esta operacin esta garantizada si se conecta la seal AB a las entradas J y K de FF. De manera similar, se observa que el FF D, tiene que cambiar de estado con cada TPN que ocurre mientras A=B=C=1. Cuando el conteo es 0111, la siguiente TPN tiene que cambiar a D hacia el estado 1; cuando el conteo es 1111, la siguiente TPN cambiara a D hacia el estado 0. Esto se logra conectando la salida ABC a las entradas de FF D.

1.5. Ventajas de los contadores sncronos sobre los asncronos. En un contador paralelo, todos los FF cambian de estado al mismo tiempo; es decir, todos estn sincronizados por las TPN de los pulsos de la seal del reloj. De este modo, a diferencia de los contadores asncronos, los retrasos de propagacin de los FF no se suman para producir un retraso global. En lugar de ello, el tiempo total de respuesta de un contador sncrono, con la figura 1, es igual al tiempo que le toma a uno de los FF cambiar de estado mas el tiempo necesario para que los nuevos niveles lgicos se propaguen a travs de una sola compuerta AND y enlace las entradas J y K. Esto es: Retraso total =t pd del FF+ t pd de la compuerta AND Ese retraso total es el mismo sin importar cuantos FF estn en el contador y generalmente ser mucho menor que el de un contador asncrono con el mismo nmero de FF. Por supuesto que el contador sncrono tiene una circuiteria ms compleja que el contador asncrono. 1.6. Contadores asncronos en CI. Existen varios contadores asncronos en CI, tanto TTL como CMOS. Uno de ellos es el TTL 74293 (74LS293, etc.). La figura 4 muestra el diagrama 16gico para el 74293 como aparece- ra en un libro de datos TTL del fabricante. Parte de la nomenclatura es diferente de la que se ha empleado hasta este momento, pero debe ser fcil averiguar lo que significa. Note los siguientes puntos: y El 74293 tiene cuatro flip-flops J-K Con salidas Q0' Ql' Q2 y Q3, donde Qo Corresponde al LSB y Q4 al MSB. La distribucin de los FF es tal que el LSB se encuentra en el extremo izquierdo para satisfacer la convenci6n de que las seales de entrada al circuito aparezcan a la izquierda. Hemos dibujado loS contadores Con LSB a la derecha, para que la disposicin de los FF sea la misma que el orden de los bits en la cuenta binaria. y Cada FF tiene una entrada CP (Pulso de reloj), que es slo otro nombre para la entrada CLK. Se puede tener acceso externo a las entradas de reloj para Q0 y Q1 marcadas Como CPo y CP1, respectivamente. Las barras de inversin sobre estas entradas indican que se activan por una TPN. y Cada FF tiene una entrada asncrona BORRAR, CD. stas se encuentran conectadas entre s a la salida de una Compuerta NAND de dos entradas MR1 y MR2, donde MR denota reiniciaci6n maestra. Ambas entradas MR deben estar ALTAS para borrar el contador y ponerlo en 0000. y Los flip-flops Ql, Q2, y Q3 ya estn conectados Como un contador de rizo de tres bits. El flip-flop Qo no est conectado internamente a nada. Esto permite que el usuario opte por Conectar Q0 a Ql para formar un contador de cuatro bits, o usar Q0 en forma separada, si as lo desea.

figura 4

1.7. Smbolo IEEE-ANSI para el contador 74293 La figura 5 muestra el smbolo IEEE/ ANSI para el 74293. Este smbolo contiene varios aspectos nuevos del estndar IEEE/ ANSI. A medida que los describimos, el lector comprender la forma en que est diseada la nueva simbologa IEEE/ ANSI para explicarnos la operacin de un CI. El smbolo contiene tres bloques distintos. El bloque de la parte superior (con las ranuras) es el bloque comn de control. La notacin "CTR" define este circuito integrado como un contador. Recuerde que en el captulo 5 mencionamos que el bloque de control comn se emplea cada vez que un CI tiene una o ms entradas

comunes para ms de uno de los circuitos contenidos sobre el CI. Para e174293, las entradas MR1 y MR2 son comunes a todos los FF del contador . Estas entradas MR1 y MR2 se muestran como entradas activas en ALTO combinadas internamente utilizando la operacin AND, la que est indicada por la notacin "&". Esto indica que MR1 y MR2 deben encontrarse al mismo tiempo en estado activo para restablecer el contador. La notacin "CT -O" indica que la accin de las entradas MR es hacer que la cuenta de salida sea igual a cero. El bloque de en medio est marcado con la etiqueta "DIV2" para sealar que ste es un contador MOD-2, el cual, claro est, es un solo FF. DIV2 significa que el contador dividir la

figura 5 1.8. EL CONTADOR 74193 (LS193/HC193)(Ascendente / descendente) La figura 6 muestra el smbolo l6gico y la descripci6n de entrada y salida del contador 74193. Este contador puede describirse como un contador ascendente / descendente prefijable MOD-16 con conteo sncrono, prefijable asncrono y reiniciaci6n maestra asncrona. observemos la funcin de cada entrada y salida,

figura 6

Entradas de reloj CPU y CPD. El contador responder a las TPP en una de las dos entradas de reloj. CP u es la entrada de reloj de conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se incrementar (contar hacia arriba) en cada TPP hasta llegar a un conteo mximo de 1111 j entonces se recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo descendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementar (contar hacia abajo) en cada TPP hasta llegar a un conteo mnimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo, se usar una entrada de reloj para contar en tanto que la otra est inactiva (se conserve en AL TO). Reiniciacin maestra (MR). Esta es una entrada asncrona activa en AL TO que reinicia al contador en el estado 0000. MR es un reiniciador de cd (corriente directa), de manera que mantendr al contador en 0000 en tanto que MR =1. Tambin elimina todas las otras entradas. Entradas prefijables. Los FF del contador pueden prestablecerse en los niveles 1ogicos presentes en las entradas paralelas de datos P3 hasta P0 pulsando momentneamente la entrada de carga paralela PL de AL TO a BAJO. Este es un prestablecimiento asncrono que elimina la operaci6n de conteo. No obstante, PL no tendr efecto si la entrada MR se encuentra en su estado activo en ALTO. Salidas del conteo. El conteo regular siempre est presente en las salidas Q3 hasta Qo de los FF, donde Q0 es el LSB y Q3 el MSB. Salidas finales del conteo. Estas salidas se utilizan cuando dos o ms unidades del 74193 se conectan como contador con etapas mltiples para producir un nmero MOD mayor. En el modo de conteo ascendente, la salida TCu del contador de orden inferior se conecta a la entrada CPu del siguiente contador de orden superior. En el modo de conteo descendente. la salida TCD del contador de orden inferior se conecta a la entrada CPD del siguiente contador de orden superior. TCu es el conteo ascendente final (tambin llamado acarreo). Se genera el chip 74193 utilizando la 1ogica que se muestra en la figura 7 (a). Evidentemente, TCu ser BAJO solo cuando el contador se encuentre en el estado 1111 y Cpu sea BAJO. As, TCu permanecer en AL TO cuando el contador cuente hacia arriba de 0000 a 1110. En la siguiente TPP de CP u' el conteo pasa a 1111, pero TCu no pasa a BAJO sino hasta que CPu retorna BAJO. La siguiente TPP en CPu recicla el contador a 0000 y tambin ocasiona que TCu retorne a ALTO. Esta TPP en TCu ocurre cuando el contador se recicla de 1111 a 0000, y se puede alimentar para cronometrar un segundo contador ascendente 74193 a su siguiente conteo superior. TCD es la salida del conteo descendente final (tambin llamado prstamo). Se genera como se muestra en la figura 7 (b). Normalmente es ALTO y no pasa a BAJO sino hasta que el contador haya contado hacia abajo hasta el estado 0000 y CPD sea BAJO. Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasiona que TCD regrese a AL TO .Esta TPP en TC D se puede usar para cronometrar un segundo contador descendente 74193 en su siguiente conteo inferior.

figura 7 1.9. Mas acerca de la notacin de dependencia de IEEE/ANSI* Se puede aprender ms sobre la notaci6n de dependencia, que es una parte importante de la nueva simbologa IEEE/ ANSI, examinando el smbolo IEEE/ ANSI para el CI 74193 que se muestra en la figura 8. Cada tipo de CI que examinamos de esta forma, permitir al lector comprender mejor la nueva simbologa y le ayudar a prepararse para que en el futuro haga uso de ella. Una vez ms, debemos mencionar que el estndar IEEE/ ANSI solo especifica las etiquetas que se encuentran dentro de los rectngulos. Los nombres o etiquetas que se encuentran fuera de los contornos no son estndar, y de hecho, varan de un fabricante de CI a otro. Algunas de las notaciones empleadas en la figura 8 deben ser familiares. El smbolo delineado est dividido en un bloque comn de control que afecta a todos los FF y cuatro rectngulos pequeos que representan cada FF. El nmero entre corchetes que se encuentra dentro de cada rectngulo, denota su peso relativo en el contador. La etiqueta CTR DIV16 indica que este dispositivo, cuando opera normalmente, es un contador (CTR) con 16 estados (es decir, un contador que divide entre 16). L e entrada MR al bloque de control comn tiene la notacin CT = 0 para sealar que el contador ser reiniciado cuando MR sea ALTO.

figura 8 Desarrollo Materiales

y y y y y

Software workbench Circuitmaket 1 C.I. 74293 (contador). Fuente de voltaje de 5v CD. 4 leds.

Circuito propuesto Para esta practica se utilizara 1 circuitos contador asncrono en donde se utilizaran un tipo de integrados en el que en la salida del circuito se comprobara la tabla de verdad de este que se menciona anteriormente

Desarrollo de la prctica Para esta practica se realizara primero una simulacin del circuito anterior en el software workbench para as comprobar el comportamiento del contador ascendente asncrono, tambin se armara este circuito en una tarjeta de experimentacin donde se experimentara para as obtener los resultados de la tabla de verdad.

Resultados A continuacin mostraremos una tabla donde se muestran los resultados obtenidos del circuito propuesto.

Conclusiones A travs de esta practica comprobamos que nuestros resultados obtenidos en el circuito propuesto contador ascendente asncrono son los mismos que en las tablas de verdad. Tambin es importante tener un diagrama de cada circuito para poder saber la forma que en el que se conectaran estas compuertas. As como que la resistencia que se utilice no sea demasiada grande sino el led no prendera.