PRAKTIKUM TEKNIK DIGITAL Percobaan VI

ADDER (Rangkaian Logika Penjumlah)

I. Tujuan Setelah menyelesaikan praktikum Decoder ini, mahasiswa diharapkan : 1. Mampu memahami prinsip kerja rangkaian logika Adder (Penjumlah). 2. Mampu mengoperasikan IC Adder TTL 7483. 3. Mampu menerapkan IC Adder TTL 7483 pada rangkaian aritmatika.

II. Alat dan Komponen 1. Protoboard 2. IC Gate-gate logika TTL 7483, 7408, 7432 dan 7486 3. Modul LED 4. Catu Daya 0 - 5 volt DC 5. Multimeter 6. Kabel penghubung satu buah @ satu buah satu buah satu buah satu buah secukupnya

POLITEKNIK NEGERI MALANG

ADDER

38

PRAKTIKUM TEKNIK DIGITAL III. Teori Pada bab ini akan dibahas beberapa rangkaian digital yang dapat melakukan operasi aritmatika dalam bilangan biner, yaitu penjumlahan dan pengurangan. 3.1 Penjumlah Paruh (Half Adder) Bilangan biner hanya mempunyai dua bilangan yaitu 0 dan 1, untuk itu jika dua bilangan biner (masing-masing satu bit) yaitu antara yang dijumlahkan (augend) dan penjumlah (addend) dijumlahkan, maka diperoleh hasil jumlah (sum) dan luapan (overflow/carry) seperti ditunjukkan pada tabel 3.1 dibawah. Tabel 3.1 Penjumlahan Dua Bit Bilangan Biner Augend A 0 0 1 1 Addend B 0 1 0 1 Hasil Jumlah S 0 1 1 0 Luapan (Overflow/Carry) C 0 0 0 1

Dari tabel 3.1 tersebut dapat diperoleh persamaan kedua keluaran, yaitu : Hasil Jumlah S = AB + A B atau S= AB

Luapan / Carry C = AB Sehingga dari persamaan tersebut didapatkan rangkaian sebagai berikut : S Keluaran C (a) Blok Diagram Half Adder

Masukan B

HALF ADDER

POLITEKNIK NEGERI MALANG

ADDER

39

PRAKTIKUM TEKNIK DIGITAL

Masukan

A B

Sum

Keluaran
Carry

(b) Rangkaian Logika Penjumlah Paruh (Half Adder) Gambar 5.1 Penjumlah Paruh (Half Adder) 3.2 Penjumlah Penuh (Full-Adder) Penjumlah penuh (Full-Adder) merupakan rangkaian penjumlah yang 3 bit bilangan biner A, B dan masukan luapan Cin dengan keluaran hasil jumlah (sum) dan luapan (overflow/carry) Cout. Tabel 3.2 Penjumlah Penuh (Full Adder)
Augend A Masukan Addend Carry input B Cin Hasil Jumlah S Keluaran Luapan (Overflow/Carry) C

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

Dari tabel 3.2 tersebut dapat diperoleh persamaan kedua keluaran, yaitu : Hasil Jumlah Luapan / Carry
S = A BC in + ABC in + A BC in + ABC in = A B C in
C out = ABC in + A BC in + ABC in + ABCin = BC in + AC in + AB

Sehingga dari persamaan tersebut didapatkan rangkaian sebagai berikut :

POLITEKNIK NEGERI MALANG

ADDER

40

PRAKTIKUM TEKNIK DIGITAL

Masukan
in

FULL

Cout

Keluaran

(a) Blok Diagram Penjumlah Penuh (Full Adder)

A Masukan B C
in

Sum

Keluaran

Carry

(b) Rangkaian Logika Penjumlah Penuh (Full Adder) Gambar 5.2 Penjumlah Penuh (Full Adder)
Masukan
B
3

C
4

FA

FA

FA

FA

Keluaran

Gambar 3.3 Penjumlah Paralel 4-Bit

POLITEKNIK NEGERI MALANG

ADDER

41

PRAKTIKUM TEKNIK DIGITAL Untuk mendapatkan jumlah bit yang lebih banyak, maka beberapa Penjumlah Penuh (FA) diparalel. Misalnya bilangan biner 4-bit (A0, A1, A2, A3) ditambah 4-bit (B0, B1, B2, B3) dengan keluaran (S0, S1, S2, S3) dan luapan C4, sehingga diperlukan 4 FA yang diparalel seperti ditunjukkan pada gambar 3.3 Agar oleh luapan (carry) yang dihasilkan tiap bit dapat dijumlahkan dengan bit berikutnya dan diperoleh hasil penjumlahan yang benar, efek ini dinamakan perambatan luapan (carry propagation atau carry ripple), yang disebabkan oleh penundaan perambatan tiap FA. Contoh : 00111 10101 + 00111 11100 00111 Yang dijumlah (Augend) Penjumlah (Addend) Hasil Jumlah Luapan / Carry (ditambahkan ke posisi berikutnya)

Untuk mengatasinya, diperlukan rangkaian yang dapat mengetahui jika terjadi luapan dan menjumlahkannya dengan bit berikutnya dengan waktu yang lebih cepat dari penundaan perambatan tiap FA, yaitu Generator Look Ahead Carry. Dalam penerapan penjumlahan menggunakan IC, biasanya sudah disertai dengan Generator Look Ahead Carry, contohnya IC Penjumlah 4-bit adalah 7483.
B 16
4

S 15

C 14

C 13

GND 12

B 11

A 10

S 9

7483

1 A
4

2 S
3

3 A
3

4
B
3

5 V
CC

6 S
3

7 B
2

8 A
2

Gambar 5 3.4 Penjumlah Paralel 4-Bit 7483

POLITEKNIK NEGERI MALANG

ADDER

42

PRAKTIKUM TEKNIK DIGITAL 3.3 Penjumlahan Sistem Komplemen Ke-2 Pada sistem bilangan biner untuk menyatakan bilangan negatif atau pengurangan digunakan sistem komplemen ke-2, yaitu (yaitu dengan cara menambah nilai sebenarnya dengan komplemen 1 (diperoleh dari membalik nilai sebenarnya)dan ditambah 1 pada bit yg bernialai paling rendah. Disini bit tanda negatif menggunakan biner 1, sedangkan besarannya dibalik (komplemen ke-1) lalu ditambah 1 pada bit yang bernilai paling rendah ( Least Significant Bit / LSB) untuk mendapatkan komplemen ke-2. Gambar 3.5 dibawah adalah contoh rangkaian penjumlah atau pengurang untuk bilangan positif pada tertambah / terkurang dan bilangan negatif pada penambah / pengurang dalam sistem komplemen ke-2 beserta bit tandanya, untuk operasi penjumlahan menggunakan bit 0 dan untuk operasi pengurangan menggunakan bit 1. Bentuk komplemen ke-1 menggunakan Gate Ex-Or sebagai pembalik. Apabila hasil penjumlahan / pengurangan adalah positif, maka hasil jumlah yang ditampilkan sudah benar, sedangkan apabila hasil penjumlahan / pengurangan adalah negatif, maka hasil jumlah yang ditampilkan masih dalam bentuk komplemen ke-2, agar mendapatkan hasil yang sesungguhnya dijadikan ke komplemen ke-1 (dibalik) lalu ditambah 1 pada LSBnya, untuk itu diperlukan rangkaian tambahan pada keluaran hasil jumlah / selisih, demikian juga apabila diinginkan pada masukan tertambah / terkurang untuk bilangan negatif.

POLITEKNIK NEGERI MALANG

ADDER

43

PRAKTIKUM TEKNIK DIGITAL

Tertambah / Terkurang A
3

Penambah / Pengurang A
1

Bit tanda
0 Penjumlahan 1 Pengurangan

Luapan / Pinjaman

FA 4-Bit

Hasil Jumlah / Selisih

Gambar 3.5 Penjumlah Komplemen Ke-2 3.4 Penjumlahan Serial Kecepatan dalam menjumlahkan dua bilangan biner pada Penjumlah Paralel relatif tinggi, karena semua bit dijumlahkan secara serentak. Tetapi kecepatannya dibatasi oleh waktu perambatan luapan (carry), yang dapat diatasi dengan menggunakan Generator Look Ahead Carry, untuk itu diperlukan rangkaian tambahan sebanding dengan banyaknya bit yang dijumlahkan. Pada Penjumlah Serial, proses penjumlahannya dilakukan seperti diatas kertas, yaitu dijumlahkan per bit, sehingga rangkaiannya lebih sederhana tetapi kecepatannya lebih rendah. Gambar 5.6 menunjukkan rangkaian Penjumlah (Adder) Serial 4 bit yang menggunakan FF-D sebagai Register, Register A untuk data yang dijumlahkan (Augend) dan juga sebagai hasil penjumlahan (Sum) serta Register B untuk data penjumlahnya (Addend). Proses penjumlahannya dilakukan di FA dimulai dari LSB yaitu A0, B0 dan keluaran Q dari FF carry yang sudah direset sebelumnya. FF carry digunakan untuk menyimpan luapan/carry dari FA, sehingga dapat dijumlahkan dengan bit berikutnya pada kedua Register.

POLITEKNIK NEGERI MALANG

ADDER

44

PRAKTIKUM TEKNIK DIGITAL

Register Geser

SET

Q
3

SET

Q
2

SET

Q
1

SET

Q
0

LSB

A
CLR

A
Q
CLR

A
Q
CLR

A
Q
CLR

Q
Sum

FA
Register Geser Carry in

Carry out

SET

Q
3

SET

Q
2

SET

Q
1

SET

Q
0

LSB

B
CLR

B
Q
CLR

B
Q
CLR

B
Q
CLR

Q D

SET

Q Q

Clock
Pulsa clear

CLR

Gambar 3.6 Penjumlah Serial Hasil jumlahnya (Sum) diberikan ke masukan D dari Register A3, dan akan muncul pada keluaran A3 saat pemberian pulsa Clock. Demikian pula keluaran B0 dihubungkan ke masukan D dari Register B3, dan akan muncul pada keluaran B3 bersamaan dengan pemberian pulsa Clock. Dengan cara ini maka Register B tetap setelah operasi pergeseran selesai. Tabel 3.3 Proses Penjumlah Serial Pulsa Clock
Awal Pertama Kedua Ketiga Keempat

Register A
A3 A2 A1 A0 B3

Register B
B2 B1 B0

Carry in
(Keluaran Q) 0 0 1 1 0 0 1 0 0 0

Keluaran Sum 1 0 0 1 1

Keluaran Carry 0 1 1 0 0

0 1 0 0 1

1 0 1 0 0

1 1 0 1 0

1 1 1 0 1

0 0 1 0 0

0 0 0 1 0

1 0 0 0 1

Hasil Jumlah akhir

POLITEKNIK NEGERI MALANG

ADDER

45

PRAKTIKUM TEKNIK DIGITAL Operasi Adder serial ini dapat dengan mudah dipahami dengan contoh berikut, misalnya Augend = 0111 yang disimpan di Register A dan Addend = 0010 di Regsiter B, dengan mereset FF carry ke 0, sehingga Carry-in = 0 dan urutan prosesnya ditunjukkan pada tabel 3.3 diatas. Gambar 3.6 diatas juga bisa digunakan untuk pengurangan atau penjumlahan dalam sistem komplemen ke-2, yaitu yang dikurangi (minuend) disimpan di Register A dan pengurang (subtrachend) di Register B yang menggunakan keluaran
Q

untuk

dihubungkan ke FA agar diperoleh bentuk komplemen ke-1 (kebalikannya) serta Carryin = 1 (bentuk komplemen ke-2) sebelum dijumlahkan. Setelah itu dilakukan proses yang sama seperti penjumlahan bilangan biner biasa. 3.5 Penjumlahan BCD (Binary Coded Decimal) Pada sistem digital seringkali beroperasi dalam kode desimal yang dikodekan dalam biner (Binary Coded Decimal/BCD) dari pada kode biner biasa. Yang memerlukan 4 bit kode biner untuk menyatakan tiap digit desimal dalam kode BCD. Misalnya desimal 478 dalam kode BCD adalah : 4 0100 7 0111 8 1000 Kode Desimal Kode BCD

Ada beberapa prosedur dalam menjumlahkan dua bilangan BCD, yaitu : Jumlahkan kelompok kode BCD untuk tiap posisi digit desimal Apabila hasil jumlahnya (sum) 9 atau kurang, itu adalah hasil penjumlahan bentuk BCD yang benar tetapi apabila hasil jumlahnya lebih besar dari 9, maka perlu dikoreksi, yaitu menambahkan faktor koreksi (0110) pada hasil penjumlahan tersebut dan ini menghasilkan luapan (carry) untuk dijumlahkan dengan kode BCD berikutnya.

POLITEKNIK NEGERI MALANG

ADDER

46

PRAKTIKUM TEKNIK DIGITAL Tabel 3.4 Hasil Penjumlahan Dua Bilangan BCD
Hasil Jumlah BCD Tanpa Koreksi
C4 S3 S2 S1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 tanpa 0 1 0koreksi 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 harus 1 1 0 1 1 dikoreksi 1 0 0 1 0 0 1 0 0 1 0 0

Heksa desi mal

0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13

Hasil Jumlah BCD Terkoreksi

Cn 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 3 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 2 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

BCD
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19

S1S0 00 00 S3S2 01 11 10
Persamaan Koreksi

01 0 0 1 0

11 0 0 1 1

10 0 0 1 1

0 0 1 0

= C 4 + S 2S3 + S 1S3 = C4 + S3 (S1 + S2)

(a) Kmap Untuk Persamaan Koreksi (Penambah 0110)

POLITEKNIK NEGERI MALANG

ADDER

47

PRAKTIKUM TEKNIK DIGITAL

Bilangan BCD B
3

Bilangan BCD B
1

C S
3

C diabaikan

Hasil Jumlah BCD

(b) Rangkaian Penjumlah BCD Gambar 3.7 Penjumlah BCD Rangkaian Adder BCD harus mampu beroperasi seperti ketentuan diatas, yaitu dapat mendeteksi hasil jumlahnya 9 (1001) atau kurang, lebih besar dari 9 atau bahkan lebih besar dari 15 dan mengkoreksi sehingga diperoleh bilangan BCD yang benar. Untuk mendapatkan rangkaian pengkoreksinya tabel 5.4 berikut menunjukkan semua kemungkinan hasil penjumlahan dua bilangan BCD. POLITEKNIK NEGERI MALANG ADDER
48

PRAKTIKUM TEKNIK DIGITAL Dari Tabel 5.4 tersebut tampak bahwa yang harus dikoreksi adalah hasil penjumlahan 10, 11, 12, 13, 14, 15, 16, 17, 18, 19. Dari sini jika dimasukkan pada peta Karnaugh (Kmap) diperoleh rangkaian pengkoreksi seperti yang ditunjukkan pada gambar 3.7. IV. Cara Kerja 4.1 Pengoperasian IC ADDER 7483 4.1.1 Ukuran keluaran Catu Daya sebesar + 5 Volt, lalu matikan. 4.1.2 Persiapkan protoboard, letakkan IC TTL 7483 pada kanal protoboard. Hubungkan kaki pin VCC IC 7483 dengan tegangan + 5 Vdc dan kaki / pin GND dengan 0 V atau ground. 4.1.3 Hubungkan keluaran (S1 S4) pada IC 7483 dengan Modul LED. 4.1.4 Berikan input-input yang bervariasi pada kedua masukan ADDER dan amati keadaan output - outputnya. Buatlah tabel kebenaran dari percobaan anda! C0 0 1 1 1 A4 0 0 1 1 A3 1 1 0 0 Masukan A 2 A 1 B4 0 1 0 0 1 0 1 0 0 1 0 1 B3 1 1 1 0 B2 1 1 1 1 B1 0 0 0 0 S4 Keluaran S3 S2 S1 C4

4.2 IC ADDER 7483 sebagai Penjumlah Komplemen Ke-2 4.2.1 letakkan dua IC 7483 pada kanal protoboard. Hubungkan kaki pin V CC IC 7483 dengan tegangan + 5 Vdc dan kaki / pin GND dengan 0 V. 4.2.2 Rangkaialah dua IC 7483 sebagai rangkaian Penjumlah komplemen ke 2 seperti gambar 3.5, sehingga bisa digunakan untuk menjumlahkan dua bilangan positif ataupun negatif. 4.2.3 Hubungkan ke-dua keluaran (S1 S4) pada masing-masing IC 7483 dengan IC 7483 yang ke tiga, lalu hubungkan keluaran (S 1 S4) pada IC 7483 ketiga ke Modul LED.

POLITEKNIK NEGERI MALANG

ADDER

49

PRAKTIKUM TEKNIK DIGITAL 4.2.4 Berikan ke-dua masukan (A1 A4) IC 7483 ke 0 Volt, sedangkan kedua masukan (B1 B4) IC 7483 sesuai dengan angka yang tertambah/ terkurangi dan penambah/pengurangnya. 4.2.5 Berikan variasi angka-angka yang lain lalu buatlah tabel kebenaran dari percobaan anda! 4.3 IC ADDER 7483 sebagai Penjumlah BCD 4.3.1 letakkan dua IC 7483 pada kanal protoboard. Hubungkan kaki pin VCC IC 7483 dengan tegangan + 5 Vdc dan kaki / pin GND dengan 0 V. 4.3.2 Rangkaialah dua IC 7483 sebagai rangkaian Penjumlah BCD seperti gambar 3.7, sehingga bisa digunakan untuk menjumlahkan dua bilangan BCD. 4.3.3 Hubungkan keluaran (S1 S4) dan keluaran Cn ke Modul LED. 4.3.4 Berikan 4 pasang bilangan BCD ke masukan (A 1 A4) dan masukan (B1 B4) IC 7483, sedangkan masukan C0 ke 0 volt. 4.3.5 Buatlah tabel kebenaran dari percobaan anda! V. Pertanyaan 5.1 Tunjukkanlah bagaimana Full Adder disusun dari Half Adder ! 5.2 Ubahlah gambar 3.5 sehingga dapat digunakan untuk menjumlahkan dua bilangan negatif dan hasil jumlahnya dalam bentuk TMF ! 5.3 Rangkailah IC 7483 sebagai Rangkaian Penjumlah serial bilangan biner ! 5.4 Rangkailah IC 7483 sebagai Rangkaian Pangali bilangan biner !

POLITEKNIK NEGERI MALANG

ADDER

50