LABORATORIO DE CIRCUITOS ELECTRNICOS II

INFORME PREVIO DEL LABORATORIO N 01

ALUMNO: HEBER QUISPE JARA

1. A travs de un formulario mostrar las relaciones que existen entre las corrientes de un
transistor.



Emisor comn


La seal se aplica a la base del transistor y se extrae por el colector. El emisor se conecta a las
masas tanto de la seal de entrada como a la de salida. En esta configuracin se tiene
ganancia tanto de tensin como de corriente y alta impedancia de entrada. En caso de tener
resistencia de emisor, R
E
> 50 , y para frecuencias bajas, la ganancia en tensin se aproxima
bastante bien por la siguiente expresin:
; y la impedancia de salida, por R
C

Como la base est conectada al emisor por un diodo en directo, entre ellos podemos suponer
una tensin constante, V
g
. Tambin supondremos que es constante. Entonces tenemos que
la tensin de emisor es: V
E
= V
B
V
g

Y la corriente de emisor:
.
La corriente de emisor es igual a la de colector ms la de
base:
Despejando

La tensin de salida, que es la de colector se calcula
como:
Como >> 1, se puede aproximar : y,
entonces,
Que podemos escribir como
Vemos que la parte es constante (no depende de la seal de
entrada), y la parte nos da la seal de salida.
El signo negativo indica que la seal de salida est desfasada 180 respecto a la de entrada.
Finalmente, la ganancia queda:
La corriente de entrada,
,
que aproximamos por .
Suponiendo que V
B
>>V
g
, podemos escribir :
y la impedancia de entrada:
Para tener en cuenta la influencia de frecuencia se deben utilizar modelos de transistor ms
elaborados. Es muy frecuente usar el modelo en pi.


Base comn


La seal se aplica al emisor del transistor y se extrae por el colector. la base se conecta a las
masas tanto de la seal de entrada como a la de salida. En esta configuracin se tiene
ganancia slo de tensin. La impedancia de entrada es baja y la ganancia de corriente algo
menor que uno, debido a que parte de la corriente de emisor sale por la base. Si aadimos
una resistencia de emisor, que puede ser la propia impedancia de salida de la fuente de seal,
un anlisis similar al realizado en el caso de emisor comn, nos da la ganancia aproximada
siguiente: .
La base comn se suele utilizar para adaptar fuentes de seal de baja impedancia de salida
como, por ejemplo, micrfonos dinmicos.
Colector comn




2. Realizar un estudio sobre los diferentes mtodos de construir un transistor.

Fabricacin de Transistores
Los transistores suelen construirse de Ge o de Si segn la tcnica usada.
Los transistores de aleacin prcticamente se usan slo con el Ge, debido
en gran parte a su temperatura de fusin mucho ms baja que la del Si.
Transistores de aleacin
Por este procedimiento se puede realizar transistores PNP de Ge de
pequea y mediana potencia (hasta 150 W). Normalmente se parte de
discos de Ge monocristalino tipo N. Se coloca en un molde de grafito, a la
vez que se introducen dos bolitas del componente de la aleacin que se
quiere formar (para este caso In). La de mayor tamao se coloca en la cara
destinada al colector y la ms pequea para el emisor. El conjunto se
introduce en un horno con una atmsfera neutra o ligeramente reductora y
se realiza el proceso de vuelco. A una temperatura de 600 C se forma una
aleacin eutctica de In-Ge que contiene el 24% de Ge, una vez girado el
molde 90C. A continuacin se gira dicho molde 180 C para la formacin
del emisor. Los tiempos de permanencia en cada fase determinan la
profundidad de las uniones base-emisor y base-colector.
Las aplicaciones ms importantes de estos transistores son para baja
frecuencia y conmutacin media de baja potencia, as como para usos
generales que no exijan rendimientos elevados.

Existe una variante para seales dbiles que son las de aleacin difusa.
Estos son bsicamente iguales a los de aleacin, pero haciendo que el
emisor forme en una aleacin de In como Ge tipo N fuertemente dopado
como muestra la figura de la izquierda. Esto es debido a que entre las dos
capas de conductividades diferentes, existe un campo acelerado,
disminuyendo el tiempo de trnsito.
Transistores por difusin. Tcnica Mesa
Sobre una oblea de Ge tipo P o Si tipo N, que constituye el colector, se
difunde arsnico o boro segn se trate de Ge o Si respectivamente. El
emisor se obtiene por difusin (a veces aleacin) de Indio para el Ge o de
Fsforo para el Si. Se metalizan las conexiones y se fijan los terminales
por termocompresin. Como se ha podido observar, se obtienen
transistores PNP de Ge y NPN de Si.
La tcnica mesa reduce las superficies de unin colector-base, eliminando
en gran parte la capacidad parsita asociada a esta unin (ya que
normalmente est polarizado en inversa). Tambin permite obtener un
reducido espesor de base, con lo que se llega a frecuencias de corte de 500
Mhz. Adems de estas caractersticas, podemos resear la elevada
superficie de colector, con lo que sus aplicaciones se pueden enfocar
hacia transistores de Radiofrecuencia (RF) de potencia. Algunos variantes
ms perfeccionados con mtodos epitaxiales se usan para VHF y en
general para conmutacin rpida.
Transistores planares
El nombre de planar se debe a que la superficie de la pastilla permanece
plana, es decir, no presenta irregularidades geomtricas como los
transistores de aleacin, mesa, etc.
El proceso comienza por la obtencin de mscaras de una escala 500:1
aproximadamente, para luego reducirse a tamao natural mediante
fotolitografa. Estas mscaras van a determinar las zonas donde se han de
hacer las difusiones correspondientes a cada parte del transistor, incluidas
las metalizaciones. Hay que decir que las mscaras definitivas que se
aplicarn a las obleas de Si, estn constituidas por una multiplicidad de
mscaras elementales correspondientes a un solo transistor. Es decir, que
se fabrican unos 4000 transistores a la vez en la misma oblea y a
continuacin se separan para su encapsulacin.
El proceso de fabricacin se va a explicar respecto a un transistor aislado,
aunque como ya se ha dicho no sea fiel reflejo de la realidad.
Se parte de un disco de Si tipo N, poco dopado (alta resistividad). Se
procede a una oxidacin global en un horno a 1200 C. A continuacin se
recubre la cara superior con una resina fotosensible, para despus
colocarle la mscara correspondiente e iluminarla, generalmente con luz
actnica. Se ataca el disco mediante fluoruro amnico y fluorhdrico para
eliminar la resina polimerizada y el xido, donde se ha de hacer la
difusin a una temperatura de 1200 C y se realiza una difusin de B en
forma de vapor, obtenindose la base tipo P. Se introduce vapor de agua
en el horno y se forma nuevamente SiO
2
para proteger la zona difundida.
Para la formacin del emisor se procede de la misma forma que para la
base, con su mscara correspondiente y con una difusin tipo N con
Fsforo o Arsnico. La pureza de la oblea inicial es muy importante, pues
las dos difusiones posteriores (la de base tipo P y la de emisor tipo N)
tienen que contrarrestar las impurezas que hubiera, disminuyendo por
consiguiente la resistividad del material, y no se puede admitir un emisor
con una resistividad demasiado baja. Para terminar, se procede a la
metalizacin mediante la apertura de ventanas de forma anloga a la
formacin de la base y el emisor. Por ltimo, se sueldan los terminales
dummets de la base y el emisor por termocompresin, mientras que el
colector suele ir conectada a la cpsula para obtener una mejor disipacin
trmica.
Existe una variante de esta tcnica denominada planar-epitaxial. Esta se
diferencia de aquella en que se parte de una oblea de Si fuertemente
dopado (menos puro) llamado sustrato, sobre la cual se hace crecer una
capa epitaxial tipo N de elevada resistividad. A partir de aqu, el proceso
es idntico al planar. Con esta tcnica se obtiene la ventaja de que la
tensin inversa mxima que puede soportar la unin base-colector, es
elevada gracias a la gran resistividad de la capa epitaxial, pero permite, a
diferencia de la tcnica planar, que la tensin de saturacin sea pequea
gracias a la baja resistividad del sustrato, mejorando los tiempos de
conmutacin y la potencia til respecto a los planares. Las aplicaciones de
los transistores planares, son innumerables, como principales podemos
citar transistores de seales fuerte o de potencia y VHF para los planares-
epitaxiales, as como para conmutaciones rpidas.

Cuando se requieren transistores de potencia para alta frecuencia, se suele
aumentar la longitud de difusin del emisor adoptando estructuras
interdigitadas en forma de cruz o peines como puede observarse en la
figura de la derecha. Esto es debido a la elevada concentracin de
portadores sobre los bordes del emisor, por las elevadas densidades de
corriente que ha de soportar.
Los transistores de efecto campo, tambin se fabrican mediante la tcnica
planar-epitaxial, slo que mediante un proceso distinto.
Transistores en circuitos integrados

Destinado a realizar una funcin determinada, el circuito integrado
monoltico constituye un conjunto indivisible de componentes producidos
simultneamente en el curso de un mismo proceso de fabricacon.
El material de partida es una pequea placa monocristalina de silicio de
tipo p, llamada substrato, de 3 a 5 cm de dimetro aproximadamente y de
0,25 mm de espesor. Sobre sta son creados sucesivamente todos los
elementos de un cierto nmero de circuitos idnticos cuyas dimensiones
se procura reducir por razones evidentes de economa, pero tambin con
el fin de disminuir las capacidades parsitas. Cada circuito integrado est
pues elaborado sobre una pequea parte del substrato, precisamente sobre
un "cristal" de dimensiones comprendidas entre 2*2 mm y 0,5 *0,5 mm.
Una vez terminado el proceso fsico de fabricacin, se corta la placa
original a fin de obtener los microcircuitos elementales. Entonces
comienza la segunda fase de fabricacin, el montaje, o encapsulacin:
cada circuito integrado se monta en su caja o cpsula y es provisto de sus
conexiones.
Desde luego, estas diferentes etapas se obtienen por una serie de
manipulaciones. No se trata, pues, de tcnicas fundamentalmente
diferentes de las que se emplean para la realizacin de los transistores
planares, por ejemplo. Sin embargo, hay que solventar una dificultad: la
de aislar elctricamente los componenetes individuales de un slo y nico
circuito integrado. En efecto, sera totalmente inadmisible que estos
componetes pudiesen ser cortocircuitados por el substrato semiconductor.
Uno de los principios de aislamiento entre los componentes, que conduce
a la realizacin de zonas de aislamiento, como veremos, est ilustrado en
la siguiente figura.

Consideremos los dos transistores npn representados en a y realizados
sobre un substrato de tipo p; su esquema elctrico equivalente est
representado en b. Evidentemente el substrato est a un potencial ms
negativo que el de los colectores, por lo que las uniones colector-substrato
constiturn diodos polarizados en sentido inverso, y por tanto bloqueados.
En consecuencia, el aislamiento queda asegurado entre estos dos
transistores.
Tambin existen otros mtodos de aislamiento, los cuales consisten en
crear zonas dielctricas.
Fotograbado
Estando recubierta la superficie de la placa con la capa de dixido, antes
de cada difusin es necesario destruir dicha capa por encima de las zonas
a tratar y abrir ventanas en que quede nuevamente al descubierto el silicio.
Esto se consigue mediante una operacin de fotograbado que comprende
siete etapas sucesivas:
1. Depsito, sobre la placa oxidada, de una pelcula de barniz o laca
fotosensible de 0,6 a 0,8 um de espesor, extendida por centrifugacin.
2. Coccin del barniz a una temperatura de 90 C para endurecerla.
3. Aplicacin sobre la pelcula de barniz de una mscara (cromo sobre
vidrio) cuya finalidad consiste en delimitar con rigurosa precisin la
superficie y la forma de los elementos anlogos que se producirn en
el curso de la difusin. Las partes cromadas de la mscara, o motivos
corresponden a las ventanas que se han de abrir. La mscara
evidentemente contiene el mismo motivo tantas veces como circuitos
integrados se fabriquen sobre la placa.
4. Aislamiento del barniz por medio de rayos ultravioleta a travs de la
mscara, no polimerizando sta ms que en los sitios no protegidos
por los motivos confeccionados en cromo.
5. Revelado en un producto apropiado que disuelve el barniz no
polimerizado y deja que subsista la laca polimerizada. El dixido
reaparece en los lugares correspondientes a las ventanas.
6. Cccin de la placa a 150 C para endurecer el barniz que subsista y
hacerlo ms resistente a ataque qumico a que luego ser sometido.
7. Abertura de las ventanas por desoxidacin de las superficies
correspondientes en una solucin de cido fluoridrco y de fluoruro de
amonio que disuelve el dixido dejando intacto el silicio.
Es evidente que despus de cada difusin que sigue a una operacin de
fotograbado, ser necesario eleminar el barniz que quede en la placa en
las inmediaciones de las ventanas. Esto se consigue por medio de
solventes (tricloroetileno, acetona, etc.) o cidos (sulfrico, ntrico, etc.)
de acuerdo con la naturaleza del barniz.
Realizacin de los cricuitos monolticos
Ahora vamos a exponer las diversas operaciones sucesivas de fabricacin
de los circuitos integrados. Desde luego, el esquema simplificado que
presentaremos relativo a la fabricacin de un transistor npn es susceptible
de muchas variantes en la prctica.
En la placa de silicio, de tipo p se obtiene por crecimiento una capa
epitaxial de silicio n. Despus es oxidada la placa en toda su superficie, y
recubierta con un barniz fotosensible. Sobre el barniz, previamente
insolado, se aplica una mscara que representa con extremada precisin el
dibujo que se desea obtener.
En el proceso de fotograbado descrito, el barniz no insolado se disuelve, y
quedan abiertas las ventanas en la capa de xido. Luego se elimina el
resto del barniz. Estas ventanas corresponden a lo que van a constituir las
zonas de aislamiento, es decir, las uniones inversamente polariadas que
separan los componentes elementales. En un primer tiempo se deposita
una capa de boro destinada a crear una zona p fuertemente dopada en la
superficie de las ventanas abiertas por el fotograbado. A esto sigue la
difusin del aislamiento propiamente dicho, en el curso de la cual penetra
el depsito pen las ventanas hasta una profundidad que debe ser superior a
la de la capa epilaxial. As se crea un conjunto de zonas de aislamiento
separadas entre s por uniones pn que se polarizarn en sentido inverso
para aislar los elementos situados en zonas de aislamiento diferentes.
Cada ventana es pues un fragmento de silicio n completamente rodeado
de silicio de tipo p. Durante la difusin del aislamiento, operacin que
puede durar varias horas, se forma una nueva capa de xido en la
superficie, en virtud de un fenmeno de reoxidaccin propio de toda
difusin.
Una segunda operacin de fotograbado, seguida de la abertura de nuevas
ventanas en la capa de oxido, permitir la difusin simultnea de todas las
bases de los transistores, as como eventualmente la de resistencias. A
continuacin se procede a la operacin de difusin en una profundidad del
orden de 2 a 5 um. Esta difusin constituye la fase ms crtica de
fabricacin; en efecto, los valores de las resistencias obtenidas son
funcin de su geometra y de la resistencia de la capa correspondiente a la
zona difundida. Son pues las caractersticas fsicas de los elementos
activos las que determinan a su vez las caractersticas de los elementos
pasivos. Para obtener los valores deseados de las resistencias, slo es
posible actuar sobre las caractersticas geomtricas de stas, para lo que si
es necesario, se recurre a darles una forma acodada.
En la operacin siguiente de fotograbado se abren ventanas en la capa de
dixido, en los emplazamientos o lugares previstos, para que se
produzcan simultneamente los emisores de los transistores y las zonas n+
fuertemente dopadas que se utilizarn para establecer los contactos, de
modo que se evite el efecto rectificador metal-semiconductor.
La conductividad n requerida se obtiene por depsito y despus por
difusin del fsforo con una fuerte concentracin en superficie y una
profundidad de difusin de 2 a 5 um para las uniones emisor-base de los
transistores. Esta difusin se puede emplear tambin para la produccin
de condensadores difundidos. Estando ahora prcticamente terminados
sus circuitos, slo falta preparar los contactos en los diferentes terminales
o bornes del montaje y las interconexiones. La cuarta operacin de
fotograbado va seguida, pues, de la abertura de las ventanas que
corresponden a los contactos que se han de establecer, y despus se
recubre toda la superficie de la placa con una capa de aluminio de 1 a 2
um. Esta operacin se realiza en una cmara de vaco, en la cual se
calienta la placa a la temperatura de + 200 C. Por ltimo, se deja subsistir
el aluminio en las superficies necesarias para los contactos o para las
interconexiones y se elimina el resto. Este resultado se obtiene en una
quinta y ltima operacin de fotograbado seguida de un ataque por cido
ortofosfrico. A continuacin se introduce la placa en un horno de
aleacin en donde se calienta a 550 C aproximadamente, con lo que se
aumenta la adherencia del alumnio al silicio.
Otros mtodos de fabricacin de transistores
Adherirse a los requerimientos para una mnima complejidad en los
procesos, a menudo obliga a bastantes compromisos restrictivos en los
dispositivos y caractersticas de circuitos, siempre que los mtodos de
fabricacin adicionales sean compatibles con el proceso bsico, pueden
ser aprovechados y por tanto se pueden introducir adicionalmente hasta
cierto grado de libertad, permitiendo estos al diseador mejorar la
ejecucin de circuitos.
Comenzaremos discutiendo las alternativas del mtodo de aislamiento por
difusin de una unin. Aqu los beneficios no slo son de mejora de
caractersticas, sino tambin de disminucin de tamao y por tanto un
incremento de la densidad de componentes. Despus consideraremos las
alternativas para la difusin de componentes en un nico cristal
monoltico. Estn descritas y discutidas las modificaciones de los
procesos de difusin y las tcnicas de implantacin inica. Se describen
los recursos alternativos para los monocristales monolticos en trminos
de recursos compatibles de pelcula fina. Finalmente se discuten los
mtodos de interconexin, incluyendo tcnicas "beam-lead".
Mtodos de aislamiento
El aislamiento convencional por difusin de una unin p-n tiene las
siguientes desventajas:
1. El tiempo necesario para la difusin del aislamiento es
considerablemente ms largo que cualquiera de las otras difusiones.
2. Como la difusin lateral es importante durante la difusin de
aislamiento, un espacio considerable debe de usarse para las regiones
de aislamiento. Puesto que las difusiones de aislamiento suceden en la
periferia de las regiones aisladas, el rea usada con el fin de aislar es
una importante porcin del rea del chip. Esta rea de aislamiento
debe considerarse utilizada en lo que interesa a densidad de
componentes.
3. La relativa profundidad de las caras laterales y lo extenso del rea de
las regiones aisladas contribuyen a importantes capacidades parsitas
que degradan las caractersticas del circuito. Note que no slo las
paredes laterales del aislamiento, sino que adems el fondo del
substrato epitaxial de la unin de las regiones aisladas contribuye a las
capacidades parsitas. El substrato epitaxial de la unin debe, por
tanto, considerarse como parte del mtodo de aislamiento.
Diversos mtodos de aislamiento han sido desarrollados para evitar el uso
de una difusin de aislamiento. Estos son el mtodo Fairchild Isoplanar II,
el proceso Raytheon V-ATE y el Proceso Motorola Multiphase Memory.
Todos ellos evitan las dificultades de las grandes reas y de las
capacidades de las caras laterales, pero a pesar de esto sufren las
capacidades del substrato epitaxial. Un proceso conocido de aislamiento
de dielctricos evita este ltimo problema.
El proceso Isoplanar II
La fabricacin de los transistores n-p-n epitaxiales de difusin doble por
el proceso Isoplanar II comienza, como en el proceso bsico; por una capa
enterrada (buried-layer) y el crecimiento de una capa epitaxial como se
muestra en la figura de abajo. A continuacin se deposita una capa de
Si
3
N
4
sobre la cara de la oblea y una fotorresistencia es usada para quitar
el Si
3
N
4
de las reas donde se va a aislar. Se utiliza ahora un ataque con
cido para quitar el silicio como se muestra en la figura. Se hace crecer
trmicamente dixido de silicio para llenar las regiones que han sido
atacadas.

El Si
3
N
4
evita el crecimiento del xido en las otras partes de la oblea. Una
difusin es realizada para el contacto del colector y se quita el
Si
3
N
4
dejando la oblea como aparece en la figura. Note que el xido
aislante no solo se usa para aislar el transistor sino adems para separar la
regin del contacto del colector del resto del dispositivo. Esto ha hecho
eliminar los espacios que ordinariamente tendran que ser dejados cuando
el emisor se difunde en la regin de base. A partir de este punto el proceso
es similar al proceso bsico; el dispositivo completo est en la figura. La
reduccin de la geometra de las caras que acompaa el proceso Isoplanar
II, puede verse en la figura de abajo . Puesto que la regin de base est
enteramente rodeada por xido en lugar del material epitaxial del colector,
no hay peligro de desajustes causando un corto en la superficie de la
unin base-colector o en el solapamiento de la difusin del emisor y
material del colector. Los nicos espacios que deben observarse son
aquellos entre el emisor y la regin de contacto de base. La doble franja
de base del dispositivo de la figura (a) ocupa menos de la mitad del rea
del dispositivo convencional de la figura (b). Con los mismos procesos y
dificultades litogrficas.

Si bien el proceso Isoplanar II es compatible con el proceso bsico, tiene
la desventaja de requerir material epitaxial fino a fin de que las regiones
atacadas que tienen que ser llenadas con xido no sean demasiado hondas
y de requerir mucho tiempo de oxidacin. Este proceso se ha mostrado
muy prometedor para memorias de gran escala, donde la alta densidad de
componentes es muy importante.

El proceso V-ATE
El proceso V-ATE (ataque vertical anisotrpico) hace uso de una tcnica
de ataque preferencial, la cual ataca 30 veces ms rpido a lo largo del
plano del cristal 100 que a lo largo del plano 111. Si la oblea usada tiene
una cara 100, atacando el silicio queda abierta una ventana en forma de
ranura en V, como se muestra en la figura (abajo). La naturaleza
preferencial del ataque es la causa para que forme un ngulo de 54 con la
superficie. Puesto que el ngulo es fijado, la profundidad de la ranura est
determinada por la anchura de la apertura en la superficie. No hay
penetracin por debajo del xido. En el ataque ordinariamente uniforme,
si diversos canales de profundidad micromtrica son atacados y se
deposita metal sobre ellos, sucedern burbujas en el metal a causa del
corte de las paredes de los canales. Es por esta razn que regiones
atacadas deben ser rellenadas con xido en el proceso Isoplanar II. No
obstante en el caso de la ranura V el ngulo de la ranura provee una
pendiente suficiente a las paredes para permitir la deposicin del metal sin
que se produzcan burbujas. El proceso V-ATE comienza con la difusin
de la capa enterrada y el crecimiento del estrato epitaxial como en el
proceso bsico. Seguidamente la regin de base es difundida como se
muestra en la figura (abajo). Son abiertas ventanas para las ranuras de
aislamiento en el xido y las ranuras son atacadas. Puesto que no hay
nada en este mtodo anlogo a la difusin lateral de la regin de
aislamiento del proceso bsico, las ranuras aislantes ocupan muy poco
espacio. El xido es ahora quitado y un sandwich de Si
3
N
4
-SiO
2
se
deposita.

Se abren ventanas para el emisor y el colector y se realizan las
correspondientes difusiones. Posteriormente se abre la ventana de la base.
Se usa un tipo de terminales sobre los bordes de la tableta de
interconexin metlica del sistema.
Este diseo consiste en tres capas de metal-Titanio, platino y oro y se usa
porque permite el cierre de los espacios con un modelo metlico bien
definido, necesario para geometras pequeas. En el V-ATE, se emplean
dos capas en el proceso de metalizacin; el primero es empleado para
hacer el fino, requiere estrechas lneas para contacto en la pequea
geometra del dispositivo. Se deposita entonces un estrato de xido y el
segundo estrato de metalizacin se deposita encima del xido. El segundo
estrato de metal es galvanizado de doble espesor que el primero y es
usado para aquellas interconexiones que deben llevar ms corriente.
Como puede verse de la discusin anterior, el proceso V-ATE requiere
muchos pasos y tiene un complicado esquema de metalizacin. Una
ventaja del proceso de metalizacin es que es compatible con los
requerimientos para la fabricacin de diodos de barrera-Schottky.
El proceso Multifase Motorola
El proceso multifase motorola, conocido adems como VIP, hace uso de
una ranura en V formada por ataque anisotrpico como en el caso del V-
ATE. Sin embargo, el proceso motorola es ms simple. Despus que las
ranuras han sido atacadas para el aislamiento, se hace crecer un estrato de
xido estndar. Las ranuras son entonces rellenadas hasta la superficie, no
con xido, sino al contrario con silicio policritalino crecido por mtodos
epitaxiales estndar. El metal es aluminio; una seccin transversal de la
oblea completa aparece en la figura de abajo. Este proceso tiene la ventaja
de lo simple del comienzo como el V-ATE y de retener la superficie plana
caracterstica del Isoplanar II. Aunque el metal puede ser depositado sobre
las ranuras en V, como fue previamente apuntado, la seguridad de las
interconexiones metlicas est mejorada si la superficie es plana.

Aislamiento dielctrico

El proceso bsico de aislamiento dielctrico comienza con una oblea de
tipo n que tenga la resistividad seleccionada normalmente para el estrato
epitaxial tipo n en el proceso estndar. Las difusiones de la capa enterrada
son realizadas en el sitio deseado y los canales son ahora abiertos hasta
una profundidad de aproximadamente 8 micras. Se hace crecer el xido
sobre toda la superficie de la oblea. Despus se hace crecer un estrato de
silicio de estrictamente unas milsimas de pulgada de espesor sobre la
cara por los mtodos epitaxiales estndar. Puesto que el silicio crece sobre
el estrato xido, al contrario que sobre la oblea, de silicio, ser
policristalino. Sin embargo, como se ver, solo tiene la funcin de proveer
los dispositivos para el soporte mecnico; este hace el papel de substrato.
El montaje entero se vuelve sobre si y la cara trasera de la oblea tipo n es
pulida hasta que la profundidad que haba originalmente en los canales
atacados se alcance. Los restos que hay son islas de la oblea n original
rodeadas de xido y silicio policristalino. El proceso de difusin estndar
es ahora utilizado para difundir la base y emisor centro de estas islas, y las
ventanas de contactos y encapsulamiento son realizadas de la manera
usual, el material policristalino forma un sustrato, y las islas de material n
son rodeadas, sobre el fondo as como en las caras, por xido. Ya que el
xido usualmente es ms grueso que la regin de deslexin de la unin
del substrato, y puesto que la permitividad dielctrica del xido es un
tercio de la del silicio, las capacidades parsitas son fuertemente
reducidas. Adems, el aislamiento no envuelve a ninguna unin, de
manera que se eliminan los problemas de polarizacin usuales de los
aislamientos convencionales. Adems el sistema de aislamiento es menos
susceptible a la degradacin por radiaciones, puesto que la unin no est
envuelta.
Este mtodo de aislamiento utiliza pasos extra y es dificultosa la
realizacin de la operacin de pulido con la precisin que se requiere. El
aislamiento dielctrico es por sto usado solo en casos en que se necesitan
bajas capacidades parasitas y fuertes radiaciones.
Transistores PNP
En muchos circuitos, notablemente circuitos de polarizacin y circuitos
lgicos, es deseable o esencial tener disponible un transistor PNP,
preferiblemente uno cuyas caractersticas complementen a las del
dispositivo NPN. Es difcil conseguir una estructura complementaria PNP
sin aadir una serie de pasos adicionales, pero si el diseador se inclina
por disminuir el requisito para las caractersticas complementarias,
pueden conseguirse dispositivos razonables PNP sin pasos extra.
Consideramos primero el proceso extra requerido para los dispositivos
PNP compatibles.
Transistores PNP de triple difusin
La estructura del PNP triple difundido es quizs la estructura compatible
ms obvia. Mientras que hay muchos caminos para hacer circuitos
integrados. Con transistores PNP usando mltiples capas profundas,
selectivas capas epitaxiales y complicados pasos de difusin adicionales,
la estructura del PNP triple difundido es muy similar a la estructura NPN
doble difundida. Una difusin p adicional es usada para formar al emisor
PNP. Esta PNP es doblemente aislada una vez por la oblea de sustrato
tipo p y difusiones de aislamiento y otra vez por la capa epitaxial tipo n,
de modo que todo PNP triple difundido en un circuito dado, podra ser
colocado en la misma regin de aislamiento.
El principal problema en la fabricacin de triple difusin es la
concentracin de superficies cada vez ms alta, a lo largo de los tres pasos
de la difusin. Es difcil controlar la difusin del fsforo, la cual forma el
emisor del transistor NPN por causa de efectos de difusin anormales que
se presentan con el fsforo. La segunda difusin tipo n debe por tanto
tener una concentracin de superficie muy fuerte; de hecho, no es siempre
posible conseguir una estructura trabajable, la cual no requiera
excesivamente la solubilidad slida del difuso p. Existe tambin un
problema considerable en los tiempos y temperaturas de difusin
especficos en orden a conseguir la estructura deseada. A causa de la total
compensacin de impurezas necesarias para un transistor triple difundido
bueno, la vida de los huecos en la base de los PNP ser pequea. La
movilidad ser tambin baja en el emisor y en la base. Finalmente, a causa
de las fuertes concentraciones involucradas, la eficiencia del emisor en
dispositivos de triple difusin es pobre.
Para aliviar algunos de los anteriores problemas deberamos escoger
valores pequeos de concentracin de la primera p de difusin para
obtener concentraciones ms bajas en las sucesivas difusiones. La
dificultad inherente en el diseo entre reduccin del nivel de impurezas y
diseo PNP es que una superficie tipo p ligeramente dopada podra
invertirse, produciendo un canal conductor tipo n que cortocircuite la
regin p. En el transistor NPN la superficie invertida cortocircuitara
colector y emisor, mientras que en el PNP cortocircuitara la base y la
regin de aislamiento. Hay siempre la posibilidad para transistores MOS
de accin parsita, particularmente en circuitos donde las superficies estn
ligeramente dopadas o donde altos voltajes aparecen sobre la
interconexin metlica. La canalizacin puede ser terminada difundiendo
anillos de proteccin rodeando completamente todas las regiones p. El
anillo protector en la triple difusin p-n-p-n-p-n compatible con estructura
puede ser fcilmente usando la tercera difusin p+.
Desde la precedente discusin, da la impresin de que el transistor de
estructura triple difundida tiene serias dificultades de diseo y
fabricacin, las cuales no compensan las mejoras que podramos obtener.
Los transistores de triple difusin tambin tienen el inconveniente de
tener gran tamao, grandes capacidades parsitas y bajas tensiones de
ruptura. As el transistor de estructura de triple difusin tiene limitada
aplicacin para circuitos integrados.


Transistores verticales PNP
Hemos visto ya que existe un transistor PNP parsito entre la base,
colector y sustrato del dispositivo del NPN standard. Es difcil hacer este
transistor complementario y es una desventaja adicional que el colector es
el sustrato, el cual estar conectado a la tensin ms negativa. Esta
desventaja limita seriamente la aplicabilidad del dispositivo en circuitos.
De cualquier modo, existen algunos casos, tal como seguidor por emisor,
donde un sustrato PNP puede ser empleado.
La seccin transversal del sustrato PNP est mostrada en la figura . Por la
inspeccin de esta figura pueden deducirse diferentes razones para la
produccin de transistores de sustrato complementario PNP. Primero, el
ancho de la base es la diferencia entre la profundidad de la unin de
colector del PNP y la profundidad de la unin del sustrato. Para una capa
epitaxial de 8 m de espesor, la anchura de la base ser aproximadamente
de 6 m. Cuando comparada con la anchura de base tpica de 0.5 m para
los NPN, estos 6 m parecen intolerablemente grande, ya que el factor de
transporte depende del cuadrado de la anchura de la base. Sin embargo, el
problema es mitigado en parte por el hecho de que el material epitaxial no
ha sido compensado, y por consiguiente tiene razonables buenos valores
de longitud de difusin y tiempo de vida media. Longitudes de difusin
del orden de 30 m pueden ser fcilmente conseguidas; por ello, valores
de 50 para la B son accesibles. Si bien esto es an mucho ms bajo que
los valores tpicos para los NPN, es todava suficientemente elevado para
obtener caractersticas razonables.
La anchura de base del sustrato PNP puede por supuesto, ser reducida por
el uso de material epitaxial ms delgado. De cualquier modo, esto
compromete al comportamiento del NPN, por que el material del colector
del NPN, puede ser completamente vaciado incluso por tensiones inversas
de colector bajas, resultando la perforacin del colector. Al mismo
tiempo, la resistencia de colector del NPN aumentar.
El segundo factor degradante del rendimiento del PNP viene por la
relativa alta resistividad del colector. Esta capa epitaxial tpica tiene una
resistencia de hoja de 1250 ohmios por cuadrado. La regin bajo la
difusin p, siendo slo 6 m de espesor tiene una resistencia de hoja de
1660 ohmios por cuadrado. De este modo, la resistencia de base lateral
del dispositivo debe ser considerablemente mayor que la del NPN.
Un tercer factor degradante del rendimiento del PNP es el aumento de la
resistencia de base. El estrechamiento de corriente se fijar a niveles
mucho ms bajos que para el paso del dispositivo NPN. Esto significa que
para dispositivos NPN y PNP de tamao comparable, el decrecimiento de
B con Ic, empezar a valores mucho ms pequeos de Ic para el PNP, que
para el NPN.
El transistor PNP lateral
La restriccin impuesta sobre el circuito por el uso del substrato de
colector de un p-n-p puede ser quitado haciendo un p-n-p lateral, cuya
seccin transversal y superficie geomtrica son expuestos en la figura
siguiente.

Mientras que en la figura est representado el substrato rectangular
tambin puede ser usada la geometra circular. En estos dispositivos
contamos con los portadores minoritarios introducidos desde las paredes
laterales del emisor para alcanzar el colector y proporcionar la accin
deseada del transistor. La anchura base efectiva de los dispositivos
depende de la distancia entre las entradas laterales del emisor y del
colector, esto es tener el emisor y el colector tan cerca como sea posible.
Un aspecto importante de la fabricacin de los dispositivos hace posible
una base estrecha escasa: ambos emisor y colector estn fabricados
durante el mismo ciclo de difusin. Esto significa que son necesarias
mscaras de difusiones entre emisor y colector. Por tanto, la tolerancia
sobre el espacio entre el emisor y el colector es determinada bsicamente
por la tolerancia sobre el control de la extensin de la difusin lateral, es
decir, control de la (difusin) profundidad de la unin.
Observemos que el substrato parsito del transistor pnp sucede a las
regiones de emisor y colector del transistor p-n-p lateral. Considerar en la
regin activa normal. Para este caso el transistor de colector parsito tiene
ambas uniones polarizadas inversamente. El transistor de emisor parsito
est en la regin activa normal, por consiguiente esto reduce la ganancia
efectiva de los dispositivos. En realidad solamente los portadores emitidos
por las paredes laterales del emisor contribuyen a la accin del transistor
p-n-p lateral, podemos ver estas dos pautas observadas poniendo fuera el
transistor p-n-p lateral.
1. El emisor debera ser rodeado por el colector de manera que la posible
inyeccin de las paredes laterales sea captada por el colector.
2. La anchura de lnea mnima debera ser usada por la ventana de
difusin del emisor, con objeto a conseguir la radiacin ms grande
posible de las paredes laterales, el rea de fondo de esta manera
minimiza el efecto del transistor parsito pnp.
El compuesto PNP
En algunas aplicaciones el transistor pnp es requerido en aquellas
situaciones donde solamente su comportamiento a baja frecuencia es
importante, pero es necesaria una ms grande ganancia en corriente que
puede ser obtenida con el pnp lateral. Si el pnp lateral est combinado con
un transistor npn, se obtienen dos resultados para este dispositivo
compuesto:
1. Todas las posibles polaridades para este compuesto son las mismas
que para un transistor pnp.
2. La ganancia en corriente del compuesto es aproximadamente el
producto de la ganancia en corriente de los dos transistores. Como
puede verse en al figura para propsito de polarizacin los signos de
corriente en los terminales del compuesto son los mismos que seran
en el caso de un transistor pnp. Podemos ver que para ambos
transistores del compuesto, para operar en la regin activa normal es
necesario que el colector del compuesto este por lo menos a V
d
voltios
ms negativa que la base.
Se demuestra fcilmente que la ganancia en corriente c del compuesto
es:

Donde p y n son las ganancias en corriente de los transistores pnp y npn
respectivamente.










3. Graficar las curvas caractersticas de entrada y salida para un transistor en
configuracin emisor comn.

Curvas caractersticas de entrada.


En la figura aparecen representados los convenios de tensiones y corrientes
positivas que se han tenido en cuenta para representar las distintas curvas. Ntese que a
diferencia del caso anterior ahora vamos a trabajar con un transistor npn.





Sentidos positivos de las variables que intervienen en las curvas caractersticas de entrada en un BJT
npn en emisor comn


En las curvas caractersticas de entrada en base comn se representa

I
B
= f (V
BE
,V
CE
)

Como se puede ver en la figura, no hay una nica curva que relacione I
B
con
V
BE
, sino que hay una familia de curvas en funcin de V
CE
. De nuevo, al igual que en el
caso anterior, este desdoblamiento de curvas se debe al efecto Early.





Curvas Caractersticas de Entrada en Emsior Comn para un BJT npn.

Efecto Early en la caracterstica de entrada en emisor comn



Si observamos las tensiones aplicadas en la figura 4.20, vemos como la tensin
V
BE
es positiva, con lo que la unin de emisor estar polarizada en directa. Por otra
parte, la tensin V
CE
tambin es positiva. Si observamos en el tringulo de tensiones en
los terminales del transistor, podemos obtener la tensin entre colector y base, que es
precisamente la que nos dice el estado de polarizacin de la unin de colector.


V
CB
= V
CE
V
BE



Por tanto siempre que estemos aplicando tensiones V
CE
> V
BE
, tendremos que la
tensin V
CB
ser positiva y por tanto la unin de colector estar polarizada en inversa, es
decir, estaremos en la zona activa.






Tringulo de tensiones en un BJT.



De la misma expresin se deduce que si mantenemos V
BE
constante, un aumento
de V
CE
implica un aumento de la tensin V
CB
, o lo que eso mismo, estamos aplicando
una mayor polarizacin inversa a la unin de colector, lo que lleva implcito (como ya
se ha descrito anteriormente) una disminucin de la anchura efectiva de la base. Es

decir, el parmetro disminuye (habr menos portadores que se recombinan en la base).


Las componentes de las corrientes, en este caso sern:


I
E
= I
nE
+ I
pE

I
C
= I
nC
+ I
CO

I
B
= I
pE
+ ( I
nE
I
nC
) I
CO




Si tenemos en cuenta que I
nC
= o I
nE
, tendremos que

I
B
= I
pE
+ I
nE
(1 o ) I
CO
, de donde deducimos que si aumenta, I
B
disminuye. De ah
que no tengamos una nica curva de entrada, sino que la relacin entre I
B
y V
BE

depende de la tensin V
CE
. Y cuando mayor sea V
CE
, menor es la corriente I
B
.




Efecto Early en las caractersticas de entrada.



Curvas caractersticas de salida.





Sentidos positivos de las variables que intervienen en las curvas caractersticas de salida en emisor comn en un
BJT npn.



En las caractersticas de salida en emisor comn se representa


I
C
= f (V
CE
, I
B
)





Los sentidos positivos de tensiones y corrientes son los que aparecen

representados en la figura










































Curvas caractersticas de salida en Emisor Comn en un BJT npn.



Al igual que en el caso anterior, vamos a intentar justificar el porqu de la forma
de las curvas en cada una de las zonas de inters:


Zona activa:



Se corresponde con la zona no sombreada de las curvas, por encima de la curva

I
B
= 0 y para tensiones V
CE
superiores a 0,2 V.


En la zona activa se sigue cumpliendo

I
C
= o I
E
+ I
CO



Si tenemos en cuenta que las corrientes que aparecen representadas en las curvas
son I
C
e I
B
, eliminamos la variable I
E
sabiendo que
expresin 4,1 en:

I
E
= I
B
+ I
C
, transformamos la

o 1






Si denominamos | =

I
C
= I
B
+ I
CO

1 o 1 o

o
la expresin anterior se transforma en

1 o

I
C
= | I
B
+ ( | + 1) I
CO
(4,2)


Si despreciamos el valor de I
CO



I
C
| I
B



Tenemos que I
C
no depende de la tensin V
CE
y depende nicamente del valor
de I
B
. As, las curvas en la zona activa deberan ser perfectamente horizontales. Esto
sera cierto si fuera constante, pero como vimos en el caso anterior, el parmetro
depende de la tensin V
CE
debido al efecto Early.


Efecto Early en la caracterstica de salida en emisor comn.



Anteriormente se analiz que un aumento de la polarizacin inversa de la unin
de colector (en este caso mediante un aumento de la tensin V
CE
) trae consigo una
disminucin de la anchura efectiva de la base, lo que se traduce en un aumento del del
transistor. En las curvas de salida en base comn las corrientes implicadas eran I
C
e I
E
que estaban relacionadas precisamente mediante (I
C
= I
E
). Sin embargo, debido a que
mantiene sus valores muy prximos a la unidad, las variaciones del mismo no afectan
significativamente a las curvas de salida, por eso en la zona activa las curvas eran
horizontales a todos los efectos.

En el caso que nos ocupa, las corrientes estn relacionadas a travs de |, no de

como en el caso anterior. As, mientras los valores de estn comprendidos tpicamente



entre 0,9 y 0,998, los valores de | correspondientes variarn entre 9 y 499. Lo cual nos
viene a demostrar que pequeas variaciones de implican grandes cambios de |. Por
ello las curvas caractersticas de salida en emisor comn, en la zona activa, estn
sensiblemente ms inclinadas que las de base comn.





Efecto Early en las caractersticas de salida.



En el ejemplo de la figura, podemos observar como un incremento en el valor de

del 0,1 % implica un incremento en el valor de | del 25 %


0, 9 s o s 0, 998
| =
o

o


9 s | s 499
o = 0, 995

o =

0,1%

o = 0, 996

1 2
| = 199

| =

25%

| = 249

1 2


Es por ello que van a haber grandes diferencias para cada transistor individual
dentro de las misma familia, esto es, dos transistores idnticos (misma numeracin, del
mismo fabricante, en principio, exactamente iguales) pueden tener valores de |
completamente dispares.







Especificaciones de la ganancia de corriente ( h
FE
) de un BJT.







Especificaciones de la ganancia de corriente ( h
FE
) de un BJT.


Es interesante hacer notar que el dato que ofrece el fabricante de transistores es
la ganancia de corriente en continua (h
FE
)



h
FE
=
I
C

I
B

(4,3)


Por otra parte, de la expresin (4,2) podemos obtener el valor de |


| =
I
C
I
CO

I
B
+ I
CO

(4,4)




Comparando las expresiones (4,3) y (4,4), podemos ver como h
FE
y | no son
exactamente lo mismo, aunque a efectos prcticos sus valores son realmente similares
(debido al pequeo valor de I
CO
). Es por ello que en la prctica se habla indistintamente
de h
FE
o | sin hacer distinciones







Regin de Corte:
Queda delimitada por la curva I
B
= 0 que marca el lmite entre las zonas activa y
de corte.




Corrientes en un BJT en Emisor Comn en la zona de corte.



Para I
B
= 0, segn la ecuacin (4,2)


I
C
= ( | + 1) I
CO
= I
CEO



Pero |, segn hemos visto anteriormente, puede valer hasta 499, lo cual nos
indica que a pesar de tener la entrada en circuito abierto, podemos tener una corriente
entre el colector y el emisor de 500 I
CO
. Y si bien el valor I
CO
, suele ser muy pequeo,
en determinadas condiciones (altas temperaturas, transistores de germanio, etc.) y al
estar multiplicado por un factor de 500, la corriente I
CEO
puede tener una importancia
relativa. Es por esto que la curva de I
B
= 0 esta sensiblemente ms separada del eje
horizontal que en el caso de las curvas en base comn.


Regin de Saturacin:




Razonando de forma anloga a como lo hicimos en las caractersticas de salida
en base comn. Vemos como en apenas 0,2 V (para un transistor de silicio) la corriente
de colector cae a 0 debido a que al estar las dos uniones polarizadas en directa, las
corrientes se anulan entre s.



Cada de las corrientes en la zona de saturacin.




4. Mediante un grfico explique la curva de respuesta de un transistor BJT NPN.









5. Explicar los parmetros hbridos del transistor para un modelo en pequea seal.



Parmetros hibridos


Modelo de parmetro h generalizado para un BJT NPN.
Reemplazar x con e, b o c para las topologas EC, BC y CC respectivamente.


Otro modelo comnmente usado para analizar los circuitos BJT es el modelo de parmetro h. Este
modelo es un circuito equivalente a un transistor de unin bipolar y permite un fcil anlisis del
comportamiento del circuito, y puede ser usado para desarrollar modelos ms exactos. Como se
muestra, el trmino "x" en el modelo representa el terminal del BJT dependiendo de la topologa
usada. Para el modo emisor-comn los varios smbolos de la imagen toman los valores especficos
de:
- x = 'e' debido a que es una configuracin emisor comn.
- Terminal 1 = Base
- Terminal 2 = Colector
- Terminal 3 = Emisor
- i
in
= Corriente de Base (i
b
)
- i
o
= Corriente de Colector (i
c
)
- V
in
= Tensin Base-Emisor (V
BE
)
- V
o
= Tensin Colector-Emisor (V
CE
)
Y los parmetros h estn dados por:
- h
ix
= h
ie
- La impedancia de entrada del transistor (correspondiente a la resistencia del
emisor r
e
).
- h
rx
= h
re
- Representa la dependencia de la curva I
B
V
BE
del transistor en el valor
de V
CE
. Es usualmente un valor muy pequeo y es generalmente despreciado (se
considera cero).
- h
fx
= h
fe
- La ganancia de corriente del transistor. Este parmetro es generalmente
referido como h
FE
o como la ganancia de corriente continua (
DC
) in en las hojas de
datos.
- h
ox
= h
oe
- La impedancia de salida del transistor. Este trmino es usualmente
especificado como una admitancia, debiendo ser invertido para convertirlo a
impedancia.
Como se ve, los parmetros h tienen subndices en minscula y por ende representan que
las condiciones de anlisis del circuito son con corrientes alternas. Para condiciones
de corriente continua estos subndices son expresados en maysculas. Para la topologa
emisor comn, un aproximado del modelo de parmetro h es comnmente utilizado ya que
simplifica el anlisis del circuito. Por esto los parmetros h
oe
y h
re
son ignorados (son
tomados como infinito y cero, respectivamente). Tambin debe notarse que el modelo de
parmetro h es slo aplicable al anlisis de seales dbiles de bajas frecuencias. Para
anlisis de seales de altas frecuencias este modelo no es utilizado debido a que ignora
las capacitancias entre electrodos que entran en juego a altas frecuencias.