PERCOBAAN 13 LOGIKA SEKUENSIAL SYNCHRONOUS COUNTER

A. Tujuan Percobaan 1. Agar mahasiswa menjelaskan penhertian dari synchronous counter 2. Agar mahasiswa mengetahui prinsip kerja dari rangkaian synchronous up-counter. 3. Agar mahasiswa mengetahui prinsip kerja dari rankaian synchronous down-counter. 4. Agar mahasiswa tau bagaimana kinerja dari rangkaian synchronous counter with ripple carry. B. Teori Dasar Pada pencacah biner tak sinkron setiap FF tidak berubah secara bersamaan (tidak terjadi sinkronisasi terhadap detak masukan), tetapi perubahan terjadi secara serial (bergantian) dimana perubahan keadaan suatu FF menunggu pemicuan dari FF sebelumnya. Hal ini menyebabkan terjadinya akumulasi waktu tunda. Keterbatasan tersebut dapat diatasi dengan menggunakan pencacah sinkron (paralel) dimana semua FF dipicu secara bersamaan (paralel) oleh detak masukan. Karena detak masukan dikenakan pada setiap FF maka digunakan beberapa gerbang dan cara untuk mengendalikan kapan suatu FF berubah keadaan dan kapan FF itu tetap oleh adanya pengaruh detak masukan. Untuk keperluan pengendalian itu dikerjakan melalui saluran masukan FF. missal J dan K. dengan demikian, alam merancang pencacah sinkron perlu menentukan agar J dan K setiap FF sebagai fungsi keluaran. Untuk mengurangi banyaknya fungsi biasanya digunakan FF-D dan FF-T, karena

104

dua flip-flop tersebut memiliki satu saluran masukan. Jika dibandingkan dengan pencacah tak sinkron, maka pada pencacah sinkron berlaku: 1. Saluran CK untuk semua flip-flop dihubungkan bersama sehingga detak masukan dikenakan pada setiap FF secara bersamaan (simultan). 2. Hanya FF paling depan, yang berkedudukan sebagai SLB, yang dikenai keadaan J=K=1 secara permanent. Saluran J dan K pada flip-flop yang lain dikendalikan melalui kombinasi keluaran FF-FF yang sesuai. 3. Pencacah setara. 4. Pencacah sinkron lebih cepat karena dapat menghitung frekuensi detak yang lebih tinggi untuk selang waktu yang sama. Sumber: Elektronika digital hal: 181 Operasi pada pencacah tak sinkron dapat dimodifikasi sedemikian rupa sehingga flip-flop dapat didetaki secara serempak oleh pulsa-pulsa masukan. Operasi ini dikenal sebagai mode sinkron yang mengurangi waktu tunda propogasi pada pencacah sehingga meningkatkan frekuensi operasinya. Frekuensi maksimum dari pulsa masukan dibatasi tunda propogasi pada pencacah di setiap flip-flop seperti di setiap pengendali sistem. Keuntungan kedua dari pencacah jenis sinkron adalah pada keluarannya tidak ditemukan penyandian karena semua flip-flop berubah statusnya secara serempak. Synchronous Up-Counter dapat berfungsi sebagai penghitung maju sedangkan Synchronous Down-Counter dapat berfungsi sebagi penghitung mundur. Output dari Synchronous Counter dengan Riple 105 sinkron memerlukan lebih banyak persambungan (rangkaian) bila dibandingkan dengan pencacah tak sinkron yang

Carry adalah sama dengan Synchronous Up-Counter sehingga dapat berfungsi sebagai penghitung maju Synchronous Counter dapat dibuat dari gerbang dasar AND, NAND, dan NOT serta JK Flip-Flop yang dirangkai sedemikian rupa. 1. Rangkaian Synchronous Up-Counter merupakan rangkaian yang akan mencacah naik bilangan biner setiap kedatangan pulsa pada sisi negatif ( ) yaitu mencacah mulai dari 0000 (0 dalam desimal) hingga 1111 (15 dalam desimal). 2. Rangkaian Synchronous Down-Counter merupakan rangkaian yang akan mencacah turun bilangan biner setiap kedatangan pulsa sisi negatif yaitu mencacah mulai dari 1111 (15 dalam desimal) hingga 0000 (0 dalam desimal). 3. Rangkaian Synchronous Counter dengan Ripple Carry merupakan rangkaian yang akan mencacah naik bilangan biner setiap kedatangan pulsa sisi negatif. Sumber: KF Ibrahim Teknik Digital hal.99 Synchronous counter disusun dengan keluaran setiap flip-flop

dihubungkan ke semua masukan bit signifikan yang melintasi rangkaian seri sebuah gerbang. Setiap gerbang megontrol setiap bit signifikan dari flip-flop untukdirubah keadaannya (toggle) pada clock transisi berikutnya. Pada Synchronous Up-Counter outputnya akan RENDAH sebelum ada input clock. Namun setelah diclock, maka terjadi perubahan pada outputnya diamana output pada saat diclock 1-16 maka secara berurut pula equivalen dengan bilangan desimal berurut sampai clock akhir. Karena control ini, penambahan clock bersama akan mensinkronkan data transfer dan semua flip-flop akan berubah keadaannya secara serempak (Job Sheet praktikum digital. Hal. 47). 106

Pada Synchronous Down-Counter semua outputnya akan TINGGI sebelum ada input clock. Namun setelah diclock, maka terjadi perubahan pada outputnya diamana output pada saat diclock 1-16 maka secara berurut pula equivalen dengan bilangan desimal berurut mundur mulai dari 15-0 sampai clock akhir Pencacah riak merupakan pencacah asinkron. Masing-masing flip-flop tidak memicu langkah secara tepat dengan pulsa detak. Untuk beberapa operasi frekuensi tinggi, semua tahapan dari pencacah harus dapat memicu secara bersama-sama. Pencacah seperti itu disebut : pencacah sinkron. Detak dihubungkan langsung ke masukan CLK dari masingmasing flip-flop. Kita katakana bahwa masukan CLK dihubungkan secara parallel. (Roger L. Tokheim Elektronika Digital hal. 163). Pada percobaan ini, dasar dari pencacah sinkron akan diujikan dan konsep dari pencacah yang dapat 107eprogram akan diperkenalkan. Synchronous Counter with Ripple Carry outputnya identik dengan Synchronous Up-Counter. Tabel 57. Tabel Kebenaran Synchronous up-counter input Number of clock 0 1 2 3 4 5 6 7 outputs 8=L4 0 0 0 0 0 0 0 0 4=L3 0 0 0 0 1 1 1 1 2=L2 0 0 1 1 0 0 1 1 1=L1 0 1 0 1 0 1 0 1 Decimal equivalent 0 1 2 3 4 5 6 7 107

Tabel 57. Tabel Kebenaran Synchronous up-counter Tabel 58. Tabel Kebenaran Synchronous up-counter input outputs Number of 8=L4 4=L3 2=L2 1=L1 clock 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 Tabel 58. Tabel Kebenaran Synchronous down-counter input Number of clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 outputs 8=L4 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 4=L3 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 2=L2 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1=L1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Decimal equivalent 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 Decimal equivalent 8 9 10 11 12 13 14 15 0

108

Tabel 59. Tabel Kebenaran Synchronous counter with ripple carry input Number of clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 outputs 8=L4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 4=L3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 2=L2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1=L1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Decimal equivalent 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0

C. Gambar Percobaan

Gambar 86. IC CMOS 4069

109

Gambar 87. IC CMOS 4023

Gambar 88. IC CMOS 4027

Gambar 89. IC CMOS 4081

110

Gambar 90. Sirkit Synchronous up-counter

Gambar 91. Sirkit Synchronous down-counter

Gambar 92. Sirkit Synchronous counter with ripple carry

111

D.

Alat dan Bahan 1. Paket Ic CMOS 2. Logic lab breadboard 3. Kabel penghubung

E.

Langkah Kerja Synchronous up-counter 1. Menginstal satu 4069 pembalik hax, dua 4023 tiga masukan yang rangkap tiga NAND gerbang-gerbang dan dua 4027 du8al JK flipflop-flip-flop di dalam papan racik yang logik. 2. Bangun sirkit seperti ditunjukkan pada gambar 92. 3. Initialize jam masuk (data pindah SW1= KETINGGIAN) dan membersihkan semua flip-flop (data pindah SW2 LOW ke(pada HIGH). 4. Saklar data yang di-set SW1 .pada masing-masing transisi, merekam indikasi-indikasi keluaran L1-L4 dan menghitung padanan sistim desimal. Catatan : Gerbang AND dihubungkan kepada semua flip-flop lebih penting di dalam paralel. hal ini membiarkan setiap nomor dari flip-flop dalam deretan hanya tundaan rambatan gerbang tambahan yang ditambahkan waktu penyiapan dari tiap bit lebih penting. bagaimanapun karena masingmasing fip-flop yang ditambahkan kepada rangkaian suatu Gerbang AND dengan masukan (kompleksitas sirkit). 5. Tempatkan klip yang logik di 4023 3-input yang rangkap tiga Gerbang NAND. Amati: masing-masing gerbang yang menerima data dari semua flipflop lebih sedikit atau signifincant dan mengendalikan ketika masukan 112 tambahan diperlukan

bit lebih penting. Karena semua flip-flop di dalam perubahan rangkaian menyatakan di suatu jam yang umum membingkai data keluaran flipflop ada tersedia secara serempak. Synchronous down-counter 1. Mengatur kembali sirkit seperti ditunjukkan pada gambar 93. 2. initialize masuk jam (SW1=HIGH), dan menetapkan lebih dulu semua flip-flop (SW2 LOW ke HIGH). 3. saklar data yang di-set SW1 .Pada masing-masing transisi merekam indikasi-indikasi keluaran L1-L4 dan menghitung padanan sistim decimal. 4. Membandingkan keluarannya dengan keluaran ripple down-counter. Synchronous counter with ripple carry 1. 2. 3. 4. Memasukkan satu IC 4081 Gerbang AND di dalam papan racik laboratorium yang logik. Mengatur kembali sirkit seperti ditunjukkan pada gambar 94. Memasukkan initialize jam dan clear semua flip-flop Saklar data yang di-set SW1 .Pada masing-masing transisi merekam indikasi-indikasi keluaran L1-L4 dan menghitung padanan sistim desimal. Catatan : cary di depan gerbang-gerbang secara urut. 5. Membandingkan riak membawa dan synchronous meja panjang tempat pelayanan para langganan tabel-tabel keluaran. kedua-duanya sirkit akan operasikan indentically sampai masing-masing sirkit maksimum frekuensi capabiltiy dicapai. 6. Attach the logic clip to the 4081 quad 2-input AND gate.

113

7. Menagtur saklar data sw2 dari low ke high dan atur saklar data sw1 selama 8 kali. Amati: ketika L3=high, L2=high dan L1=high pengaturan tingkatan logika harus melewati kedua gerbang AND sebelum semua dijangkau oleh input flip-flop. F. Hasil Percobaan Tabel 60. Tabel Kebenaran Synchronous up-counter input Number of clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 outputs 8=L4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 4=L3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 2=L2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1=L1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Decimal equivalent 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0

114

Tabel 61. Tabel Kebenaran Synchronous down-counter input Number of clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 outputs 8=L4 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 4=L3 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 2=L2 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1=L1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Decimal equivalent 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15

Tabel 62. Tabel Kebenaran Synchronous counter with ripple carry

115

Tabel 62. Tabel Kebenaran Synchronous counter with ripple carry input Number of clock 0 1 2 3 4 5 6 7 8 9 10 11 12 input Number of clock 13 14 15 16 G. outputs 8=L4 0 0 0 0 0 0 0 0 1 1 1 1 1 4=L3 0 0 0 0 1 1 1 1 0 0 0 0 1 2=L2 0 0 1 1 0 0 1 1 0 0 1 1 0 outputs 8=L4 1 1 1 0 4=L3 1 1 1 0 2=L2 0 1 1 0 1=L1 1 0 1 0 Decimal equivalent 13 14 15 0 1=L1 0 1 0 1 0 1 0 1 0 1 0 1 0 Decimal equivalent 0 1 2 3 4 5 6 7 8 9 10 11 12

Analisa data 1. Pada Synchronous Up-Counter outputnya akan RENDAH sebelum ada input clock. Namun setelah diclock, maka terjadi perubahan pada outputnya diamana output pada saat diclock 1-16 maka secara berurut pula equivalen dengan bilangan desimal berurut sampai clock akhir. 2. Pada Synchronous Down-Counter semua outputnya akan TINGGI sebelum ada input clock. Namun setelah diclock, maka terjadi perubahan pada outputnya diamana output pada saat diclock 1-16 maka secara berurut pula equivalen dengan bilangan desimal berurut mundur mulai dari 15-0 sampai clock akhir.

116

3. Synchronous Counter with Ripple Carry outputnya identik dengan Synchronous Up-Counter. H. Kesimpulan 1. Synchronous Counter merupakan rangkaian yang tersusun atas beberapa buah flip-flop yang dirangkai seri dimana clock dari setiap flip-flop diparalel sehingga semua flip-flop dipicu secara serempak dan metode ini akan mengurangi tunda propagasi pencacah sehingga meningkatkan frekuensi operasinya. 2. Rangkaian Synchronous Up-Counter merupakan rangkaian yang akan mencacah naik bilangan biner setiap kedatangan pulsa pada sisi negatif ( ) yaitu mencacah mulai dari 0000 (0 dalam desimal) hingga 1111 (15 dalam desimal). 3. Rangkaian Synchronous Down-Counter merupakan rangkaian yang akan mencacah turun bilangan biner setiap kedatangan pulsa sisi negatif yaitu mencacah mulai dari 1111 (15 dalam desimal) hingga 0000 (0 dalam desimal). 4. Rangkaian Synchronous Counter dengan Ripple Carry merupakan rangkaian yang akan mencacah naik bilangan biner setiap kedatangan pulsa sisi negatif.

117