Anda di halaman 1dari 52

Pr actica del laboratorio de circuitos electr onicos (LCEL) 2002-2003

Memoria de la pr actica.
Sistema de comunicaci on AM con b usqueda autom atica de canales.
JT-29
Agustn Palacios Laloy
Fernando Mendez Pagola
13 de febrero de 2004
1
1. Mejoras realizadas.
En la realizaci on de esta pr actica se han llevado a cabo las siguientes mejoras:
1. Realizaci on del emisor en placa de circuito impreso. Se efectu o un dise no mediante la herramienta Eagle y se obtuvo la placa
de circuito impreso en el departamento de ciruitos impresos de la escuela.
2. Simulaci on mediante pSpice. Se efectuaron simulaciones de los componentes principales del sistema, tratando de adecuarlas
a los valores esperados y a la vez simplicando aquellas partes que no podan ser includas simultaneamente debido a la
limitaci on en el n umero de nodos de la versi on gratuita. Se emple o el modelo de National Semiconductor para la simulaci on
del operacional LF353 empleado, y el modelo de BC107 proporcionado por la librera lecp.lib del laboratorio de electr onica
b asica.
3. Impementaci on del sistema digital mediante el empleo de un dispositivo programable, GAL22V10. Esta mejora se describe
en el apartado de dise no digital.
4. Realizaci on de los objetivos de la semana 9, funcionalidad completa y modo de b usqueda autom atica, que nalmente es una
mejora, y tambien est a descrito en el mismo apartado de dise no digital.
2
2. Dise no anal ogico y analtica.
En los primeros apartados se efect ua el an alisis te orico de los ltros, y a continuaci on se describen los dem as componentes,
mezclador, oscilador y detector, en relaci on con las medidas efectuada, el apartado de medida de ltros y el esquema electrico
empleado.
2.1. Filtro paso bajo de Sallen-Key.
La etapa de entrada del emisor incorpora un ltro paso bajo de frecuencia de corte superior en torno a los 2KHz, que garantiza
la limitaci on en banda, adecuada a la posterior modulaci on y emisi on, de la se nal que se desea emitir. Tambien se emplea este
ltro como etapa de ltrado a la salida del detector de envolvente, para eliminar los restos de frecuencia intermedia que queden
y enviar la se nal al amplicador de baja frecuencia.

+
Vo
Vi
V1
V2
nC
C
R mR
Figura 1: Esquema electrico del ltro de paso bajo de Sallen-Key empleado.
El ltro empleado es un ltro activo de Sallen-Key, con la topologa de la gura
1
1/

2
0

90

180

270

2 1 0 1 2
2
1
0
1
2
Figura 2: Representaci on polar de la re-
spuesta en frecuencia del ltro.
1. La gura de la derecha representa en coordenadas polares el m odulo frente a la
fase de la respuesta en frecuencia del ltro de paso bajo. No se trata de un diagrama
de Nyquist para el an alisis de estabilidad, pero permite comprobar r apidamente la
relaci on entre ganancia y fase de este tipo de ltros. En particular observemos que la
curva nace con 0
o
y va a morir al origen con -180
o
. La circunferencia interior marca
la cada a -3dB y coincide con el desfase de -90
o
, pues estos ltros son de segundo
orden.
Para el dise no del ltro, en primer lugar tratemos de obtener la funci on de trans-
ferencia supuesto un operacional ideal
1
. F acilmente se obtienen las siguientes ecua-
ciones en el dominio de Laplace:
(i) V
2

_
s C +
1
R
_

V1
R
= 0
(ii) V
1

_
s n C +
1
R
+
1
mR
_

Vi
mR
V
o
s n C
V2
R
= 0
(iii) V
2
= V
o
Inmediatamente tenemos:
de (i) y (iii),
V
o
= V
2
=
V
1
sCR + 1
y despejando,
V
i
=
V
1
_
s
2
C
2
R
2
nm + sCRm + sCR + 1
_
sCR + 1
nalmente el cociente V
o
/V
i
nos proporciona la expresi on de la funci on de transferencia del ltro:
H
LP
=
V
o
V
i
=
1
s
2
C
2
R
2
nm + s (CR (m + 1)) + 1
y tambien podemos obtener la impedancia de entrada como:
Z
inLP
=
V
i
I
i
= V
i
/
V
i
V
1
m R
=
V
i
mR
V
i
V
1
=
s
2
C
2
R
2
nm + s (CR (m + 1)) + 1
sC (sCRn + 1)
La expresi on de la funci on de transferencia se puede poner trivialmente en la forma:
1
Esta primera aproximaci on nos permite simplicar bastante el an alisis te orico y el dise no, y efectos de orden superior debidos a las caractersticas
del amplicador operacional empleado LF353 ser an introducidos en la simulaci on de pSpice.
3
H
LP
=
1
s
2
C
2
R
2
nm + s (CR (m + 1)) + 1
=
1
(sT
0
)
2
+ 2T
0
s + 1
donde el denominador est a en la forma del trinomio
2
bien conocido de la forma can onica que s olo permite la aproximaci on
asint otica razonable para valores de entorno a 1/

2 o al menos mayor que 1/2, puesto que para valores menores el par ametro de
calidad, que depende inversamente de aumentar a signicativamente y la aproximaci on de Bode ser a muy grosera en un entorno
de la pulsaci on natural
3
.
Identicando en los denominadores tenemos:
T
2
0
= C
2
R
2
nm y 2T
0
= CR (m + 1)
de donde se tiene f acilmente
f
n
=
1
2T
0
=
1
2CR

nm
, =
(m + 1)
2

nm
y Q =
1
2
=

nm
(m + 1)
donde Q responde al criterio habitual de elecci on del par ametro de calidad para estos sistemas de segundo orden, en relaci on
con la expresi on de . Puesto que para Q = 1/

2 se tiene el mismo valor de ( =

2/2 0,7) y la pulsaci on natural adquiere


el signicado de pulsaci on de corte del ltro de paso bajo escribiremos f
0
f
n
.
Adicionalmente resulta interesante obtener los ceros del denominador de H
LP
, resolviendo:
s
2
zD
C
2
R
2
nm + s
zD
CRm + s
zD
CR + 1 = 0 s
(1),(2)
zD
=
1
2

1 m

1 + 2m + m
2
4nm
nmRC
de donde es inmediata la factorizaci on del denominador como:
A
N

i=1
_
s s
(i)
zD
_
Mi
= C
2
R
2
nm
_
s
1
2

1 m

1 + 2m + m
2
4nm
nmRC
_

_
s
1
2

1 m +

1 + 2m + m
2
4nm
nmRC
_
siendo A el coeciente de mayor peso del polinomio en s factorizado, N el n umero de ceros del denominador y M sus respectivas
multiplicidades. Los ceros s
(i)
zD
del denominador son los polos s
(i)
PH
LP
de la funci on de transferencia completa
4
.
A continuaci on, seguiremos el metodo de dise no descrito en el enunciado de la pr actica, teniendo en cuenta que buscamos
obtener Q =
1

2
y f
0
= 2KHz.
1. Tomamos un valor de partida razonable, de R

= 47K.
2. Entonces tenemos C

=
1
4Qf0R

= 0,11972 10
8
F
3. Calculamos n

= 4 Q
2
= 2
4. Tratamos de escoger dos valores comerciales de condensadores tales que C

= C

y n n

. Una elecci on razonable, teniendo


en cuenta la disponibilidad de valores comerciales de condensadores es: C = 1 10
9
F y n = 4,7. De forma que se tienen
condensadores de C = 1nF y n C = 4,7nF.
5. Calculamos seguidamente k y m: k =
n
Q
2
2 = 7,4 y m =
k+

k
2
4|
2
= 7
6. Calculamos el valor de R: R =
1
2

mnf0C
= 13873,69.
7. Finalmente escogemos los valores comerciales de resistencia R = 12K y m R = 100K
Con estos valores comerciales, los par ametros del ltro son:
Q =

m n
m + 1
= 0,6705351198 <
1

2
= 0,7071067...
f
0
=
1
2

m n R C
= 2119,24 > 2000
2
T
0
=
1
n
es el inverso de la pulsaci on natural no amortiguada y es el factor de amortiguamiento.
3
Oppenheim, Willsky y Nawab ((Se nales y sistemas)) , secci on 6.5 y
K. Ogata, ((Modern Control Engineering)) para un tratamiento de sistemas hasta tercer orden desde la perspectiva de la realimentaci on.
4
N otese que estos polos se pueden obtener alternativamente obteniendo los ceros del trinomio (sT
0
)
2
+2T
0
s +1, quedando el resultado m as general
s
(1,2)
P
H
= n

1
2

, donde y n son los par ametros que dependen de las caractersticas del sistema de segundo orden estudiado.
4
En denitiva, hemos obtenido un ltro con una frecuencia de corte superior algo mayor de la deseada y un factor Q, algo
menor. Comprobaremos ahora c omo afectan estas desviaciones a las caractersticas del ltro.
Podemos ver en la gura de la izquierda que la impedan-
70
80
90
100
110
120
130
140
150
160
170
180
190
200
10
2
10
3
10
4
10
5
10
6
Frecuencia(Hz)
[Z
i
[
(K)
Figura 3: Impedancia de entrada del ltro paso bajo.
cia de entrada del ltro tiene un valor sucientemente
grande para todas las frecuencias. En la gura est a rep-
resentado el m odulo de la impedancia de entrada como
funci on de la frecuencia para el ltro dise nado. Puede ob-
servarse que esta se mantiene por encima de 80K para
cualquier frecuencia (teniendo en cuenta la tendencia asint otica
por la derecha) . Este valor es sucientemente grande para
que no se produzcan efectos de carga o alteraciones del
comportamiento de este ltro, puesto que la etapa que lo
ataca tiene una impedancia de salida baja.
La respuesta en frecuencia puede observarse en la gura
4, que muestra una caracterstica muy ajustada al deseo de
dise no original. Por otra parte podemos ver en las guras
5 y 6 la respuesta temporal del ltro al escal on unitario
y a una se nal de ejemplo. De la respuesta al escal on ob-
servamos que la variaci on sobre el valor de Q deseado no
resulta especialmente grave y la respuesta obtenida es m as
que aceptable.
Podemos concluir que el ltro conserva las propiedades
esenciales deseadas, tiene una aceptable frecuencia de corte
y una buena respuesta temporal de forma que no parece
necesario efectuar modicaciones sobre los valores obtenidos.
80
70
60
50
40
30
20
10
0
10
2
10
3
10
4
10
5
180
135
90
45
0
2120
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 4: Respuesta en frecuencia obtenida, supuesto un operacional ideal del ltro de Sallen-Key de 2KHz de frecuencia de corte.
Se han marcado las trazas de la frecuencia de corte y la lnea de -3dB. La lnea continua corresponde al m odulo y la discontinua
a la fase. Tambien se ha dibujado la aproximaci on asint otica de Bode.
5
0 0.2 0.4 0.6 0.8 1
0
0.2
0.4
0.6
0.8
1
tiempo en milisegundos
respuesta
temporal
Figura 5: Respuesta al escal on de Heaviside del ltro de paso bajo de Sallen-Key. El tiempo de representaci on es 2T = 2/f
0d
=
2/2000 = 1ms. Se puede observar una respuesta razonablemente r apida, en la que la pulsaci on amortiguada apenas es apreciable
y que s olo supera ligeramente la ganancia unidad en el transitorio.
0 1 2 3 4 5
2
1
0
1
2
tiempo en milisegundos
respuesta
temporal
Figura 6: Ejemplo de ltrado de una se nal paso bajo compuesta por dos sinusoides superpuestas, de amplitud unitaria y frecuencias
500Hz y 8500Hz, donde se ha eliminado el transitorio. Una se nal paso bajo con un rizado de entorno a decenas de KHz ser a la
se nal de salida del detector de envolvente, que se ltrar a mediante este ltro en la etapa de salida del receptor.
6
2.2. Filtros paso banda.
Empleamos los ltros paso banda de segundo orden descritos en el enunciado de la pr actica y que responden al esquema
electrico de la gura 7.
-
+
Vo
Vi
V1 V2
C
C
R2
R1
Figura 7: Esquema electrico de los ltros paso banda empleados.
De la topologa del circuito de la gura tenemos:
(i) V
1

_
1
R1
+ 2 s C
_

Vi
R1
V
o
s C V
2
s C = 0
(ii) V
2

_
1
R2
+ s C
_
V
1
s C
Vo
R2
= 0
(iii) V
2
= 0
De (ii) y (iii), V
o
= V
1
s C R
2
y sustituyendo en (i), V
i
= V
1
+ 2 V
1
sCR
1
+ V
1
s
2
C
2
R
1
R
2
Finalmente obtenemos la funci on de transferencia V
o
/V
i
:
H
BP
=
V
o
V
i
=
sCR
2
1 + 2 sCR
1
+ s
2
C
2
R
1
R
2
y la impedancia de entrada:
Z
inBP
=
V
i
I
i
= V
i
/
V
i
V
1
R
1
=
V
i
R
1
V
i
V
1
=
1 + 2 sCR
1
+ s
2
C
2
R
1
R
2
s C (2 + sCR
2
)
La funci on de transferencia de este ltro puede ser escrita en la forma:
H
BP
=
V
o
V
i
=
sCR
2
s
2
C
2
R
1
R
2
+ 2sCR
1
+ 1
=
sT
1
(sT
0
)
2
+ 2T
0
s + 1
identicando:
T
2
0
= C
2
R
1
R
2
y 2T
0
= 2CR
1
y nalmente:
T
0
= C
_
R
1
R
2
f
n
=
1
2T
0
=
1
2C

R
1
R
2
, =
R
1

R
1
R
2
=
_
R
1
R
2
y Q =
1
2
=
1
2

_
R
2
R
1
donde se ha procedido de manera an aloga al caso anterior, y en este caso la frecuencia natural f
n
adquiere el signicado de
frecuencia central f
0
del ltro, que tiene caracterstica de paso banda como consecuencia de la introducci on del cero.
Los polos de esta caracterstica se obtienen f acilmente, a partir de la expresi on general de factorizaci on del trinomio en el
denominador:
s
(1,2)
PH
BP
=
1
C

R
1
R
2
_

R
1

R
1
R
2
j
_
1
R
1
R
2
_
En la pr actica disponemos de dos tipos de ltros paso banda, uno centrado en el entorno de 100KHz, y otro centrado en el
entorno de los 18KHz.
7
2.2.1. Filtro de paso banda de 100KHz de frecuencia central y 50KHz de ancho de banda.
Este ltro lo emplearemos como ltro de salida del emisor, como ltro de entrada en el receptor y tambien para ltrar la salida
casi-triangular de los osciladores. En la p agina 13 del enunciado de la pr actica se indica que se centrar a el ltro entorno a los
97KHz, pero en nuestro dise no partiremos de 100KHz de frecuencia central.
Con la caracterizaci on de la frecuencia central y la banda de paso, tenemos Q = f
0
/B
W
= 100KHz/50KHz = 2.
La ganancia a la frecuencia central es entonces H
oBP
= 2 Q
2
= 8
1. En primer lugar escogemos un valor comercial para los condensadores, tras varias pruebas un valor razonable es C = 220pF.
2. Calculamos R
2
=
Q
foC
= 28937,26 y R
1
= R
2
/
_
4 Q
2
_
= 1808,57
3. Los valores comerciales m as cercanos son R
1
= 1800 y R
2
= 28,7K; sin embargo, ante la imposibilidad de conseguir
resistencias de 28,7K (serie E48), nalmente empleamos R
2
= 33K al ser el valor m as pr oximo encontrado.
El primer efecto que esperamos por haber tomado R
2
= 33K es una disminuci on de la frecuencia central y un aumento de Q.
En efecto al recalcular los par ametros del ltro, con los valores comerciales que hemos conseguido tenemos:
f
o
=
1
2

R
1
R
2
C
= 93,865KHz < 100KHz
Q =
1
2

_
R
2
R
1
= 2,1487 > 2
En la gura 9 podemos observar la respuesta en fre-
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
5.5
6
10
4
10
5
10
6
0.747
Frecuencia(Hz)
[Z
i
[
(K)
Figura 8: M odulo de la impedancia de entrada del ltro de paso banda
de frecuencia central en el entorno de los 100KHz.
cuencia del ltro as obtenido, donde el valor de la ganancia
a la frecuencia central es H
oBP
= [H
BP
[[
s=2jfo
= 9,16
(Correspondiente a 19.24dB)
La frecuencia de corte
5
inferior resulta ser 74509 Hz y
la frecuencia de corte superior 118249 Hz, resultando un
ancho de banda de aproximadamente B
w
=
fo
Q
= 43684
118249 74509 = 43740Hz
El ltro obtenido, pierde en parte las prestaciones de-
seadas y consigue un ancho de banda inferior. A pesar
de esto, teniendo en cuenta las frecuencias de corte y las
frecuencias de las portadoras (82KHz, 92KHz, 102KHz y
112KHz), a un tiene suciente ancho de banda como para
que pasen todas las se nales (con un ancho de banda de
4KHz) sin excesiva atenuaci on. Por otra parte, la impedan-
cia de entrada cae hasta 747 a la frecuencia central, que
es una impedancia que podra comenzar a cargar la sali-
da del mezclador, aunque como veremos este efecto no es
crtico.
Adicionalmente, este ltro se emplea tambien para l-
trar la salida del oscilador casi-triangular, y aunque la se nal
resultante tras el ltrado tiene una distorsi on arm onica su-
perior a lo que es deseable en un oscilador, teniendo en
cuenta que el esquema de demodulaci on se basa en detec-
ci on no coherente, no supone ning un problema modular
con un seno algo distorsionado y el mismo ltro sirve tam-
bien a nuestro prop osito de ltrar las portadoras.
5
fc

|H
BP
(fc)|
dB
= |Ho
BP
|
dB
3dB, que puede ser resuelta por metodo numerico en el caso m as general.
8
20
10
0
10
20
10
4
10
5
10
6
270
180
90
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 9: Respuesta en frecuencia del ltro paso banda de 100KHz de frecuencia central y 50KHz de ancho de banda. Se han
marcado las trazas de la frecuencia central y las frecuencias de corte a 3dB por debajo de la ganancia a la frecuencia central,
as como la traza de 3dB por debajo de la ganancia m axima.
9
2.2.2. Filtro de paso banda de 18KHz de frecuencia central y 4KHz de ancho de banda.
Este ltro implementa el amplicador de frecuencia intermedia. En la pr actica empleamos una cascada de dos de estos ltros,
para conseguir una buena selectividad en frecuencia y la amplicaci on necesarias para poder efectuar la demodulaci on incoherente
mediante un detector de envolvente, construido mediante un diodo detector y un ltro paso bajo.
Con la caracterizaci on de la frecuencia central y la banda de paso, tenemos Q = f
0
/B
W
= 18KHz/4KHz = 4,5.
La ganancia a la frecuencia central es entonces H
oBP
= 2 Q
2
= 40,5
1. En primer lugar escogemos un valor comercial para los condensadores, para este ltro tomamos C = 470pF.
2. Calculamos R
2
=
Q
foC
= 169313,77 y R
1
= R
2
/
_
4 Q
2
_
= 2090,29
3. Los valores comerciales m as cercanos disponibles son R
1
= 2K y R
2
= 160K.
Como consecuencia de la desviaci on de los valores comerciales respecto de los estimados, obtenemos una frecuencia algo superior
y una calidad ligeramente inferior:
f
o
=
1
2

R
1
R
2
C
= 18,929KHz > 18KHz
Q =
1
2

_
R
2
R
1
= 4,4721 < 4,5
En la gura 11 podemos observar la respuesta en fre-
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
10
4
10
5
0.43
Frecuencia(Hz)
[Z
i
[
(K)
Figura 10: M odulo de la impedancia de entrada del ltro de paso
banda de frecuencia central en el entorno de los 18KHz.
cuencia del ltro as obtenido, donde el valor de la ganan-
cia a la frecuencia central es H
oBP
= [H
BP
[[
s=2jfo
= 40
(Correspondiente a 32dB)
La frecuencia de corte inferior resulta ser 16936 Hz y la
frecuencia de corte superior 21158Hz, resultando un ancho
de banda de aproximadamente B
w
=
fo
Q
= 4232 21158
16936 = 4223Hz
El ltro que hemos dise nado responde razonablemente
bien, tanto en terminos de comportamiento a la frecuencia
central como en cuanto al ancho de banda deseado, puesto
que realmente el incremento no deseado sobre la frecuen-
cia central, s olo modica ligeramente las frecuencias de
oscilador local en el receptor.
El termino crtico de este ltro tal vez sea la impedan-
cia de entrada, que como puede observarse, para la fre-
cuencia central cae hasta unos 400 lo que tal vez acarree
problemas de acoplamiento entre etapas. En el apartado de
simulaci on se comprobar a c omo a pesar de que existe un
cierto efecto de carga, no se desvirt ua el comportamiento
del ltro y se obtiene suciente ganancia para el detector
de envolvente.
10
0
10
20
30
40
10
3
10
4
10
5
270
180
90
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 11: Respuesta en frecuencia del ltro paso banda de 18KHz de frecuencia central y 4KHz de ancho de banda. Se han
marcado las trazas de la frecuencia central y las frecuencias de corte a 3dB por debajo de la ganancia a la frecuencia central,
as como la traza de 3dB por debajo de la ganancia m axima. Tambien se ha trazado la aproximaci on asint otica, que resulta de
muy poca utilidad, al tener el factor de calidad un valor muy elevado como para que el error cometido por la aproximaci on sea
aceptable.
2.3. Aproximaci on asint otica.
En este apartado se incluyen las representaciones de la aproximaci on asint otica en un margen m as amplio de frecuencia,
as como el metodo para la obtenci on de la misma.
Para efectuar la aproximaci on sobre sistemas de segundo orden, a partir de la pulsaci on natural se tiene una asntota que puede
describirse como una recta de pendiente -40dB/dec, 40log
10
f .En el caso del ltro paso banda, teniendo en cuenta el efecto del
cero en el origen, tendremos una asntota creciente con pendiente 20dB/dec, 20log
10
f, hasta la pulsaci on natural, y la asntota a
partir de la pulsaci on natural, de pendiente -40+20dB/dec, ser a de la forma 20log
10
f.
Podemos tomar m odulos sobre la forma espectral de la funci on de transferencia,
H(s) =
1
(sT
0
)
2
+ 2T
0
s + 1
=
1
(s/
n
)
2
+ 2s/
n
+ 1
H(j) =
1
1 (/
n
)
2
+ j2/
n
[H(j)[ =
1
_
_
1

2

2
n
_
2
+
_
2

n
_
2
y tomar logaritmos sobre los m odulos, pasando a dB multiplicando por 20:
20 log
10
[H(j)[ = 0 10 log
10
_
_
1

2

2
n
_
2
+
_
2

n
_
2
_
Para
i

n
20 log
10
[H(j
i
)[ 0 10 log
10
_
(1 0)
2
+ 0
_
= 0
y para
s

n
20 log
10
[H(j
s
)[ 0 10 log
10
_

4
s

4
n
+ 4
2

2
s

2
n
_
10 log
10
_

4
s

4
n
_
= 40 log
10
(
s
) + 40 log
10
(
n
)
De forma que las asntotas son, desde baja frecuencia, una recta horizontal a 0dB, y a partir de
n
una recta que cae 40dB/dec;
ambas rectas se cortan para =
n
.
11
Para el ltro paso banda, podemos estudiar la asntota asociada al cero, y luego sumar las asntotas sobre el sistema de segundo
orden sin cero, debido a la propiedad de la suma de logaritmos.
Para H
c
(s) = sT
1
= sCR
2
, tenemos:
20 log
10
([H
c
(j)[) = 20 log
10
(T
1
) = 20 log
10
(CR
2
) + 20 log
10
()
que es una recta con pendiente 20dB/dec, que a la pulsaci on unitaria toma el valor 20 log
10
(CR
2
)
Para la aproximaci on de la fase se puede hacer un an alisis parecido, operando sobre la fase de la funci on de transferencia,
o simplemente llegar al resultado mediante el razonamiento de la aproximaci on de fase, que opera sobre la decada anterior y
la siguiente a la pulsaci on de codo de asntotas, donde la pendiente de la fase es de -45
o
por cada 20dB/dec de diferencia de
pendientes en el codo.
Las asntotas para el ltro paso bajo son sucientemente claras sobre la gura 4, pues simplemente se trata de una asntota
que cae a 40dB/dec a partir de la frecuencia de corte, siendo la asntota para baja frecuencia la recta horizontal a 0dB, y para la
fase, se tiene una recta de pendiente -90
o
/dec que evoluciona desde la decada anterior a la frecuencia de corte hasta la siguiente,
y tiene por lmites 0
o
en baja frecuencia y -180
o
en la alta frecuencia.
Para el ltro paso banda de 18KHz, tenemos R
1
= 2K; R
2
= 160K; C = 220pF y f
n
= 18929Hz, de forma que la
aproximaci on asint otica, estima para la frecuencia central una ganancia de 20 log
10
(220 10
12
160 10
3
) + 20 log
10
(218929) =
12,437dB. A partir de este punto se pueden trazar las asntotas, creciente a 20dB/dec por la izquierda y decreciente a -20dB/dec
por la derecha; la aproximaci on de la fase se obtiene trivialmente, teniendo en cuenta que el polo en el origen adelanta la fase 90
o
,
pero en la funci on de transferencia se comenzar a con -90
o
, pues se trata de un ltro inversor (la funci on de transferencia tiene
signo negativo sobre la forma can onica).
Y su representaci on es:
40
30
20
10
0
10
20
10
2
10
3
10
4
10
5
10
6
10
7
360
270
180
90
1.8910
4
12.4
Frecuencia(Hz)

H
(

)
[H[
(dB)
Para el ltro paso banda de 100KHz, tenemos R
1
= 1,8K; R
2
= 33K; C = 470pF y f
n
= 93865Hz, quedando la ganancia
estimada por la aproximaci on asint otica a la frecuencia central 20 log
10
(470 10
12
33 10
3
) + 20 log
10
(293865) = 19,2259dB.
Y su representaci on es:
12
40
30
20
10
0
10
20
10
2
10
3
10
4
10
5
10
6
10
7
10
8
360
270
180
90
9.3910
4
19.2
Frecuencia(Hz)

H
(

)
[H[
(dB)
Se puede observar que al no depender la aproximaci on asint otica del factor de amortiguamiento (ni por tanto de Q), se comete
un gran error en estos ltros, en especial en la fase, como puede observarse en las guras del dise no de ltros.
2.4. Etapa de entrada del emisor.
La etapa de entrada del emisor, en la gura 17 en la p agina 21, est a compuesta de una resistencia de entrada peque na, que
permite cargar adecuadamente la salida del dispositivo reproductor de audio que proporciona la se nal, un atenuador variable, que
permite modicar el nivel de la se nal de entrada, de tal forma que sea adecuado para la entrada del mezclador, y un ltro paso
bajo que permite limitar en banda la se nal de entrada, de forma que la se nal modulada no tenga un ancho de banda excesivo y
sea recuperada adecuadamente por el receptor.
Esta etapa presenta una baja impedancia de entrada para el dispositivo reproductor de audio, lo que es aconsejable, pues ha
de comportarse de modo parecido a como lo haran unos auriculares, que presentan baja impedancia de entrada. Por otra parte,
la impedancia de salida muy baja, por ser la impedancia de salida del ltro paso bajo, que presenta una impedancia de salida con
la caracterstica de la gura 28 en la p agina 27, obtenida mediante simulaci on, y que es menor que la impedancia de salida del
operacional, como consecuencia de la realimentaci on; puesto que el an alisis es complicado y la propia impedancia de salida del
operacional es sucientemente baja, se ha prescindido de efectuar el an alisis completo de la impedancia de salida.
2.5. Dise no y funcionamiento de los osciladores.
Para los osciladores se emplean los esquemas electricos de las guras 18 en la p agina 22 y 20 en la p agina 23 . Se trata de un
oscilador basado en un circuito aestable, construido con un inversor con ciclo de histeresis, que carga y descarga alternativamente
un condensador a traves de una cierta resistencia. Tomando como salida la se nal en el condensador tenemos una se nal compuesta
por los tramos de carga y descarga. Puesto que la carga se efect ua a traves de una resistencia y a tensi on constante el resultado
es una se nal compuesta por tramos exponenciales, que tiene un aspecto muy parecido al de una se nal triangular.
La frecuencia de oscilaci on depende del producto RC y de las caractersticas de histeresis del inversor. Podemos emplear como
primera aproximaci on el resultado f
osc

1
0,707RC
.
Hemos escogido un condensador de 47nF, de forma que las resistencias asociadas son aproximadamente:
Frecuencias en el emisor Resistencia ()
82KHz 367
92KHz 327
102KHz 295
112KHz 268
Frecuencias en el receptor
100KHz 300
110KHz 273
84KHz 358
94KHz 320
Donde para el receptor se ha empleado la frecuencia superior para los dos primeros canales y la inferior para los dos ultimos,
de forma que se garantiza que las frecuencias del oscilador local en recepci on est an dentro de la banda de paso del ltro paso
13
banda empleado. Estos valores de resistencia pueden ajustarse siempre mediante potenci ometros multivuelta de 1K, y se ha de
tener en cuenta que el valor preciso de la constante que afecta la frecuencia de oscilaci on as como el ciclo de trabajo obtenido
dependen del integrado que se emplee, de forma que los valores de resistencia nales se ajustar an a traves de la medida de la
frecuencia obtenida.
La se nal oscilante de tramos exponenciales obtenida es una se nal bastante concentrada en frecuencia, pero tiene asociadas
ciertas componentes de alta frecuencia que podremos eliminar con el ltro paso banda que se sit ua a la salida de los osciladores.
La se nal nal obtenida tiene cierta distorsi on arm onica, pero esto no es obst aculo para observar las se nales esperadas en los
colectores de los mezcladores. El acoplo del oscilador triangular con el ltro se efect ua a traves de un buer, que elimina el
problema de efecto de carga y desviaci on en frecuencia que supondra conectar directamente la salida por el condensador con la
entrada del ltro paso banda, debido que la impedancia terminal de este no es sucientemente alta.
En el caso del oscilador del emisor la salida se hace a traves de un atenuador variable que permite ajustar el nivel de portadora
que entra al mezclador. La se nal triangular tiene una amplitud comprendida entre los 600mVpp y 700mVpp, y a la salida del
atenuador se consigue una se nal de 70mVpp, apta para la entrada del mezclador.
En el oscilador del receptor la se nal triangular tambien se acopla mediante un buer al ltro paso banda, y es llevada a un
atenuador activo jo, de ganancia -0.047. La amplitud de la se nal triangular es de aproximadamente 770mVpp, y a la salida
entorno a los 200mVpp.
2.6. Dise no y funcionamiento de los mezcladores.
La etapa mezcladora empleada, guras 19 en la p agina 22 y 21 en la p agina 23, se basa en el empleo de un transistor polarizado
en conguraci on de emisor com un, al que se ataca en base con una se nal sucientemente grande como para observar efectos no
lineales desarrollables en serie de Taylor en el colector, como se describe en el enunciado de la pr actica. La salida por colector
ser a siempre ltrada paso banda para obtener, en el caso del emisor la se nal AM que se desea enviar, y en el caso del receptor, la
se nal de frecuencia intermedia para la detecci on.
Efectuando el an alisis de la polarizaci on, para = 200 1 tenemos:
V
B
2V
cc
R
B2
/(R
B1
+ R
B2
) V cc = 10 10 10
3
/(56 10
3
+ 10 10
3
) 5 = 3,48V
V
E
V
B
0,7 = 4,18V
I
B
I
C
= [V
E
(V
cc
)]/R
E
(4,18 + 5)/10
3
= 0,82mA
V
C
= V
cc
R
C
I
C
4,198V
Valores que coinciden razonablemente con la simulaci on (gura 37 en la p agina 32) y con las medidas de laboratorio.
Adicionalmente tenemos, que para V
T
= 0,025V y = 200,
g
m
= I
c
/V
T
0,82 10
3
/0,025 = 0,0328, y de g
m
r

= , r

= /g
m
= 200/0,0328 = 6,097K
En estas condiciones tenemos que a la entrada del transistor, para se nal, se formar a un atenuador, y el paralelo de resistencias
a la entrada queda (tomando para h
ie
, r

) :
R
eq
= R
B1
//R
B2
//h
ie
3,547K
Hemos tomado 6,8K para R
P
y R
BB
, de forma que el divisor para cada se nal cuando la otra est a a masa est a descrito por
la relaci on:
v
beS
= V
S

Req//RP
RP +Req//RP
= V
S

2331
6800+2331
= V
S
0,2552
En el mezclador del emisor, se llega a la base con una se nal suma de unos 27mVpp o menos para un nivel razonable de se nal
de entrada producida por un equipo port atil convencional (sin subir el volumen al m aximo, ni teniendolo muy bajo). La salida
por colector es de 99.4mVpp. La ganancia de la etapa, despreciando h
oe
frente a R
C
en el paralelo de salida, para un modelo de
peque na se nal, sera A
mid
g
m
R
c
v
be
= 3,2v
be
, para los valores antes supuestos. El valor de ganancia obtenido corresponde
a -3.6 (salida por colector de 99.4mVpp), de forma que teniendo en cuenta la dependencia con los par ametros del transistor,
est a dentro de un margen aceptable de error respecto de la primera aproximaci on. La salida del emisor es entonces de 140mVpp.
En el caso del receptor, en el mezclador se obtienen resultados de comportamiento similares, aunque en este caso la ganancia
es aproximadamente de -2.82 (entrada de 70mVpp y salida por colector de 197mVpp), y se trabaja con una se nal de amplitud
mayor, que si bien no lleva al transistor al corte introduce efectos de orden superior. Tanto la simulaci on en pSpice de un mezclador
trabajando en un regimen de se nales de mayor amplitud, como las medidas de laboratorio demuestran que es posible efectuar la
mezcla de esta manera, que permite por otra parte, el empleo de un unico atenuador a la salida del mezclador, que a su vez sirve
para acoplar la etapa de mezclador con el amplicador de frecuencia intermedia, disminuyendo el efecto de carga entre las etapas.
Tras la atenuaci on y el amplicador de frecuencia intermedia se tiene a la salida una se nal de 3.75Vpp, de amplitud suciente
para ser llevada a la etapa de detecci on.
2.7. Dise no y funcionamiento de los detectores de envolvente.
Para los detectores de envolvente empleamos el esquema de la gura 23. Para la detecci on de la se nal mensaje, empleamos
un detector de envolvente ((r apido)), que detecta sobre semiciclos positivos, y que tiene a la salida del diodo detector una RC con
constante de tiempo
s
= 4,7 10
3
100 10
9
= 4,7 10
4
s;
1
s
= 2127Hz, que con las se nales empleadas, permite detectar
se nales de 2KHz atenuando razonablemente la frecuencia intermedia. Esta se nal de detecci on es llevada a la etapa de salida,
donde se ltrar a paso bajo para eliminar los restos de frecuencia intermedia, y ser a llevada al amplicador de potencia, del que se
obtendr a una salida apta para la audici on mediante auriculares convencionales.
El detector de envolvente que funciona sobre los semiciclos negativos, tiene una constante de tiempo
p
= 150 10
3
1 10
6
=
0,15s
1
p
= 6,6Hz, sucientemente lento para detectar la presencia de portadora. Esta se nal de detecci on de portadora, es
14
llevada a un operacional funcionando como comparador, que compara con un umbral obtenido mediante un potenci ometro de
ajuste, y adaptado posteriormente a niveles l ogicos mediante un diodo, que se polariza mediante una resistencia de 10K, y un
inversor con histeresis, polarizado entre +5v y masa.
El umbral se ajusta a -900mV, sucientemente peque no como para garantizar que todas las portadoras se detectan sintonizando
el canal adecuado, y sucientemente grande como para asegurar que no se detecta portadora por se nales de ruido o residuos de
otras se nales.
2.8. Etapa de salida del receptor.
Esta etapa consta unicamente de un ltro paso bajo y un amplicador de potencia, recibe la se nal de detecci on, y la adecua
para su escucha mediante auriculares. El ltro paso bajo es el mismo que se emple o en la etapa de entrada del emisor, y el montaje
de potencia corresponde al montaje b asico de amplicaci on con ganancia 20 del amplicador de BF LM386. El ltrado paso bajo
reduce notablemente los residuos de alta frecuencia que dej o el detector de envolvente (principalmente frecuencia intermedia, pero
tambien componentes de otras frecuencias, debido a que la detecci on se puede aproximar como el producto por un tren de pulsos
rectangulares enganchados con el oscilador local, y que en frecuencia dejan residuos en forma de sinc al convolucionarse con el
espectro de la se nal original, y entre ellos est a la se nal paso bajo que se desea recuperar).
15
3. Medida de ltros.
En este apartado se presentan las medidas de laboratorio sobre los ltros y su comparaci on con la expresi on analtica obtenida
anteriormente. Los resultados obtenidos concuerdan con los valores te oricos esperados, y la mayor discrepancia se presenta en el
caso de la cascada de ltros de 18KHz de frecuencia central. La perdida de ganancia a la frecuencia central se debe en primer lugar
a la disminuci on del factor de calidad como consecuencia de los valores nales de las resistencias, (puesto que el factor de calidad
depende de la raz cuadrada de su cociente), y en segundo lugar tambien aparece el efecto del desalineamiento en frecuencia de
las frecuencias centrales de los dos ltros, que ocasiona una disminuci on de la ganancia a la frecuencia central y tambien un ligero
ensanchamiento de la banda de paso. Afortunadamente estos efectos no resultan especialmente perjudiciales y los ltros mantienen
unas caractersticas que permite emplearlos para nuestros prop ositos.
En el ltro paso banda de 100KHz de frecuencia central se midi o un desfase que llega a superar los 270
o
, siendo la explicaci on
m as probable para esto el efecto del polo de alta frecuencia del operacional; este efecto es observable en la gura 34 en la p agina 30.
16
80
70
60
50
40
30
20
10
0
10
20
10
2
10
3
10
4
10
5
180
135
90
45
0
45
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 12: Filtro paso bajo de 2KHz de frecuencia de corte. Comparaci on entre la respuesta esperada y la respuesta obtenida.
(Hz) v
in
(mv) v
out
(mv) t (s) [H[ [H[ (dB) (H)(
o
)
97.7 47.7 47.7 0 1 0 0
400 50.8 50.8 156 1 0 -22.464
800 44.4 42.8 132 0.96396 -0.3188 -38.016
1200 41.2 36.5 121 0.88592 -1.052 -52.272
1600 38.8 34.4 120 0.8866 -1.045 -69.12
2000 40.6 31.7 107 0.78079 -2.149 -77.04
2200 39.6 29.6 115 0.74747 -2.528 -91.08
2500 41.0 21.8 114 0.61951 -4.159 -102.6
3000 114 44 102 0.38596 -8.269 -110.16
6000 115 13.8 72.5 0.12 -18.42 -156.6
12000 115 3 38.7 0.02609 -31.67 -167.18
24000 115 0,5 20.2 0.00435 -47.23 -174.53
Cuadro 1: Filtro paso bajo de 2KHz.
17
0
10
20
30
40
10
3
10
4
10
5
270
180
90
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 13: Filtro paso banda de 18KHz de frecuencia central y 4KHz de ancho de banda. Comparaci on entre la respuesta esperada
y la respuesta obtenida.
(KHz) v
in
(mv) v
out
(mv) t(s) [H[ [H[ (dB) (H)
3 34.8 53.1 88 1.5259 3.6703 -95.04
6 34.8 108 42.8 3.1034 9.8369 -92.448
12 34.8 308 58.4 8.8506 18.939 -107.71
16 34.8 612 40.9 17.586 24.903 -124.42
16.56 34.8 714 38.6 20.517 26.242 -129.88
18 34.8 896 32.4 25.747 28.215 -150.05
19.7 34.8 1010 25.1 29.023 29.255 -181.99
20 34.8 992 23.6 28.506 29.099 -190.08
22.92 34.8 714 16.3 20.517 26.242 -225.51
24 34.8 616 14.7 17.701 24.96 -232.99
48 34.8 156 14.7 4.4828 13.031 -254.02
96 34.8 73.4 2.7 2.1092 6.4823 -266.688
Cuadro 2: Filtro paso banda de 18KHz de frecuencia central y 4KHz de ancho de banda
18
0
10
20
30
40
50
60
70
80
10
3
10
4
10
5
540
450
360
270
180
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 14: Cascada de ltros de 18KHz de frecuencia central y 4KHz de ancho de banda. Comparaci on entre la respuesta esperada
y la respuesta obtenida.
(KHz) v
in
(mv) v
out
(v) t(s) [H[ [H[ (dB) (H)(
o
)
3 11.1 0.027 158 2.4324 7.7208 -170.64
6 11.1 0.099 87.8 8.9189 19.006 -189.65
12 11.1 0.782 48.5 70.45 36.958 -209.52
16 11.1 3.21 19 289.19 49.224 -250.56
17.2 11.1 5.26 13.5 473.87 53.513 -276.408
18 11.1 6.83 9.6 615.32 55.782 -297.792
19.4 11.1 7.44 0 670.27 56.525 -360
20 11.1 7.27 3.7 654.95 56.324 -386.64
22.2 11.1 5.26 10 473.87 53.513 -439.92
24 11.1 3.03 12.6 272.97 48.722 -468.86
48 11.1 0.2 9.11 18.018 25.114 -517.42
96 11.1 0.0376 4.68 3.3874 10.597 -521.74
Cuadro 3: Cascada de los dos ltros paso banda de 18KHz.
19
20
10
0
10
20
10
4
10
5
10
6
270
180
90
Frecuencia(Hz)

H
(

)
[H[
(dB)
Figura 15: Filtro paso banda de 100KHz de frecuencia central y 50KHz de ancho banda. Comparaci on entre la respuesta esperada
y la respuesta obtenida.
(KHz) v
in
(mv) v
out
(v) t(s) [H[ [H[ (dB) (H)(
o
)
20 550 0.516 14 .93818 -.5543 -100.8
40 550 1.15 7.73 2.0909 6.4067 -111.31
70 550 3 5.29 5.4545 14.735 -133.31
80 550 3.77 5.39 6.8545 16.72 -155.23
94.4 550 4.26 5.04 7.7455 17.781 -171.28
100 550 4 4.2 7.2727 17.234 -208.8
119.9 550 3 5.44 5.4545 14.735 -234.81
130 550 2.39 2.66 4.3455 12.761 -235.51
260 560 0.873 0.965 1.5589 3.8565 -269.676
520 560 0.403 0.433 0.7196 -2.858 -278.942
Cuadro 4: Filtro paso banda de 100KHz de frecuencia central y 50KHz de ancho de banda
20
4. Esquema electrico empleado.
En este apartado se recogen conjuntamente las guras que componen la descripci on del esquema electrico empleado, y que son
referenciadas en los apartados previos, donde se detallan los aspectos que motivan las decisiones de dise no adoptadas.
En la gura 16
RECEPTOR AM
Adaptacion
seal banda
base
Oscilador
portadora
Modulador
AM
Seleccion de
canal 0 a 3
Seal de entrada
EMISOR AM
CANAL
Adaptacion
al canal
Oscilador
Local
Interfaz con la parte digital
Mezclador
Adaptacion
al canal
Amplificador de FI
Detector BF

Detector de
Portadora
Indicador de
Sintonia
Amplificador
de BF
Figura 16: Esquema general de emisor y receptor.
4.1. Esquema electrico del emisor.
-
+
Vsenal
22
LF353
ADAPTACION DE LA ENTRADA
-
+
Vs
100k
4n7
12k
1n LF353
1k
4k7
Figura 17: Etapa de entrada a la que se conecta la se nal de audio a emitir.
21
47n
1k
1k
1k
1k
74HCT14
-
+
LF353
-
+
1k8
220p
220p
33k
LF353
OSCILADOR PARA LA GENERACION DE
PORTADORA EN EL EMISOR
-
+
LF353
Voscilador
1k
56k
-5v
-5v
Figura 18: Oscilador que genera la portadora en el emisor. Se sintoniza con cuatro potenci ometros seleccionables mediante mi-
crointerruptores.
6k8
Senal 6k8
100n
100n
56k 100
1k
10u 10k
+5v
-5v
BC107
-
+
LF353
Vmodulada
1k8
33k
220p
220p
Oscilador
de
portadora
MEZCLADOR DEL EMISOR Y Filtrado de salida
+
Figura 19: Las se nales de la etapa de entrada y del oscilador se llevan al mezclador, que tiene a su salida un ltro, de tal forma
que se obtiene la se nal modulada apta para su envo a traves del canal.
22
4.2. Esquema electrico del receptor.
47n
1k
1k
1k
1k
74HCT14
-
+
LF353
-
+
1k8
220p
220p
33k
LF353
OSCILADOR LOCAL DEL RECEPTOR
-
+
LF353
VOL
100k
74HC4052
Y
Y0
Y1
Y2
Y3
S0
S1
Senales de control del sistema digital
#E
+5v
4k7
Figura 20: Oscilador local del receptor. Este oscilador est a controlado por el sistema digital, que a su vez recibe la informaci on
del detector de portadora.
6k8
OL
6k8
100n
100n
56k 100
1k
10u 10k
+5v
-5v
BC107
MEZCLADOR Y Amplificador de frecuencia intermedia
-
+
LF353
160k
470p
470p
2k
-
+
LF353
160k
470p
470p
2k
Vfi
Vmodulada
Oscilador
controlado
por el sistema
digital
+
-
+
LF353
270
1k
Figura 21: Mezclador y amplicador de frecuencia intermedia del receptor.
23
Vfi 1N4148
1N4148
100n
150k
Vdeteccion
DETECCION DE ENVOLVENTE
4k7
-
+
-5v
LF353
1k ajuste de
umbral
1N4148
10k
c
Indicacion de portadora
+
1u
Figura 22: Detectores de envolvente para la se nal mensaje y para la detecci on de portadora presente.
-
+
ETAPA DE SALIDA DEL RECEPTOR
100k 12k
4n7
1n
100n
100n
10k
-
+
+5v
LM386
LF353
+5v
-5v
4
6
2
8
7
1
100
47n
220u
+ 5
3
Vdeteccion
Figura 23: Etapa de salida del receptor, con un ltro paso bajo y el amplicador de potencia de baja frecuencia.
24
Figura 24: Bloque digital
25
5. Simulaci on.
5.1. Filtro paso bajo de 2KHz.
1
1
2
2
A A
B B
C2
4.7n
5%
R3
12k 5%
C3 1n
5%
R2
100k
5%
+

V1
+

5V
V2
+

5V
V3
1
+
3

2
V+
4
V
11
LF353/NS
U2
0

OrCAD,Inc.
13221S.W.68thParkway,Suite200
Beaverton,OR97223
(503)6719500 (800)6719505
Revision: January1,2000 Page of
PageSize: A
1 1
V
V
output
input
Figura 25: Esquema del ltro paso bajo de Sallen-Key empleado.
Temperature: 27.0
(A) sallenkeylp
Frequency
10Hz 100Hz 1.0KHz 10KHz 100KHz
20*LOG10(V(output) / V(input))
80
60
40
20
0
M
o
d
u
l
o
SEL>>
P(V(output)) P(V(input))
180d
135d
90d
45d
0d
F
a
s
e
Figura 26: Funci on de transferencia del ltro paso bajo de Sallen-Key obtenida mediante la simulaci on.
26
Temper at ur e: 27. 0
( A) sal l enkeyl p ( act i ve)
Fr equency
100Hz 300Hz 1. 0KHz 3. 0KHz 10KHz 30KHz 100KHz
V( V1: +) / I ( V1)
100K
150K
200K
70K
I
m
p
e
d
a
n
c
i
a
d
e
e
n
t
r
a
d
a
Figura 27: Impedancia de entrada del ltro paso bajo de Sallen-Key.
Temper at ur e: 27. 0
( A) sal l enkeyl p ( act i ve)
Fr equency
10Hz 100Hz 1. 0KHz 10KHz 100KHz 1. 0MHz
V( out put ) / I ( R6)
5
10
15
20
25
30
35
Figura 28: Impedancia de salida del ltro paso bajo de Sallen-Key obtenida mediante una simulaci on adicional.
27
5.2. Filtro paso banda de 18KHz de frecuencia central.
1
1
2
2
A A
B B
+

V2
5V
+

V3
5V
1
+
3

2
V+
4
V
11
LF353/NS
U2
+

V4
R2
2k
R4
160k
C2
470p
C4
470p
0

OrCAD,Inc.
13221S.W.68thParkway,Suite200
Beaverton,OR97223
(503)6719500(800)6719505
Revision: January1,2000 Page of
PageSize: A
1 1
V
V
output
input
Figura 29: Esquema de simulaci on del ltro de 18KHz de frecuencia central y 4KHz de ancho de banda.
Temper at ur e: 27. 0
( A) bp184 ( act i ve)
Fr equency
1. 0KHz 3. 0KHz 10KHz 30KHz 100KHz
20*LOG10( V( out put ) / V( i nput ) )
0
20
40
10
M
o
d
u
l
o
SEL>>
P( V( out put ) ) P( V( i nput ) )
270d
225d
180d
135d
90d
45d
0d
F
a
s
e
Figura 30: Funci on de transferencia obtenida mediante la simulaci on del ltro de paso banda de 18KHz de frecuencia central y
4KHz de ancho de banda.
28
A1: ( 18. 779K, 442. 900) A2: ( 10. 000K, 4. 7453K) DI FF( A) : ( 8. 7794K, 4. 3024K)
Temper at ur e: 27. 0
( A) bp184 ( act i ve)
Fr equency
10KHz 30KHz 50KHz 70KHz 90KHz
V( R2: 1) / I ( R2)
0
0. 5K
1. 0K
1. 5K
2. 0K
2. 5K
3. 0K
3. 5K
4. 0K
4. 5K
5. 0K
I
m
p
e
d
a
n
c
i
a
d
e
e
n
t
r
a
d
a
( 18. 779K, 442. 900)
Figura 31: Impedancia de entrada del ltro paso banda de 18KHz de frecuencia central y 4KHz de ancho de banda obtenida
mediante la simulaci on.
Temperature: 27.0
(A) bp184 (active)
Frequency
0Hz 20KHz 40KHz 60KHz 80KHz 100KHz 120KHz
V(output)/I(R13)
0
2.0
4.0
6.0
8.0
Figura 32: Impedancia de salida obtenida mediante una simulaci on adicional para estimar la relaci on entre tensi on en circuito
abierto y corriente en cortocircuito del ltro simulado de 18KHz de frecuencia central.
29
5.3. Filtro paso banda de 100KHz de frecuencia central.
1
1
2
2
A A
B B
+

V2
5
V
+

V3
5
V
220p
C2
C4
220p
R4
33k
1
+
3

2
V+
4
V
11
LF353/NS
U2
R2
1.8k +

V4
0

OrCAD,Inc.
13221S.W.68thParkway,Suite200
Beaverton,OR97223
(503)6719500(800)6719505
Revision: January1,2000 Page of
PageSize: A
1 1
V
V
output
input
Figura 33: Esquema electrico para la simulaci on del ltro de 100KHz de frecuencia central.
A1: ( 112 461K 16 074) A2: ( 1 0000K 26 817) DI FF( A) : ( 111 461K 42 890)
Temper at ur e: 27. 0
( A) bp10050 ( act i ve)
Fr equency
1. 0KHz 10KHz 100KHz 1. 0MHz 10MHz
20*LOG10( V( out put ) / V( i nput ) )
20
0
20
30
M
o
d
u
l
o
SEL>>
( 89. 537K, 19. 229)
P( V( out put ) ) P( V( i nput ) )
360d
315d
270d
225d
180d
135d
90d
F
a
s
e
Figura 34: Funci on de transferencia del ltro de paso banda centrado en el entorno de 100KHz y con 50KHz de ancho de banda
obtenida mediante la simulaci on en pSpice. Puede apreciarse el efecto de la limitaci on en banda del operacional.
30
Temper at ur e: 27. 0
( A) bp10050 ( act i ve)
Fr equency
1. 0KHz 10KHz 100KHz 1. 0MHz 10MHz
V( out put ) / I ( R13)
0
10
20
30
40
50
I
m
p
e
d
a
n
c
i
a
d
e
s
a
l
i
d
a
Figura 36: Representaci on del m odulo de la impedancia de salida del ltro de 100KHz de frecuencia central, obtenida mediante la
simulaci on.
A1:(93.325K,780.237) A2:(10.000K,34.870K) DIFF(A):(83.325K,34.090K)
Temperature: 27.0
(A) bp10050 (active)
Frequency
10KHz 30KHz 100KHz 300KHz 1.0MHz
V(input)/I(V4)
0
1.0K
2.0K
3.0K
4.0K
5.0K
6.0K
I
m
p
e
d
a
n
c
i
a
d
e
e
n
t
r
a
d
a
(93.325K,780.237)
Figura 35: Impedancia de entrada al ltro de 100KHz de frecuencia central.
31
5.4. Mezclador, oscilador y sistema emisor.
1
1
2
2
A A
B B
QSC107
Q2
R20 6k8
100n
Cis
100n
Cip
0.15k
R30
1k Re 10k Rb2
CE
10u
47n C16
+

V9
5V
+

V11
1.8k
R25
220p
C2
220p
C4
220p
C21
220p
C22
+

V8
5V
Rc 100
56k
Rb1
1 2
7414
U10A
1.8k
R42
R463300k
33k R4
1
+
3

2
V+
4
V
11
LF353/NS
U5
10k
R38
33k R41
+

OPAMP
U17
6.8k
mensaje
0.022
0
0

OrCAD, Inc.
13221S.W. 68thParkway, Suite 200
Beaverton, OR 97223
(503) 6719500 (800) 6719505
Revision: J anuary1, 2000 Page of
Page
V
Size: A
1 1
V
V
V
V
V
V
5.000mV
4.165V
4.917V
3.524V
1.363V
4.917V
0V
0V
5.000V
5.000V
1.425V
31.35mV
0V
31.35mV
modulada
5.003mV
5.003mV
oscilador
0V
0V
5.000mV
4.165V
4.917V
3.524V
1.363V
4.917V
0V
0V
5.000V
5.000V
1.425V
31.35mV
0V
31.35mV
5.003mV
5.003mV
0V
0
Figura 37: Esquema de simulaci on simplicado para el estudio de la modulaci on en el emisor. El ltro paso banda a la salida del
oscilador se simul o mediante un operacional ideal, debido a la limitaci on en el n umero de nodos.
32
Temper at ur e: 27. 0
( A) mi xer bp4 ( act i ve)
Ti me
40us 60us 80us 100us 120us 140us 160us 171us
V( osci l ador ) V( U10A: A) AVG( V( U10A: A) )
250mV
0V
250mV
400mV
457mV
Figura 38: Salida triangular del inversor y se nal del oscilador tras el ltrado.
Temperature: 27.0
(A) mixerbp4 (active)
Time
0s 0.5ms 1.0ms 1.5ms 2.0ms
V(Q2:c)
4.8V
4.9V
5.0V
V(Rb1:1)
3.550V
3.525V
3.500V
SEL>>
Figura 39: Se nales en base y colector del mezclador del emisor en la simulaci on.
33
Temper at ur e: 27. 0
( A) mi xer bp4 ( act i ve)
Ti me
0s 0. 5ms 1. 0ms 1. 5ms 2. 0ms
V( modul ada)
500mV
0V
500mV
V( Q2: c)
4. 8V
4. 9V
5. 0V
SEL>>
Figura 40: Se nal en colector del transistor mezclador frente a la se nal a la salida, una vez ltrada, que corresponde a la modulaci on
en amplitud.
34
5.5. Mezclador y demodulaci on. Sistema de recepci on.
1
1
2
2
A A
B B
QSC107
Q2
Rc 100
1
+
3

2
V+
4
V
11
LF353/NS
U5
1k Re 10k Rb2
CE
10u
56k
Rb1
+

V8
5V
+

V9
5V
CiOL
100n
2k
R25
160k R4 470p
C2
470p
C4 2k
R26 470p
C11
D1N4148
D2
1
+
3

2
V+
4
V
11
LF353/NS
U6
470p
C10
160k R24
R31
12k
C16
4.7n
R32
100k 1n
C15
+

VSenal
2k
R33 100n C18
+

OPAMP
U9
100n
Cis
R20 6k8
R21 6k8
+

VOL
+

Vport
0
0

OrCAD, Inc.
13221S.W. 68thParkway, Suite 200
Beaverton, OR 97223
(
V
4.917V 5.013mV
5.000V
5.000mV
5.000V
52.80pV
52.80pV
0V
40.00mV
4.917V
5.013mV 5.013mV
52.80pV
52.80pV
3.524V 0V
0V
0V
0V
0V
503) 6719500 (800) 6719505
Revision: J anuary1, 2000 Page of
Page Size: A
1 1
V
V
V
V
V
V
V
V
V
5.000mV
4.165V
4.917V 5.013mV
5.000V
5.000mV
5.000V
52.80pV
52.80pV
0V
40.00mV
colector
4.917V
AMPFI1
5.013mV
AMPFI2
5.013mV
deteccion
52.80pV salida
52.80pV
base
3.524V 0V
0V
RX
0V
0V
0V
5.000mV
4.165
Figura 41: Esquema de simulaci on simplicado para el estudio del paso a frecuencia intermedia y demodulaci on en el receptor.
Se ha construido una se nal AM, con dos generadores sinusoidales y un multiplicador ideales, que constituye la se nal recibida.
Tambien se ha simulado el oscilador local con un generado sinusoidal ideal . A continuaci on se encuentra el mezclador y la cascada
de ltros que implementan el amplicador de frecuencia intermedia. Por ultimo el diodo detector y el ltrado paso bajo. Los
elementos ideales se han incorporado para reducir el n umero de nodos y poder llevar a cabo la simulaci on.
35
( A) mi xer bp2 ( act i ve)
Ti me
0s 1. 0ms 2. 0ms 3. 0ms 4. 0ms 5. 0ms
V( sal i da) V( det ecci on) V( AMPFI 2)
4. 0V
0V
4. 0V
V( col ect or )
4. 85V
4. 90V
4. 95V
5. 00V
V( AMPFI 1)
200mV
0V
200mV
SEL>>
Figura 42: Se nales a la salida del primer ltro de frecuencia intermedia (arriba), en el colector del transistor (centro) y superposici on
de las se nales a la salida del segundo ltro de frecuencia intermedia, detector de envolvente y ltrado paso bajo (abajo).
36
Temper at ur e: 27. 0
( A) mi xer bp2 ( act i ve)
Ti me
0. 5ms 1. 0ms 1. 5ms 2. 0ms 2. 5ms 3. 0ms 3. 5ms 4. 0ms 4. 5ms 5. 0ms
V( det ecci on) V( sal i da)
1. 0V
2. 0V
3. 0V
SEL>>
V
V( RX) V( VSenal : +)
0V
40mV
30mV
60m
Figura 43: Se nal mensaje y se nal AM recibida (arriba) y se nal recuperada tras el detector de envolvente y despues del ltrado
(abajo).
6. Dise no digital
El segundo bloque de esta pr actica versa sobre la construcci on de un bloque digital de selecci on de canales. Aunque la
implementaci on nal de este bloque se haya realizado en un componente de l ogica programable (GAL22V10), no por ello dejaremos
de detallar las sucesivas etapas del dise no que justican la programaci on realizada. Cabe destacar, sin embargo, que no haremos
especial enfasis en la minimizaci on de las ecuaciones l ogicas, ni en las referencias concretas de componentes digitales discretos, ya
que ambas cosas son innecesarias si se hace uso de l ogica programable.
6.1. Los relojes, la inicializaci on y el sincronismo
Antes que nada conviene describir algunos aspectos relacionados con la temporizaci on. El bloque digital que hemos dise nado
tiene car acter sncrono y todas las transiciones de los biestables que lo componen se realizar an en el anco de subida del reloj
principal. La frecuencia de dicho reloj tiene que ser suciente para detectar todas las posibles entradas (y, m as en concreto,
las pulsaciones sobre las teclas que realizar a el usuario). Por otra parte, la frecuencia tampoco debe ser muy grande, ya que
necesitamos un reloj adicional muy lento para producir los cambios autom aticos de canal (alrededor de 1Hz) y pretendemos
generarlo dividiendo la frecuencia del reloj principal por medio de un contador. Ante este compromiso hemos optado por un reloj
de 75Hz realizado con un inversor trigger de Schmitt que sigue el mismo esquema que los usados en los osciladores del emisor y
del receptor, salvo que en este caso usaremos la se nal cuadrada de salida del inversor en lugar de la triangular de su entrada.
Para realizar el reset inicial de todo el bloque l ogico, se ha dise nado una red RC que permite asegurar que el pin RESET#
(activo a nivel bajo) est a a nivel bajo al menos durante un ciclo y medio despues de la puesta a tensi on del circuito, con lo que
aseguramos que el reset se efect ua correctamente
6
.
6.2. Modo manual
El modo manual de funcionamiento lo implementaremos en dos fases: una primera ser a la encargada de detectar las pulsaciones y
convertirlas en se nales sncronas con el reloj que estemos usando, as como de evitar algunos otros problemas que pueden producirse
con las teclas, como los rebotes o la pulsaci on simult anea de varias teclas. En la segunda fase, a partir de las se nales generadas en
la primera, implementaremos el aut omata que se encargar a de reaccionar a las pulsaciones subiendo y bajando de canal.
6.2.1. Detecci on de las pulsaciones
La detecci on de las pulsaciones sobre las teclas que componen el interfaz con el usuario es un problema m as complicado de lo
que puede parecer. Por una parte tenemos que lograr detectar las pulsaciones que se produzcan independientemente de lo r apidas
6
En realidad, al tratarse de una entrada de reset asncrono, bastara con asegurar que est a a nivel bajo durante un tiempo suciente para que se
detecte dicho nivel l ogico.
37
Figura 44: Reloj y circuito de inicializaci on
o largas que sean; por otra tenemos que generar a partir de ellas se nales digitales sncronas con el reloj que estemos usando
para el resto del sistema. Es por ello por lo que se ha optado por hacer un peque no aut omata que genere un pulso de un ciclo
de reloj siempre que se pulse una tecla sin que en el momento de pulsarla haya ninguna otra pulsada. Esta forma de detectar
las pulsaciones nos permitir a, por otra parte, usar un reloj una frecuencia sucientemente alta para que permita la detecci on de
cualquier pulsaci on por r apida que sea.
Tambien tenemos que tratar de evitar dos efectos indeseados: los rebotes de las teclas y la pulsaci on de varias teclas simult anea-
mente. Para evitar los rebotes podemos introducir un ltro paso bajo despues de los pulsadores de forma que no permita a la
entrada variar de forma brusca (dado el dise no del aut omata, basta que la frecuencia de corte sea el doble de la del reloj de
sistema). Sin embargo, se ha comprobado de forma pr actica que, a la frecuencia de funcionamiento y para el tipo de pulsadores
que se han usado, no es necesaria la adici on de dicho ltro paso bajo, ni del buer-trigger de Schmitt que permite reducir a un
m as estos efectos.
Figura 45: Circuitos anti-rebotes. Con un trigger de Schmitt incrementamos la tolerancia a rebotes.
Para evitar la pulsaci on simult anea de varias teclas, se ha usado un conjunto de puertas AND, de forma que la pulsaci on de
una tecla (estado 1), s olo pueda llegar al sistema en caso de que todas las de de mayor prioridad esten sin pulsar.
Esta codicaci on de prioridades seguir a el orden arbitrariamente jado:
updownscan
La estructura l ogica de estas puertas de codicaci on de prioridad es la siguiente:
Centr andonos ya en el problema de la detecci on de pulsaciones, podemos distinguir tres estados de pulsaci on:
Estado de reposo (WAIT): es aquel en el que la tecla a un no ha sido pulsada.
Pulsaci on (CYCLE): la tecla acaba de ser pulsada, tenemos que generar un pulso de un ciclo de reloj.
Espera (RELEASE): hemos generado la se nal que informa al sistema de que la tecla ha sido pulsada y esperamos a que
el usuario deje de pulsar la tecla para empezar un nuevo ciclo de detecci on.
Cada uno de ellos corresponder a a un estado del aut omata que usaremos. Podramos haber usado tres aut omatas, uno para
cada una de las teclas, pero resulta menos engorroso, puesto que hemos establecido una prioridad sobre las teclas, usar solamente
uno y, usando l ogica adicional discriminar cual es la tecla que se ha pulsado. Por lo tanto denimos:
button = up button + down button + scan button
El diagrama de estados de nuestro aut omata sera el siguiente:
Los estados del aut omata los codicaremos sobre dos bits (A1 y A0, respectivamente) :
38
Figura 46: Circuito de prioridad de las teclas
WAIT: 00
CYCLE: 11
RELEASE: 10
El estado 01 ser a un estado prohibido, del que no haremos uso y que, en caso de producirse, volver a el ciclo siguiente a alg un otro
estado permitido.
De este podemos extraer la tabla que describe completamente su funcionamiento:
button A1 A0 A1* A0*
0 0 0 0 0
1 0 0 0 1
0 1 1 1 0
1 1 1 1 0
0 1 0 1 0
1 1 0 0 0
0 0 1 0 0
1 0 1 0 0
Las funciones l ogicas que resultan para una implementaci on con biestables de tipo D son:
A0.d = button A0 A1
A1.d = A1 A0 + button A0 A1
Y nalmente para obtener las se nales que queremos para cada una de las teclas, basta usar el hecho de que el biestable que
codica el bit A0 s olo est a a 1 en el ciclo en el que se genera el pulso de detecci on de pulsaci on, por lo tanto:
up = up p A0
dwn = down p A0
scan = scan p A0
Todo el proceso de detecci on de teclas lo podemos codicar en WinCUPL de la siguiente manera:
/* Variables de teclas */
button = up_button # dwn_button # scan_button;
up = up_button & key;
dwn = !up_button & dwn_button & key;
scan = !up_button & !dwn_button & scan_button & key;
/* Deteccion de las pulsaciones*/
field key_state = [old_key, key];
$define WAIT b00
$define CYCLE b11
$define RELEASE b10
sequenced key_state {
present WAIT if button next CYCLE;
default next WAIT;
present CYCLE next RELEASE;
present RELEASE if !button next WAIT;
default next RELEASE;
}
Los cronogramas muestran como, al pulsar una tecla, se genera un pulso que dura un ciclo de reloj:
39
6.2.2. Aut omata principal del modo manual
Ahora que tenemos sincronizadas las pulsaciones de las teclas con el reloj del sistema, podemos solucionar de forma mucho
m as sencilla el problema de la implementaci on del aut omata principal, cuyos estados corresponder an a los canales del sistema.
Empecemos por determinar el diagrama de estados:
Codicaremos los estados usando dos bits (OH, OL) que ser an los que determinen el n umero del canal y, por tanto, se en-
viar an tanto al display como al multiplexor que determinar a el canal seleccionado en la parte anal ogica del receptor. La tabla de
transiciones de este aut omata se puede obtener f acilmente del diagrama de estados. Se ha obviado en ella los casos en que tanto
UP como DWN est an a 1, ya que por el sistema de codicaci on de prioridad que hemos usado, este caso es imposible.
UP DWN OH OL OH* OL*
0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 1 0
0 0 1 1 1 1
0 1 0 0 0 0
0 1 0 1 0 0
0 1 1 0 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 1 1 0
1 0 1 0 1 1
1 0 1 1 1 1
Minimizando las ecuaciones resultantes, obtenemos:
oh.d = up oh + up ol + ol oh + dwn oh
ol.d = up oh + dwn ol oh + up dwn ol oh + up dwn ol
La implementaci on de esta parte del dise no en WinCUPL es la siguiente:
/* Automata principal del modo manual*/
field phase = [oh,ol];
$define E0 b00
40
$define E1 b01
$define E2 b10
$define E3 b11
sequenced phase {
present E0 if up next E1;
default next E0;
present E1 if up next E2;
if dwn next E0;
default next E1;
present E2 if up next E3;
if dwn next E1;
default next E2;
present E3 if dwn next E2;
default next E3;
}
Y el cronograma resultante es:
6.2.3. Medidas y observaciones del modo manual
En la siguiente tabla viene reejado el comportamiento del sistema para las diversas entradas que le podemos aplicar en modo
manual:
Estado Acci on Consecuencia
Cualquier canal Ninguna Se mantiene el canal
Canal 0 Pulsaci on bot on ARRIBA Cambia a canal 1
Canal 0 Pulsaci on bot on ABAJO No cambia
Canal 1 Pulsaci on bot on ARRIBA Cambia a canal 2
Canal 1 Pulsaci on bot on ABAJO Cambia a canal 0
Canal 2 Pulsaci on bot on ARRIBA Cambia a canal 3
Canal 2 Pulsaci on bot on ABAJO Cambia a canal 1
Canal 3 Pulsaci on bot on ARRIBA No cambia
Canal 3 Pulsaci on bot on ABAJO Cambia a canal 2
Cualquier canal Pulsaci on r apida Acci on habitual
Cualquier canal Pulsaci on simult anea Solo act ua la primera tecla
6.3. Modo semiautomatico con parada manual
6.3.1. Dise no del modo semiautomatico con parada manual
Esta segunda parte del desarrollo consiste en a nadir un modo de b usqueda autom atica, de manera que al pulsar el bot on de
b usqueda sea el propio sistema el que vaya cambiando, cada cierto tiempo, de canal. De momento la unica manera de salir de este
modo ser a la de volver a pulsar la tecla de b usqueda.
Tenemos que elegir un criterio para el orden en el que se recorren los canales. Este podra ser cclico (...0-1-2-3-0-1...) o de
subida y bajada (...0-1-2-3-2-1-0-1...). La mayor ventaja del primero es la facilidad de implementaci on, sin embargo nos hemos
decantado por usar el segundo, que es, sin duda alguna, m as elegante.
Fijado el criterio que usaremos para recorrer los canales, de nuevo tendremos que dise nar un aut omata de estados que lleve el
control del modo manual/autom atico y del sentido en el que estamos contando los canales (arriba/abajo). Al ser ambos par ametros
completamente independientes (ya que el modo solo depende del modo anterior y de la tecla scan y el sentido de recorrido, del
sentido anterior y del canal en el que estamos), podremos dise nar de forma m as sencilla dos aut omatas independientes de dos
estados cada uno.
41
Un vez dise nados ambos aut omatas que lleven control de los modos, tendremos que modicar nuestro aut omata manual de
forma que tenga en cuenta los nuevos modos.
Empecemos por dise nar el aut omata que lleva el registro del modo manual y autom atico. Tendr a el siguiente diagrama de
estados:
Llamaremos scan mode al bit que codica el estado. Un valor 1 signicar a que estamos en modo autom atico y un estado 0,
en modo manual. Este bit se reejar a en el estado del led que indica si estamos en modo manual o autom atico. La tabla de
transiciones ser a la siguiente:
SCAN SCAN MODE SCAN MODE*
0 0 0
0 1 1
1 0 1
1 1 0
A simple vista vemos que se trata de la tabla de verdad de la funci on XOR, por lo tanto la implementaci on l ogica ser a:
scan mode.d = scan mode scan = scan mode scan + scan mode scan mode
El segundo aut omata tiene el siguiente diagrama de estados:
Codicaremos el estado de este aut omata con un bit que llamaremos scan dwn y que estar a en estado alto siempre que se vaya
a contar hacia abajo y viceversa. La tabla de estados y transiciones es la siguiente:
OH OL SCAN DWN SCAN DWN*
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Minimizando las ecuaciones l ogicas llegamos a que:
scan dwn = ol oh + oh scan dwn + ol scan dwn
Ahora nos queda por modicar el aut omata manual de forma que pueda cambiar de canal de forma autom atica seg un el modo
en el que este. Para que se realice el cambio autom atico tendremos que tener un reloj lento (sucientemente lento para que en
la pr oxima fase de dise no permita a la etapa anal ogica del receptor detectar la portadora antes de que se vuelva a cambiar de
canal). Para ello usaremos un contador de ocho bits (74HC590) como divisor de frecuencia del reloj principal. A este reloj lento lo
llamaremos clk2. Para conmutar de canal usaremos los ancos de subida de este reloj, que detectaremos con la estructura cl asica
con la estructura cl asica de detecci on de ancos con un biestable D:
A la se nal de detecci on de anco de subida la llamaremos cclk2.
Solucionado esto, queda por introducir las modicaciones pertinentes en el aut omata de estados del modo manual. Estas
modicaciones son:
42
Figura 47: Detecci on de ancos de subida
Las transiciones del modo manual s olo se producir an en modo manual (scan mode=0).
Si estamos en modo autom atico ascendente (scan mode=1 y scan dwn=0) cuando se produzca la detecci on del anco de
subida se subir a un canal.
Si estamos en modo autom atico descendente (scan mode=1 y scan dwn=1) cuando se produzca la detecci on del anco de
subida se bajar a un canal.
Para calcular la ecuaciones l ogicas correspondientes al nuevo aut omata principal nos caben dos posibilidades: o bien empezamos
todo el an alisis de nuevo, o bien identicamos la se nales que hacen subir de canal con la se nal up, y las hacen descender con la
se nal dwn y sustituimos terminos en el an alisis del modo manual que ya hemos realizado. Estos terminos a sustituir seran, seg un
lo enumerado anteriormente (los llamaremos nuevo up y nuevo dwn, respectivamente):
nuevo up = up scan mode + scan mode scan dwn cclk2
nuevo dwn = dwn scan mode + scan mode scan dwn cclk2
Con esto queda completo el dise no del modo semiautom atico del sistema.

Unicamente quedara por trazar un cronograma de
las se nales implicadas:
La implementaci on de este modo en WinCUPL puede ser la siguiente:
button = up_button # dwn_button # scan_button;
up = up_button & key;
dwn = !up_button & dwn_button & key;
scan = !up_button & !dwn_button & scan_button & key;
/* Deteccion de las pulsaciones*/
field key_state = [old_key, key];
$define WAIT b00
43
$define CYCLE b11
$define RELEASE b10
sequenced key_state {
present WAIT if button next CYCLE;
default next WAIT;
present CYCLE next RELEASE;
present RELEASE if !button next WAIT;
default next RELEASE;
}
scan_dwn.d = scan_dwn & (ol # oh) # (oh & ol);
scan_mode.d = scan&!scan_mode # scan_mode&!scan;
old_clk2.d = clk2;
movement = !old_clk2 & clk2 & scan_mode;
/* Automata principal */
field phase = [oh,ol];
$define E0 b00
$define E1 b01
$define E2 b10
$define E3 b11
sequenced phase {
present E0 if up&!scan_mode next E1;
if movement next E1;
default next E0;
present E1 if up&!scan_mode next E2;
if dwn&!scan_mode next E0;
if movement&scan_dwn next E0;
if movement&!scan_dwn next E2;
default next E1;
present E2 if up&!scan_mode next E3;
if dwn&!scan_mode next E1;
if movement&scan_dwn next E1;
if movement&!scan_dwn next E3;
default next E2;
present E3 if dwn&!scan_mode next E2;
if movement next E2;
default next E3;
}
6.3.2. Medidas y observaciones del modo semiautomatico con parada manual
Modo Estado Acci on Consecuencia
Manual Cualquier canal Ninguna Se mantiene el canal
Manual Canales 0,1 y 2 Pulsaci on
bot on
ARRIBA
Sube el canal
Manual Canal 3 Pulsaci on
bot on
ARRIBA
Se mantiene el canal
Manual Canal 0 Pulsaci on
bot on
ABAJO
Se mantiene el canal
Manual Canales 1,2 y 3 Pulsaci on
bot on
ABAJO
Baja el canal
Manual Cualquier canal Pulsaci on
bot on de
B

USQUE-
DA
Cambio a modo au-
tom atico, empieza a
cambiar el canal cada
cierto tiempo
44
Autom atico Cualquier canal Ninguna Cada cierto tiempo
cambia el canal en el
orden ...2-3-2-1-0-1-2...
Autom atico Cualquier canal Pulsaci on
bot on de
B

USQUE-
DA
Se para sobre el canal
actual, vuelta al modo
manual
6.4. Modo automatico completo
Figura 48: Esquema del bloque digital completo
6.4.1. Dise no del modo automatico completo
Para completar el modo autom atico debemos ser capaces de detectar la portadora de forma able. Los principales problemas
con los que nos podemos encontrar son problemas de temporizaci on y sincronizaci on, m as concretamente los siguientes:
El tiempo que transcurre entre el cambio de canal y la detecci on de portadora es variable y a veces resulta insuciente para
permitir una buena detecci on.
La detecci on de la portadora se efect ua antes de que se produzca el cambio de canal. En consecuencia, si empezamos a
buscar en un canal con portadora, el modo autom atico se desactivar a antes de cambiar siquiera una vez de canal.
45
Para evitar el primero de los dos problemas seguiremos la siguiente estrategia de detecci on: cambiaremos de canal en los ancos
de subida del reloj lento clk2 y detectaremos portadora en sus ancos de bajada. De esta manera nos aseguramos que el tiempo
entre el cambio de canal y la detecci on de portadora es constante y podemos ajustarlo para que sea suciente para nuestros nes.
Si usamos esta estrategia, para evitar el segundo problema tendremos que lograr de alguna manera que se cambie de canal
primero, antes de detectar portadora, es decir, que siempre que entremos en modo autom atico, lo primero que se produzca sea
un anco de subida y solo posteriormente se produzcan ancos de bajada. La manera m as sencilla de lograr esto es conseguir
sincronizar el reloj clk2 con la entrada en modo autom atico, de forma que siempre empecemos con el reloj a 0, luego, pasado medio
periodo de clk2 suba a 1 y cambiemos de canal, medio periodo despues trate de detectar portadora, etc. Esta sincronizaci on no
sera sencilla de realizar si tuviesemos un reloj cualquiera, pero, al ser clk2 la salida de un contador, basta que usemos la entrada
de reinicio (cclr) para empezar de nuevo la cuenta. Queda por solucionar una cuesti on y es que si al reiniciar la cuenta el reloj
clk2 est a en estado alto, se detectar a un anco de bajada, que es precisamente lo que queremos evitar. Para solucionar esta nueva
dicultad hay al menos dos opciones:
Hacer el reset del contador en el momento en el que se desactiva el modo autom atico y deshabilitar su entrada de reloj
(poniendo un nivel de tensi on alto en la se nal ccken) durante todo el tiempo en que se este en modo manual, de forma que
no se cuente m as que cuando se est a en modo autom atico.
Aprovechar la salida triestado del componente y deshablitar la salida en modo manual mediante a aplicaci on de un nivel
de tensi on bajo en la entrada g del contador. Teniendo en cuenta que la salida es triestado para mantenerla a nivel baja
habr a adem as que polarizarla con una resistencia de pull-up que vaya a masa.
Esta segunda opci on es la que elegimos. Una vez cableadas estas nuevas conexiones, solo queda montar una estructura de
detecci on de ancos de bajada, muy similar a la usada para los ancos de subida, y modicar el aut omata que controla el modo
de scan (scan mode). La se nal de detecci on de ancos de bajada la denominaremos fclk2 y a generaremos de nuevo usando el
biestable old clk2:
Figura 49: Detecci on de ancos de bajada
Del aut omata que controla el modo de b usqueda manual/autom atica unicamente habr a que modicar una cosa y es que
habr a una nueva se nal que pueda hacerlo pasar de modo autom atico a modo manual. La expresi on de esta se nal obviamente es:
detection = carrier fclk2
El nuevo diagrama de estados ser a:
La implementaci on del aut omata completo en WinCUPL ser a la siguiente:
Name LCEL;
Partno LCELsec;
Date 13-10-03;
Revision 01;
Designer Agustin Palacios Laloy (aka alpha);
Company ETSIT;
Assembly By_hand Co.Ltd.;
Location Madrid;
Device g22v10;
46
/* Dispositivo: GAL22V10 */
/* Reloj */
pin 1 = clk;
/* Entradas */
pin 2 = up_button;
pin 3 = dwn_button;
pin 4 = scan_button;
pin 5 = carrier;
pin 6 = clk2;
pin 11 = preset;
pin 13 = reset;
/* Salidas */
pin 14 = old_key;
pin 15 = scan_dwn;
pin 16 = key;
pin 17 = oh;
pin 18 = ol;
pin 19 = scan_mode;
pin 20 = old_clk2;
pin 21 = scan;
/* Resets asincronos */
oh.ar = reset;
ol.ar = reset;
scan_mode.ar = reset;
scan_dwn.ar = reset;
key.ar = reset;
old_key.ar = reset;
old_clk2.ar = reset;
oh.sp = preset;
ol.sp = preset;
scan_mode.sp = preset;
scan_dwn.sp = preset;
key.sp = preset;
old_key.sp = preset;
old_clk2.sp = preset;
/* Variables de teclas */
button = up_button # dwn_button # scan_button;
up = up_button & key;
dwn = !up_button & dwn_button & key;
scan = !up_button & !dwn_button & scan_button & key;
/* Deteccion de las pulsaciones*/
field key_state = [old_key, key];
$define WAIT b00
$define CYCLE b11
$define RELEASE b10
sequenced key_state {
present WAIT if button next CYCLE;
default next WAIT;
present CYCLE next RELEASE;
present RELEASE if !button next WAIT;
default next RELEASE;
}
/* Variables de SCAN */
detection = carrier & old_clk2 & !clk2;
movement = !old_clk2 & clk2 & scan_mode;
47
old_clk2.d = clk2;
scan_dwn.d = scan_dwn & (ol # oh) # (oh & ol);
scan_mode.d = scan&!scan_mode # scan_mode&!scan&!detection;
/* Automata principal */
field phase = [oh,ol];
$define E0 b00
$define E1 b01
$define E2 b10
$define E3 b11
sequenced phase {
present E0 if up&!scan_mode next E1;
if movement next E1;
default next E0;
present E1 if up&!scan_mode next E2;
if dwn&!scan_mode next E0;
if movement&scan_dwn next E0;
if movement&!scan_dwn next E2;
default next E1;
present E2 if up&!scan_mode next E3;
if dwn&!scan_mode next E1;
if movement&scan_dwn next E1;
if movement&!scan_dwn next E3;
default next E2;
present E3 if dwn&!scan_mode next E2;
if movement next E2;
default next E3;
}
Y el cronograma resultante para el modo de b usqueda autom atica:
6.4.2. Medidas y observaciones del modo automatico completo
Modo Estado Acci on Consecuencia
Manual Cualquier canal Cualquiera Como en modo semiau-
tom atico
Autom atico Cualquier canal Ninguna Cada cierto tiempo
cambia el canal en el
orden ...2-3-2-1-0-1-2...
Autom atico Cualquier canal Pulsaci on
bot on de
B

USQUE-
DA
Se para sobre el canal
actual, vuelta al modo
manual
48
Autom atico Canal con portadora Ninguna Se para sobre el canal
actual, vuelta al modo
manual
6.5. Documentaci on adicional de la l ogica programada
El entorno de desarollo/simulaci on WinCUPL, adem as de compilar y de permitir realizar simulaciones sumarias de los bloques
l ogicos, genera tambien un chero de documentaci on del proyecto al compilar. En este epgrafe detallaremos aquellos que pueden
ser utiles o, al menos, de cierto interes te orico. En primer lugar tenemos el layout del chip, que nos resultar a especialmente util a
la hora de realizar el montaje. Cabe se nalar que las se nales reset y preset fsicas est an intercambiadas y son activas a nivel bajo,
probablemente debido a alguna incompatibilidad del dispositivo usado con el est andar de la librera.
______________
| LCEL |
clk x---|1 24|---x Vcc
up_button x---|2 23|---x
dwn_button x---|3 22|---x
scan_button x---|4 21|---x scan
carrier x---|5 20|---x old_clk2
clk2 x---|6 19|---x scan_mode
x---|7 18|---x ol
x---|8 17|---x oh
x---|9 16|---x key
x---|10 15|---x scan_dwn
preset x---|11 14|---x old_key
GND x---|12 13|---x reset
|______________|
En esta documentaci on tambien podemos encontrar las ecuaciones l ogicas a las que han quedado reducidas cada una de las
se nales que estamos utilizando una vez que se han simplicado con las reglas que se hayan congurado a tal prop osito y se han
reducido a sumas de terminos producto que se implementar an en el array de la GAL:
button =>
up_button
# dwn_button
# scan_button
detection =>
carrier & !clk2 & old_clk2
dwn =>
dwn_button & key & !up_button
key.d =>
dwn_button & !key & !old_key
# !key & !old_key & scan_button
# !key & !old_key & up_button
key.ar =>
reset
key.sp =>
preset
key_state =>
old_key , key
movement =>
clk2 & !old_clk2 & scan_mode
oh.d =>
49
oh & ol
# !clk2 & oh & scan_mode
# oh & old_clk2 & scan_mode
# oh & !scan_dwn & scan_mode
# !dwn_button & oh & !scan_mode
# !key & oh & !scan_mode
# oh & !scan_mode & up_button
# key & ol & !scan_mode & up_button
# clk2 & ol & !old_clk2 & !scan_dwn & scan_mode
oh.ar =>
reset
oh.sp =>
preset
ol.d =>
!clk2 & ol & scan_mode
# ol & old_clk2 & scan_mode
# !key & ol & !scan_mode
# clk2 & !ol & !old_clk2 & scan_mode
# key & oh & !scan_mode & up_button
# key & !ol & !scan_mode & up_button
# !dwn_button & ol & !scan_mode & !up_button
# dwn_button & key & oh & !ol & !scan_mode
ol.ar =>
reset
ol.sp =>
preset
old_clk2.d =>
clk2
old_clk2.ar =>
reset
old_clk2.sp =>
preset
old_key.d =>
dwn_button & !key
# key & old_key
# !key & scan_button
# !key & up_button
old_key.ar =>
reset
old_key.sp =>
preset
phase =>
oh , ol
scan =>
!dwn_button & key & scan_button & !up_button
scan_dwn.d =>
oh & ol
# oh & scan_dwn
# ol & scan_dwn
50
scan_dwn.ar =>
reset
scan_dwn.sp =>
preset
scan_mode.d =>
scan & !scan_mode
# !carrier & !scan & scan_mode
# clk2 & !scan & scan_mode
# !old_clk2 & !scan & scan_mode
scan_mode.ar =>
reset
scan_mode.sp =>
preset
up =>
key & up_button
key.oe =>
1
oh.oe =>
1
ol.oe =>
1
old_clk2.oe =>
1
old_key.oe =>
1
scan.oe =>
1
scan_dwn.oe =>
1
scan_mode.oe =>
1
Finalmente, junto con un fuse plot de reducido interes pr actico, encontramos una tabla que nos resume el uso que hemos hecho
de array de l ogica para las distintas variables usadas y su capacidad m axima:
Pin Variable Pterms Max Min
Pol Name Ext Pin Type Used Pterms Level
--- -------- --- --- ---- ------ ------ -----
button 0 I 3 - -
carrier 5 V - - -
clk 1 V - - -
clk2 6 V - - -
detection 0 I 1 - -
dwn 0 I 1 - -
dwn_button 3 V - - -
key 16 V - - -
key d 16 X 3 12 2
key ar 16 X 1 1 1
key sp 16 X 1 1 1
51
key_state 0 F - - -
movement 0 I 1 - -
oh 17 V - - -
oh d 17 X 9 14 2
oh ar 17 X 1 1 1
oh sp 17 X 1 1 1
ol 18 V - - -
ol d 18 X 8 16 2
ol ar 18 X 1 1 1
ol sp 18 X 1 1 1
old_clk2 20 V - - -
old_clk2 d 20 X 1 14 2
old_clk2 ar 20 X 1 1 1
old_clk2 sp 20 X 1 1 1
old_key 14 V - - -
old_key d 14 X 4 8 2
old_key ar 14 X 1 1 1
old_key sp 14 X 1 1 1
phase 0 F - - -
preset 11 V - - -
reset 13 V - - -
scan 21 V 1 12 2
scan_button 4 V - - -
scan_dwn 15 V - - -
scan_dwn d 15 X 3 10 2
scan_dwn ar 15 X 1 1 1
scan_dwn sp 15 X 1 1 1
scan_mode 19 V - - -
scan_mode d 19 X 4 16 2
scan_mode ar 19 X 1 1 1
scan_mode sp 19 X 1 1 1
up 0 I 1 - -
up_button 2 V - - -
key oe 16 D 1 1 0
oh oe 17 D 1 1 0
ol oe 18 D 1 1 0
old_clk2 oe 20 D 1 1 0
old_key oe 14 D 1 1 0
scan oe 21 D 1 1 0
scan_dwn oe 15 D 1 1 0
scan_mode oe 19 D 1 1 0
LEGEND D : default variable F : field G : group
I : intermediate variable N : node M : extended node
U : undefined V : variable X : extended variable
T : function
52