Apostila 3a Meca - Atualizada

Cidade de Lorena - SP
Colgio DELTA
Curso de Mecatrnica
TCNICAS DIGITAIS
3 MDULO
TURMA: _____

Aluno:___________________________________ N: ____

Professor: Eduardo de Albuquerque Ligiro
E-MAIL: eduardo_ligiero@yahoo.com.br

I N T R O D U O

No h como negar que com o decorrer dos anos a eletrnica digital vem automatizando e
modernizando todos os ramos de trabalho, desde a indstria at medicina, pesquisas cientficas,
transportes, educao, foras armadas e principalmente na informtica.
Incluindo as reas industriais, os equipamentos digitais cada vez mais fazem parte da rotina da
automao de linhas de produo, montagem, robtica, mquinas de grande porte, sistemas de expedio,
controle de estoque, segurana, consultrios mdicos, sistemas de comunicaes, instituies de ensino,
Etc.
Para um bom tcnico em mecatrnica, ter noes bsicas de eletrnica digital um requisito
fundamental para a manuteno e operao de equipamentos dotados desta tecnologia. Proporciona,
inclusive, a adoo de solues rpidas, prticas e eficientes na forma de projetos de circuitos digitais,
para a resoluo de problemas dos mais variados em qualquer rea de atuao.
O material disponibilizado aqui em forma de apostila prope a passagem destes conhecimentos
bsicos, previamente divididos em 2 mdulos (semestres).
Neste mdulo, iniciamos com conceitos de sistemas de numerao, passando por portas lgicas e
lgebra booleana, e terminando com regras e princpios bsicos de projetos.
No prximo semestre, veremos circuitos combinacionais bsicos, passando por noes de
circuitos seqenciais, at sua concluso com circuitos seqenciais avanados, memrias eletrnicas e
conversores de sinais.
No mais, aproveite e utilize bem este material, se dedique com afinco s aulas e exerccios,
estude bastante e conte comigo para dvidas e problemas de qualquer natureza!!

Prof. Eduardo de A. Ligiro.
E-MAIL: eduardo_ligiero@yahoo.com.br

"A vitria um presente para aquele que se esfora, acredita e persevera!"

Tcnicas Digitais - 3 Mecatrnica Colgio Delta 1

NDICE

I N T R O D U O................................................................................................................................................................3
I- PANORAMA GERAL DA TECNOLOGIA DIGITAL....................................................................................................3
II- SISTEMAS DE NUMERAO ........................................................................................................................................7
1- MAIOR ALGARISMO DA BASE....................................................................................................................................7
2- CONTAGEM EM QUALQUER BASE ............................................................................................................................8
3- ALGARISMOS MAIS E MENOS SIGNIFICATIVOS.....................................................................................................9
4- DECOMPOSIO DE NMEROS..................................................................................................................................9
5- CONVERSO ENTRE SISTEMAS DE NUMERAO...............................................................................................11
A) Converso de decimal para qualquer base ................................................................................................................11
B) Converso de qualquer base para decimal ................................................................................................................12
C) Converso de binrio para octal e vice versa............................................................................................................12
D) Converso de binrio para hexadecimal e vice versa ...............................................................................................14
6- CDIGOS........................................................................................................................................................................15
A) Cdigos decimais .......................................................................................................................................................15
B) Cdigo de Gray ..........................................................................................................................................................17
C) Cdigo ASCII .............................................................................................................................................................18
III-OPERAES COM NMEROS BINRIOS...............................................................................................................22
1- ADIO..........................................................................................................................................................................22
2- SUBTRAO.................................................................................................................................................................23
IV-ALGEBRA BOOLEANA.................................................................................................................................................26
1- LGICA..........................................................................................................................................................................26
2- FUNES BOOLEANAS BSICAS.............................................................................................................................27
3- TABELA-VERDADE .....................................................................................................................................................28
4- PORTAS LGICAS........................................................................................................................................................29
A) Porta E ou AND .........................................................................................................................................................30
B) Porta OU ou OR.........................................................................................................................................................31
C) Porta NO, NOT ou INVERSORA.............................................................................................................................32
D) Porta No-E ou NAND ..............................................................................................................................................33
E) Porta NO-OU ou NOR.............................................................................................................................................34
F) Porta XOR ou OU-EXCLUSIVO................................................................................................................................35
G) Porta XNOR ou NOR-EXCLUSIVO ou CKT COINCIDNCIA ................................................................................36
5- ANLISE DE CIRCUITOS DIGITAIS BSICOS.........................................................................................................37
6- IMPLEMENTAO DE CIRCUITOS DIGITAIS BSICOS .......................................................................................40
V- EXTRAO DE FUNES BOOLEANAS..................................................................................................................42
1- FORMA CONJUNTIVA.................................................................................................................................................44
2- FORMA DISJUNTIVA...................................................................................................................................................45
3- IMPLEMENTAO DOS CIRCUITOS ........................................................................................................................46
VI- SIMPLIFICAO DE FUNES BOOLEANAS ......................................................................................................48
1- PROPRIEDADES, AXIOMAS E TEOREMAS DA LGEBRA BOOLEANA.............................................................48
A) Propriedade da UNIO..............................................................................................................................................48
B) Propriedade da INTERSEO ..................................................................................................................................48
C) Propriedade da TAUTOLOGIA .................................................................................................................................49
D) Propriedade dos COMPLEMENTOS ........................................................................................................................49
E) Propriedade da MLTIPLA NEGAO....................................................................................................................49
F) Propriedade COMUTATIVA......................................................................................................................................50
G) Propriedade ASSOCIATIVA ......................................................................................................................................50
H) Propriedade DISTRIBUTIVA ....................................................................................................................................50
I) Propriedade da ABSORO.......................................................................................................................................51
J) Teorema DE MORGAN..........................................................................................................................................52
EXEMPLOS ....................................................................................................................................................................52
2- MAPA DE VEITCH KARNAUGH.................................................................................................................................54
3- FUNES INCOMPLETAS...........................................................................................................................................60
4- CASOS QUE NO ADMITEM SIMPLIFICAO.......................................................................................................67
A) Implementao com portas NAND.............................................................................................................................67
B) Implementao com portas XOR ou XNOR (funes comparadoras) ....................................................................... 68
VII- CIRCUITOS COMBINACIONAIS ............................................................................................................................. 74
1- IMPLEMENTAO UTILIZANDO PORTAS LGICAS UNIVERSAIS................................................................... 74
A) Implementar portas NOT utilizando NAND............................................................................................................... 74
B) Implementar portas NOT utilizando NOR.................................................................................................................. 75
C) Implementar portas AND utilizando NAND .............................................................................................................. 75
D) Implementar portas OR utilizando NOR.................................................................................................................... 75
E) Implementar portas AND utilizando NOR ................................................................................................................. 76
F) Implementar portas OR utilizando NAND................................................................................................................. 76
G) Implementar portas NOR utilizando NAND.............................................................................................................. 76
H) Implementar portas NAND utilizando NOR.............................................................................................................. 77
I) Implementar portas XOR utilizando NOR................................................................................................................... 77
J) Implementar portas XOR utilizando NAND................................................................................................................ 78
K) Implementar portas XNOR utilizando NOR............................................................................................................... 78
L) Implementar portas XNOR utilizando NAND ............................................................................................................ 78
2- TCNICAS DE PROJETO.............................................................................................................................................. 79
A) Circuito eleitor........................................................................................................................................................... 79
B) Detector de pares ....................................................................................................................................................... 80
C) Controle de semforo................................................................................................................................................. 81
VIII- BIBLIOGRAFIA:......................................................................................................................................................... 83


I- PANORAMA GERAL DA TECNOLOGIA DIGITAL

Em sistemas digitais, a informao processada normalmente apresentada na forma binria,
ou seja, atravs de nmeros formados apenas pelos algarismos 0 e 1, tambm chamados BITs (do
ingls: Binary DigIT Dgito binrio).
As quantidades binrias podem ser representadas por qualquer dispositivo que tenha apenas
dois estados de operao ou duas condies possveis. Por exemplo, uma chave tem apenas dois
estados: aberta ou fechada. Convenciona-se representar uma chave aberta pelo binrio 0 e uma fechada
pelo binrio 1.
Outros dispositivos com dois estados de operao: lmpada (acesa ou apagada), diodo (em
conduo ou em corte), rel (energizado ou no), transistor (em corte ou em saturao), fotoclula
(iluminada ou no escuro), termostato (aberto ou fechado), engate mecnico (engatado ou desengatado) e
um ponto de disco magntico (magnetizado ou desmagnetizado).

Figura 1 Chaves de cdigo binrio para um porteiro eletrnico de garagem

Tomando como exemplo o equipamento da figura anterior, considerando a posio das
chaves em cima como binrio 1 e em baixo como binrio 0, as pequenas chaves (microswitch) esto
dispostas a formar o nmero binrio 1000101010.
Para este tipo de aparelho, por exemplo, a porta ser aberta apenas se um padro adequado
de bits for ajustado no transmissor e no receptor.
Outro exemplo mostrado na figura 2, que exemplifica a gravao binria de um CD.

Figura 2 udio digital em um CD (as reas com furos so consideradas 0, e as reas refletoras, 1)

Em sistemas eletrnicos digitais, uma informao representada por tenses (ou correntes)
que esto presentes nas entradas e sadas dos diversos circuitos. Normalmente, os nmeros binrios 0 e
1 so representados por dois nveis de tenses nominais. Por exemplo, em circuitos digitais TTL, zero
volt (0 V) representa o binrio 0, e +5 V representa o binrio 1. Na realidade, devido a variaes nos
circuitos, o 0 e o 1 so representados por faixas de tenso (Figura 3):

Figura 3 Valores tpicos de tenses em um sistema digital TTL

Todos os sinais de entrada e sada estaro dentro de uma dessas faixas, exceto durante as
transies de um nvel para o outro.
Nos sistemas digitais, o valor exato da tenso no importante: na figura 3, um valor de
tenso de 3,6 V ter o mesmo resultado que 4,5 V, pois esto dentro da mesma faixa de atuao.
Em sistemas analgicos, o valor exato da tenso importante: como exemplo, se uma tenso
analgica proporcional a uma temperatura medida por um transdutor, 3,6 V representa uma
temperatura diferente da equivalente a 4,5 V. Resumidamente, o valor da tenso representa uma
informao significativa.
Estas caractersticas nos dizem que o projeto de um circuito analgico, considerando a
preciso, mais difcil que o de um circuito digital, devido ao modo como os valores exatos de tenses
so afetados por variaes nos valores dos componentes, na temperatura e no rudo (flutuaes
aleatrias de tenso).
O modo como um circuito digital responde a uma entrada denominado lgica do circuito.
Cada tipo de circuito digital obedece a um determinado conjunto de regras lgicas. Por essa razo, os
circuitos digitais so tambm chamados de circuitos lgicos. Mais frente veremos o que vem a ser
lgica do circuito.
Quase todos os circuitos digitais usados nos modernos sistemas digitais so circuitos
integrados (CIs). A grande variedade de CIs lgicos tem proporcionado a implementao de sistemas
digitais complexos que so menores e mais seguros que os mesmos circuitos implementados com
componentes discretos.

Em se tratando de transmisso de dados, tambm temos diferenas notveis nas tcnicas
mais comuns empregadas atualmente.
Na Figura 4 (a) esta sendo usada uma porta paralela para imprimir a palavra Hi, onde
todos os bits de cada consoante so transmitidos de uma s vez. Na Figura 4 (b) esta sendo impressa,
atravs de uma porta COM, a mesma palavra usando a transmisso serial, ou seja um bit por vez. Os
dados que trafegam por uma porta USB tambm so transmitidos da mesma forma (um bit de cada vez
por um nico fio), o que difere a COM da USB a formatao dos dados e a velocidade que so
diferentes.

Figura 4 (a) A transmisso paralela usa uma linha de conexo por bit, e todos os bits so transmitidos simultaneamente;
(b) A transmisso serial usa uma linha de sinal, na qual os bits so transmitidos serialmente (um de cada vez).

Na maioria dos equipamentos digitais, certos tipos de dispositivos e circuitos possuem
memria. Quando uma entrada aplicada em um circuito desse tipo, a sada muda de estado e se
mantm nesse estado mesmo aps a retirada do sinal de entrada, o que no ocorre com um circuito que
no possui propriedade de memria.
Um computador um sistema de hardware que realiza operaes aritmticas, manipula dados e
toma decises, mediante um conjunto de instrues denominado programa.

A combinao das unidades lgica/aritmtica e de controle constitui a CPU (unidade central de
processamento) denominada de microprocessador (CI que contm a CPU). Existe um tipo de
microcomputador mais especializado denominado microcontrolador, especialmente projetado para
aplicaes de controle dedicado.
II- SISTEMAS DE NUMERAO

Nos primrdios de nossos estudos colegiais aprendemos a trabalhar com um sistema de
numerao que contm DEZ dgitos ou algarismos e por este motivo este sistema denomina-se decimal
ou de base 10. Este sistema de numerao utiliza os dez algarismos que j so de nosso domnio:

Sistema decimal (base 10) = {0,1,2,3,4,5,6,7,8,9}

Assim sendo, todo e qualquer nmero do sistema decimal utiliza obrigatoriamente apenas os
algarismos descritos anteriormente.
Porm, assim como infinitos so os nmeros naturais, infinitos so os sistemas de
numerao!
Maior nfase, no entanto, ser dada aos sistemas binrio (base 2), octal (base 8) e
hexadecimal (base 16), que so as bases de numerao mais utilizadas em diversos sistemas digitais.
So apresentados a seguir os conjuntos de algarismos ou dgitos que compem cada um dos
sistemas de numerao supracitados:

Sistema binrio (base 2) = { 0, 1 }
Sistema octal (base 8) = { 0, 1, 2, 3, 4, 5, 6, 7 }
Sistema hexadecimal (base 16) = { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F }

Repare que, assim como no decimal, a base de cada sistema representa o numero de
algarismos que o compe.
O sistema hexadecimal utiliza letras para representar quantidades maiores que nove
unidades porque nosso conjunto de caracteres hindu-arbicos no contm smbolos que representem
estas quantidades. O que utilizamos no dia-a-dia so nmeros com dois ou mais algarismos decimais:
10, 11, 12, Etc.
No caso particular do sistema binrio os algarismos 0 e 1 so chamados comumente de
BITS, do ingls: BInary digiTS.

1- MAIOR ALGARISMO DA BASE

Fica fcil, ento, saber qual o maior algarismo de qualquer sistema de numerao se,
observando atentamente os conjuntos de algarismos anteriores, intuitivamente chegarmos seguinte
concluso:

M = B - 1

Onde:
M = Maior algarismo do sistema de base B;
Temos ento para a frmula anterior, como exemplo:

O maior algarismo do sistema de base 10 o 9;
O maior algarismo do sistema de base 16 o F (que representa 15 unidades);
O maior algarismo do sistema de base 27 o que representa 26 unidades;
O maior algarismo do sistema de base 359 o que representa 358 unidades;

2- CONTAGEM EM QUALQUER BASE

Verifique a contagem abaixo feita no sistema decimal:

0,1,2,3,4,5,6,7,8,9,10,...

Repare que a contagem sucedeu-se normalmente para cada acrscimo de uma unidade e que
tornou-se necessrio o uso de um determinado artifcio para que a contagem prosseguisse a partir de
dez unidades. Isto ocorreu, como j sabemos, porque o sistema decimal no dispe de smbolos que
representem quantidades iguais ou maiores que dez unidades.
Para tanto torna-se necessrio o uso do seguinte artifcio: a contagem volta para zero e
acrescenta-se uma unidade posio imediatamente superior ( esquerda).
Verifique esta regra nas contagens seguintes:

...10,11,12,13,...,18,19,20,21,...,29,30,31,...,98,99,100,...

Utiliza-se a mesma regra para a contagem em qualquer sistema de numerao. Verifique
atravs da tabela a seguir que retrata contagens nas quatro bases:

DECIMAL BINARIO OCTAL HEXADECIMAL
0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
19 10011 23 13
20 10100 24 14
21 10101 25 15
22 10110 26 16
... ... ... ...
98 1100010 142 62
99 1100011 143 63
100 1100100 144 64
101 1100101 145 65
... ... ... ...
1099 10001001011 2113 44B
1100 10001001100 2114 44C
... ... ... ...

3- ALGARISMOS MAIS E MENOS SIGNIFICATIVOS

Outro conceito importante para o estudo de nmeros de uma determinada base o da ordem
de significncia. Dentro de um nmero dizemos que um algarismo qualquer mais significativo ou
menos significativo que outro do mesmo nmero. Veja o exemplo a seguir:

31549

Neste nmero decimal notamos intuitivamente que, apesar do algarismo 1 possuir valor
isolado inferior ao dos demais (uma unidade), este possui um valor na estrutura do nmero muito maior
que o ocupado pelo 5, 4 e pelo 9. Basta lembrarmos que o 1 representa, dentro do nmero em questo,
um mil, enquanto os outros representam, respectivamente, cinco centenas, quatro dezenas e nove
unidades. Neste caso dizemos que o 1 mais significativo que o 5, 4 e o 9. Da conclumos que o
algarismo mais significativo do nmero acima o 3, e que o 9 o algarismo menos significativo, e que
o 5 mais significativo que o 4 e menos significativo que o 1 e assim por diante.
No estudo de circuitos digitais que se utilizam de uma estrutura numrica binria comum
o uso das siglas MSB (Most Significant Bit) para bits mais significativos e LSB (Least Significant Bit)
para bits menos significativos.

4- DECOMPOSIO DE NMEROS

Lembremo-nos de que um nmero decimal pode ser decomposto da seguinte forma:

4357 = 4x10
3
+ 3x10
2
+ 5x10
1
+ 7x10
0

Tal representao, na verdade, consiste em multiplicar cada algarismo do nmero pela base
elevada ordem de significncia deste algarismo, partindo do menos significativo (0) com acrscimo de
uma unidade para cada posio imediatamente superior, para finalmente serem adicionados.
Este processo classificado como decomposio, pois basta executar a operao descrita
acima que a mesma resultar no prprio nmero em questo.
importante lembrar que a base, no caso 10, elevada a um determinado expoente natural
igual 1 seguido de tantos zeros quantas forem as unidades do expoente.

Para qualquer sistema de numerao a decomposio segue o mesmo processo como pode
ser visto com a decomposio do numero binrio a seguir:

(10101)
2
= 1x2
4
+ 0x2
3
+ 1x2
2
+ 0x2
1
+ 1x2
0

Vale dizer tambm para este caso que a base elevada ao expoente igual 1 seguido de
tantos zeros quantos forem as unidades do expoente. Como pode ser visto na tabela de contagens que
mostrada anteriormente podemos facilmente comprovar que:

2
0
= 1= (1)
2
2
1
= 2= (10)
2
2
2
= 4= (100)
2
2
3
= 8= (1000)
2

Portanto, para o sistema binrio, vale o que descrito a seguir:

2
1
= 10 2
5
= 100000 2
11
= 100000000000

Lembre-se de que as regras de decomposio descritas anteriormente valem para qualquer
sistema de numerao.
A decomposio de um nmero gera o que tambm conhecido em vrias literaturas como
valores posicionais:

Valores posicionais de um nmero decimal expresso como potncias de 10

MSB - bit mais significativo (most significant bit MSB)
LSB - bit menos significativo (least significant bit MSB)
Valores posicionais de um nmero binrio expresso com potncia de 2

5- CONVERSO ENTRE SISTEMAS DE NUMERAO

Conforme visto na tabela das pginas 8 e 9, uma determinada quantidade pode ser expressa
em qualquer sistema de numerao.
Por exemplo:

98 = 1100010
2
= 142
8
= 62
16

Como isto se verifica ento matematicamente possvel a converso entre os diversos sistemas
de numerao.
Veremos a seguir algumas tcnicas para converso entre algumas bases e seus procedimentos.

A) Converso de decimal para qualquer base

O mtodo utilizado o das divises sucessivas que consiste em dividir o nmero decimal pela
base para a qual se deseja convert-lo sucessivas vezes at que o ltimo quociente seja menor que a
base divisora.

Exemplo: converter 18 em um nmero binrio:

18 2

9 2

C
4 2

2 2

1

O nmero convertido determinado a partir do ltimo quociente passando por todos os
restos, do ltimo at o primeiro:

18 2

9 2

C
4 2

2 2

1

Com isto chegamos seguinte concluso:

18 = 10010
2

Este processo, como j foi dito anteriormente, converte um nmero decimal em outro de
qualquer base.

B) Converso de qualquer base para decimal

O mtodo para esta converso, conhecido como soma de potncias da base, bastante simples,
basta, primeiramente, decompor o nmero que se deseja converter para decimal.

Exemplo: converter o nmero 10010
2
para decimal:

10010
2
= 1x2
4
+ 0x2
3
+ 0x2
2
+ 1x2
1
+ 0x2
0

Aps a decomposio executamos esta operao, no pela base, mas em decimal, ou seja,
para este exemplo 2
3
no ser igual 1000 mas igual 8:

10010
2
= 1x2
4
+ 0x2
3
+ 0x2
2
+ 1x2
1
+ 0x2
0
= 1x16 + 0x8 + 0x4 + 1x2 + 0x1
= 16 + 0 + 0 + 2 + 0

Concluindo temos:

10010
2
= 18

Anlogo converso anterior, este processo converte qualquer nmero de qualquer
sistema em decimal.

C) Converso de binrio para octal e vice versa

Vamos primeiramente analisar qual a relao existente entre as referidas bases:

8 = 2
( ? )

Utilizando-se de um pouco de raciocnio lgico chegamos seguinte concluso:

8 = 2
3

Conclui-se que as bases em questo tem o nmero 3 como fator de relacionamento entre
elas.
Isto explica porque os processos para a converso de binrio para octal e vice-versa, so
conhecidos, respectivamente, por empacotamento e desempacotamento de 3 bits.
Observe o binrio a seguir:
101000010

Para convert-lo em octal executamos o empacotamento de trs bits sempre a partir dos
bits menos significativos:

101 000 010

Agora convertemos cada pacote para decimal, pois todos os algarismos do sistema octal
(de 0 7) tambm pertencem ao sistema decimal:

101 000 010

5 0 2

Conclumos ento que:

101000010
2
= 502
8

Para o processo inverso (converter um octal em binrio) executamos o desempacotamento:

5 0 2

Para tanto, convertemos cada algarismo octal em binrio como se os mesmos fossem
decimais. de suma importncia relembrar que tal desempacotamento de 3 bits, portanto acrescente
os zeros esquerda que forem necessrios:

5 0 2

101 000 010

Da conclui-se que:

502
8
= 101000010
2

Outros exemplos:

1111011100
2
= ?
8

001 111 011 100

1 7 3 4

1111011
2
= 1734
8

2620
8
= ?
2

2 6 2 0

010 110 010 000

2620
8
= 10110010000
2


D) Converso de binrio para hexadecimal e vice versa

Se utilizarmos a mesma anlise das converses anteriores, ou seja:

16 = 2
4

Chegaremos concluso de que o mtodo para converter um nmero binrio em
hexadecimal e vice-versa conhecido como, respectivamente, empacotamento e desempacotamento
de 4 bits.
Acompanhe os exemplos a seguir:

101111011100
2
= ?
16

1011 1101 1100

11 13 12

B D C

101111011100
2
= BDC
16

111010100111111
2
= ?
16

0111 0101 0011 1111

7 5 3 15

7 5 3 F

111010100111111
2
= 753F
16

81
16
= ?
2

8 1

1000 0001

81
16
= 10000001
2

3A4
16
= ?
2

3 A 4

0011 1010 0100

3A4
16
= 1110100100
2

6- CDIGOS

Para muitos sistemas digitais (transmissores e receptores de dados, calculadoras, sistemas de
segurana, detetores de erros, Etc.) o uso dos nmeros binrios em sua forma pura (como visto at aqui)
torna-se inconveniente, dificultoso, desnecessrio ou proibitivo.
Para tanto o uso de nmeros binrios em forma codificada apresenta-se como uma soluo
extremamente eficiente.
Nos dias atuais existem sistemas, principalmente os computacionais, que trabalham com
cdigos e lgicas de deteco de erro avanadssimas; os cdigos que veremos a seguir j foram muito
utilizados e a maioria tornou-se obsoleta, contudo so extremamente didticos, de modo que o
entendimento de suas arquiteturas proporcionar a compreenso da estrutura de qualquer cdigo
avanado se necessrio for.

A) Cdigos decimais

Os cdigos a seguir so comparados aos algarismos decimais da primeira coluna, pois tais
cdigos tem como objetivo a codificao destes algarismos para utilizao nos mais diferentes sistemas:

Cdigos BCD Biquinrio
Decimais
8 4 2 1 8 4 -2 -1
3 em excesso
(XS3)
2 entre 5
(2OF5)
5 0 4 3 2 1 0
0 0 0 0 0 0 0 0 0 0011 00011 0 1 0 0 0 0 1
1 0 0 0 1 0 1 1 1 0100 00101 0 1 0 0 0 1 0
2 0 0 1 0 0 1 1 0 0101 00110 0 1 0 0 1 0 0
3 0 0 1 1 0 1 0 1 0110 01001 0 1 0 1 0 0 0
4 0 1 0 0 0 1 0 0 0111 01010 0 1 1 0 0 0 0
5 0 1 0 1 1 0 1 1 1000 01100 1 0 0 0 0 0 1
6 0 1 1 0 1 0 1 0 1001 10001 1 0 0 0 0 1 0
7 0 1 1 1 1 0 0 1 1010 10010 1 0 0 0 1 0 0
8 1 0 0 0 1 0 0 0 1011 10100 1 0 0 1 0 0 0
9 1 0 0 1 1 1 1 1 1100 11000 1 0 1 0 0 0 0

Os cdigos 8421 e 84-2-1 so classificados como CDIGOS BCD (Binary Coded
Decimal), pois foram concebidos especificamente com a finalidade de codificar os algarismos decimais.
O cdigo 8421 foi largamente empregado em mquinas decimais onde cada nmero que fosse operado
por estas mquinas seria convertido para este cdigo.
O cdigo 3 em excesso, ou simplesmente XS3 (do ingls: eXcesS 3) foi criado para
facilitar operaes aritmticas, principalmente as de subtrao em mquinas decimais.
Os cdigos 2 entre 5 (2 out of 5 2OF5) e biquinrio foram largamente empregados na
transmisso de dados, pois sua estrutura, com uma quantia fixa de zeros e uns em cada nmero,
facilitava a deteco de erros de transmisso.
Os cdigos 8421, 84-2-1 e biquinrio so chamados de PONDERADOS, pois a
implementao de suas tabelas baseia-se na soma ponderada de valores.

Exemplos: Converter os nmeros abaixo nos respectivos cdigos.

23 = ?
8421

2 3

0010 0011

23
10
= 00100011
8421

256 = ?
XS3

2 5 6

0101 1000 1001

256
10
= 010110001001
XS3

47 = ?
BIQ

4 7

0110000 1000100

47
10
= 01100001000100
BIQ

Pergunta: Quantos bits so necessrios para representar, em BCD 8421, o valor decimal 846569.

Soluo: Cada dgito convertido no cdigo BCD 8421. Assim um nmero decimal de 6 dgitos requer
24 bits, pois cada algarismo deste cdigo possui 4 bits:

8 4 6 5 6 9 (decimal)
1000 0100 0110 0101 0110 1001 (BCD 8421)

846569
10
= 100001000110010101101001
8421

B) Cdigo de Gray

Este cdigo foi concebido de modo que cada nmero diferencie do prximo ou do anterior
em apenas um bit.
Existem dois modos de implementar este cdigo, o mais simples atravs da tabela usando
a tcnica do espelhamento. Observe:

Decimais Gray
0 0 0 0 0
1 0 0 0 1
2 0 0 1 1
3 0 0 1 0
4 0 1 1 0
5 0 1 1 1
6 0 1 0 1
7 0 1 0 0
8 1 1 0 0
9 1 1 0 1
10 1 1 1 1
11 1 1 1 0
12 1 0 1 0
13 1 0 1 1
14 1 0 0 1
15 1 0 0 0

O processo supracitado consiste apenas em refletir cada um dos nmeros atravs de
espelhos (linhas duplas) colocados na tabela logo abaixo das ltimas seqncias de nmeros; da
completa-se com bits 1 imediatamente esquerda dos reflexos.
Uma das caractersticas marcantes deste cdigo a diferenciao que existe de qualquer
nmero em Gray, para com o seu anterior e o consecutivo, em apenas 1 bit. Observe a tabela e tenha
esta constatao.
C) Cdigo ASCII

O cdigo padro americano para intercmbio de informaes (American Standard Code for
Information Interchange) , atualmente, largamente utilizado nos sistemas computacionais, para a
comunicao entre perifricos, softwares ou mesmo entre computadores (via rede, cabo ou linha
telefnica).
A estrutura deste cdigo baseada na utilizao de 7 bits conforme visto logo abaixo:

8 7 6 5 4 3 2 1

Colunas Linhas

Com 7 bits totalizam-se a codificao de 2
7
= 128 caracteres.
Na verdade, o cdigo utilizado com 8 bits, porm o MSB no tem relevncia na
codificao em si, tendo por funo a deteco de erro por paridade.
O cdigo ASCII utiliza uma tabela que contm todos os caracteres (maisculos ou
minsculos), smbolos, acentos, nmeros e comandos, todos distribudos em linhas e colunas.
A estrutura deste cdigo possibilita referenciar qualquer contedo da referida tabela atravs
destes 7 bits.
Os trs primeiro bits (7, 6 e 5) determinam a coluna da tabela a que pertence o que est
codificado, os quatro ltimos bits restantes (4, 3, 2 e 1) determinam a linha, formando uma espcie de
localizao por coordenada cartesiana dentro da tabela.
Exemplo: o nmero 001000000
ASCII
far referncia ao caractere @. Verifique na tabela do
cdigo abaixo, acompanhada de outra que explana o significado de cada comando:

ASCII 0000 0001 0010 0011 0100 0101 0110 0111
0000 NUL DLE SP 0 @ P ` p
0001 SOH DC1 ! 1 A Q a q
0010 STX DC2 2 B R b r
0011 ETX DC3 # 3 C S c s
0100 EOT DC4 $ 4 D T d t
0101 ENQ NAK % 5 E U e u
0110 ACK SYN & 6 F V f v
0111 BEL ETB 7 G W g w
1000 BS CAN ( 8 H X h x
1001 HT EM ) 9 I Y i y
1010 LF SUB * : J Z j z
1011 VT ESC + ; K [ k {
1100 FF FS , < L \ l |
1101 CR GS - = M ] m }
1110 SO RS . > N n ~
1111 SI US / ? O __ o DEL

Legenda dos comandos:

NUL Nulo (NULL)
SOH Incio de cabealho (Start Of Heading)
STX Incio de texto (Start of TeXt)
ETX Fim de texto (End of TeXt)
EOT Fim de transmisso (End Of Transmission)
ENQ Requisio (ENQuiry)
ACK Ciente (ACKnowledge)
BEL Campainha, sinal audvel (BELL)
BS Volta uma posio (BackSpace)
HT Tabulao horizontal (Horizontal Tabulation)
LF Mudana de linha (Line Feed)
VT Tabulao vertical (Vertical Tabulation)
FF Alimentao de formulrio (Form Feed)
CR Retorno de carro (Carriage Return)
SO Desliga letras maisculas (Shift Out)
SI Liga letras maisculas (Shift In)
SP Espao em branco (SPace)
DLE Escape de linha de dados (Data Link Escape)
DC1 Controle de dispositivo N1 (Device Control 1)
DC2 Controle de dispositivo N2
NAK Ciente negative (Negative AKnowledge)
SYN Inutilizao sncrona (SYNchronous ide)
ETB Fim de bloco de transmisso (End of Transmission Block)
CAN Cancelamento (CANcel)
EM Fim de suporte (End of Medium)
SUB Substituio (SUBstitute)
ESC ESCape
FS Separador de arquivo (File Separator)
GS Separador de grupo (Group Separator)
RS Separador de registro (Record Separator)
US Separador de unidade (Unit Separator)
DEL Apaga (DELete)

Exemplos:
1) Sol = ( ? )
ASCII

S o l

01010011 01101111 01101100

Sol = (010100110110111101101100)
ASCII

2) Um operador est digitando um programa em BASIC. O computador converte cada tecla no cdigo
ASCII equivalente e armazena o cdigo com 8 bits na memria. Determine a cadeia de caracteres
binria que deve ser armazenada na memria quando o operador digita a seguinte instruo em BASIC:
if (x>3)
Soluo: Localize cada caractere (inclusive o espao SPace) na tabela e transcreva o cdigo ASCII de
cada um.
i 01101001
f 01100110
SP 00100000
( 00101000
x 01111000
> 00111110
3 00110011
) 00101001

Assim sendo, a cadeia de bits gerada pelo teclado e armazenada na memria ser expressa do seguinte
modo:

if (x>3) = 0110100101100110001000000010100001111000001111100011001100101001
ASCII

A tabela a seguir mostra um pequeno resumo dos nmeros decimais de 1 a 15, representados
nos sistemas binrio (binrio natural), hexa e nos cdigos BCD8421 e Gray. Analise-a cuidadosamente
e veja se voc entendeu como ela foi obtida. Observe, especialmente, que a representao BCD usa 4
bits para cada dgito decimal.

Decimal Binrio Hexadecimal 8421 GRAY
0 0 0 0000 0000
1 1 1 0001 0001
2 10 2 0010 0011
3 11 3 0011 0010
4 100 4 0100 0110
5 101 5 0101 0111
6 110 6 0110 0101
7 111 7 0111 0100
8 1000 8 1000 1100
9 1001 9 1001 1101
10 1010 A 00010000 1111
11 1011 B 00010001 1110
12 1100 C 00010010 1010
13 1101 D 00010011 1011
14 1110 E 00010100 1001
15 1111 F 00010101 1000

Curiosidades:

Veja no livro Sistemas Digitais - Princpios e Aplicaes (vide bibliografia) pginas 36 a
38 Aplicaes.

Exerccios Extras:

No mesmo livro os exerccios das pginas 39 a 41.
III-OPERAES COM NMEROS BINRIOS

1- ADIO

Vamos primeiramente recordar uma operao de adio decimal considerando toda a sua
estrutura.

C CC C C CC C
8 5 2
+ 1 7 4
1 0 2 6

852 + 174 = 1026

Repare toda a estrutura da operao anterior:

1) A soma executada, inicialmente, com os dois algarismos menos significativos e prosseguindo
com os prximos em ordem de significncia;
2) Se a soma resultar em um nmero maior que nove (Ex.: 5+7 = 12) o menos significativo (2) compe
o resultado e o mais significativo (1) transportado (vai um!) para a soma seguinte;
3) Assim sendo, aps a soma menos significativa, as somas seguintes sero de trs algarismos: o do
primeiro nmero, o do segundo e o transporte gerado pela soma anterior.

Observao: se no houver transporte da soma anterior esta pode ser feita considerando o transporte
igual a ZERO, o que no altera o resultado:

C CC C C CC C
8 5 2
+ 1 7 4
1 0 2 6

4) Se aps a ltima soma for gerado um transporte, este compor o resultado como o algarismo mais
significativo.

Foi necessrio explicitar procedimentos que so quase automticos na execuo de uma soma
porque, para uma soma binria, o procedimento exatamente o mesmo.
Observe as consideraes seguintes que explicitam a soma de bits:

Resultado:
0 + 0 = 0 0
0 + 1 = 1 1
1 + 0 = 1 1
1 + 1 = 10 0 e vai 1
1 + 1 + 1 = 11 1 e vai 1

Seguindo o que foi explicitado anteriormente, qualquer soma binria poder ser executada com
os mesmos procedimentos:

C CC C C CC C C CC C
1 1 1 0
+ 1 1 1
1 0 1 0 1

1110
2
+ 111
2
= 10101
2

C CC C
1 0
+ 1 1
1 0 1

10
2
+ 11
2
= 101
2

2- SUBTRAO

Analise em detalhes a operao decimal abaixo.

6 4
- 2 8

Os nmeros mostram uma operao possvel (64-28), porm a primeira subtrao (4-8) necessita
de um mecanismo para ser executada, conhecido como emprstimo.
Nesse caso pega-se emprestado uma unidade da posio seguinte (6), sendo que uma unidade
dessa posio equivale dez unidades (base deste sistema de numerao) da posio anterior; assim
sendo, a operao 4-8 passa a ser 14-8, tornando a operao possvel (14-8=6):

6
14
- 2 8
6

Tendo o algarismo mais significativo emprestado uma unidade para o algarismo anterior, a
operao 6-2 passa a ser 5-2.

5
4
- 2 8
3 6

O processo de emprstimo pode ainda ser explicitado com duas operaes de subtrao: a
primeira subtrai a unidade emprestada (1) do primeiro algarismo (6), na outra, o segundo algarismo (2)
subtrai o resultado dessa primeira operao (5).

6 4

-C CC C

5
- 2 8
3 6

O mesmo se aplica subtrao binria em qualquer caso. Observe o exemplo abaixo.

1 1 0
- 1 0 1

Para a primeira operao (0-1), torna-se necessrio o mecanismo do emprstimo. Nesse caso a
operao 0-1 passa a ser 10-1, cujo resultado ser 1.

1 1
10
- 1 0 1
1

A operao seguinte explicita o emprstimo por parte do prximo algarismo:

1 1 0

-C CC C

0

- 1 0 1
0 1

Terminamos ento a operao com a apresentao do resultado.

1 1 0
- 1 0 1
0 0 1
110
2
- 101
2
= 1
2

O que foi feito com a operao emprstimo foi simplesmente transformar, em termos decimais,
a operao 0-1 em 2-1, o que resultou em 1 mais a gerao de um emprstimo por parte do algarismo
seguinte.
Portanto, para fins de facilitar a operao de subtrao binria, seguiremos os postulados a
seguir:

Resultado:
0 - 0 = 0
1 - 1 = 0
1 - 0 = 1
0 - 1 = 1 1 ( 1 e empresta 1 )

Observe os exemplos a seguir:

1 1 0 1 0
C C C
- 0 0
1 1 0 1
0 1 1 0 1

11010
2
- 1101
2
= 1101
2

1 1 0 0 0 1
C C
- 0 1
1 1 0 1
1 0 0 1 0 0

110001
2
- 1101
2
= 100100
2

IV-ALGEBRA BOOLEANA

1- LGICA

Inspirado no processo de investigao Socrtica e nas leis da lgica (tambm criada por
Scrates), George Boole (1815-1864) apresentou em 1854, atravs de sua obra An Investigation of the
Laws of Thought (Uma Investigao das leis do Pensamento), um sistema matemtico de anlise
lgica conhecido por lgebra de Boole ou simplesmente lgebra booleana.
Neste modelo matemtico analisam-se as ocorrncias do universo, ou de um sistema fechado,
no como variveis que podem assumir infinitos valores positivos ou negativos, mas como variveis
que podem assumir apenas dois valores.
Se pensarmos bem a respeito, praticamente qualquer ocorrncia do cotidiano, do universo ou de
um pequeno sistema pode ser representada assumindo apenas uma de duas posies:

E
Sim No
Verdadeiro Falso
Alto Baixo
Cheio Vazio
Aceso Apagado
Aberto Fechado
Saturado Cortado
Ligado Desligado

84 anos mais tarde o engenheiro americano Claude Elwood Shannon utilizou-se das teorias da
lgebra booleana atravs de dois algarismos que representavam perfeitamente suas dualidades e so
chamados de nveis lgicos:

1 0
E
Sim No
Verdadeiro Falso
Alto Baixo
Cheio Vazio
Aceso Apagado
Aberto Fechado
Saturado Cortado
Ligado Desligado

A utilizao da lgebra booleana e seus conceitos, o levou a encontrar solues extremamente
eficazes para a telefonia atravs de rels, introduzindo na rea tecnolgica, at ento dominada
exclusivamente pela eletrnica linear ou analgica, os primeiros avanos no campo da eletrnica
digital.

2- FUNES BOOLEANAS BSICAS

A lgebra booleana, assim como a lgebra convencional, prev o uso de operaes matemticas
bsicas donde se derivam todas as outras operaes ou funes booleanas.
Estas operaes ou funes bsicas so trs:

E ou AND;
OU ou OR;
NO ou NOT.

A funo AND, tambm conhecida como interseo ou conjuno, estabelece que um
determinado resultado ser alcanado se todas as condies relevantes forem satisfatrias.
Exemplo: O transistor amplifica sem distoro se estiver polarizado E mantiver o ponto Q esttico.

A funo OU ou OR, tambm conhecida como unio ou disjuno, por sua vez estabelece que
este mesmo resultado ser alcanado se pelo menos uma das condies for satisfatria.
Exemplo: Em minha casa, haver consumo de energia eltrica se uma lmpada acender OU se a
televiso for ligada OU se eu utilizar o chuveiro OU ...
Repare que na funo OR se mais de uma ou todas as condies forem satisfeitas o resultado
tambm ser alcanado.

Para a funo NO ou NOT, tambm conhecida como complemento ou inverso, ns temos
que o resultado ser alcanado se negarmos uma determinada condio.
Exemplos: Estabelecemos o ganho esttico do transistor se este NO receber sinal de entrada;
Meu fornecimento de energia eltrica ser cortado se eu NO pagar a conta em dia;
No retificador de meia onda haver corrente na carga se o diodo NO estiver cortado.

Parece simples, mas apenas estas trs funes bsicas so suficientes para gerar qualquer funo
booleana por mais complexa que seja e, conseqentemente, qualquer sistema eletrnico digital
complexo possui estas trs funes como unidades constituintes bsicas.
3- TABELA-VERDADE

A tabela-verdade uma tcnica que descreve como a sada de um circuito lgico depende
dos nveis presentes nas entradas do mesmo.
A figura abaixo ilustra a tabela-verdade para um circuito lgico qualquer. Essa tabela
relaciona todas as combinaes possveis para os nveis lgicos presentes nas entradas.
Os nveis lgicos da funo de sada (X) dependem da natureza do circuito, ou seja, das
particularidades do projeto.
Observe atentamente a primeira tabela, de 2 variveis: A primeira linha da primeira tabela
mostra que quando as entradas A e B forem iguais a 0, a sada X ser nvel 1. A segunda linha mostra
que quando A=0 e B=1, a sada X torna-se 0. Da mesma maneira, a tabela mostra o que acontece com o
estado lgico da sada para qualquer conjunto de todas as condies possveis de entrada.

Exemplos de tabela-verdade para circuitos de: (a) duas entradas (b) trs entradas (c) quatro entradas

As figuras (b) e (c) mostram exemplos de tabelas para circuitos lgicos de 3 e 4 variveis de
entrada. Veja novamente que cada tabela relaciona, no lado esquerdo, todas as combinaes possveis
para os nveis lgicos de entrada e, no lado direito, os nveis lgicos resultantes para a sada X.
evidente que o valor atual da sada X depende do tipo de circuito lgico projetado.
Observe que h quatro linhas para uma tabela de duas entradas, oito linhas para 3
entradas e 16 linhas para 4 entradas. O nmero de todas as combinaes possveis de entrada
expresso pela seguinte frmula:

2
V
= L
onde : V = Nmero de variveis de entrada;
L = Nmero de linhas.

Observe tambm que a lista de todas as combinaes possveis uma seqncia de
contagem binria, por isso muito fcil preencher uma tabela sem esquecer nenhuma combinao,
basta contar!

Questes de reviso:

1. Qual ser o estado lgico da sada para o circuito de quatro entradas representado na figura (c)
quando todas as entradas, exceto a B, forem nvel 1?

2. Repita a questo 1 para as seguintes condies de entrada: A=1, B=0, C=1 e D=0.

3. Quantas linhas devem ter uma tabela que representa um circuito de cinco entradas?
4- PORTAS LGICAS

Portas lgicas, como so conhecidos os circuitos que executam as funes booleanas bsicas
e suas combinaes, portanto so os circuitos mais simples de qualquer sistema digital.
As portas lgicas so classificadas em trs grupos: Bsicas, universais e comparadoras.
As portas lgicas bsicas so aquelas que executam as funes booleanas bsicas.
As universais so combinaes de portas bsicas e possuem esta classificao por serem
utilizadas para implementar todo e qualquer tipo de circuito digital, inclusive portas bsicas e
comparadoras.
As duas portas comparadoras tambm so combinaes das portas bsicas e so assim
classificadas por gerarem a funo XOR (xisr) ou OU-EXCLUSIVO e a funo XNOR (xisnr),
tambm conhecida por NOR-EXCLUSIVO ou CKT COINCIDNCIA. So funes especficas para
comparao de duas condies, declarando-as iguais ou diferentes.
Por tratarem-se de circuitos, as portas lgicas trabalham com valores especficos de tenso que
variam de acordo com seu tipo de construo. As portas lgicas identificam os nveis lgicos atravs
destes valores de tenso em suas entradas e respondem, em suas sadas, com tais valores que tambm
so interpretados como nveis lgicos por outros circuitos.
Os circuitos digitais que so construdos utilizando lgica de transistores (famlia TTL), por
exemplo, identificam nveis de 5V ou pouco menos como nvel 1 e nveis de 0V ou um pouco mais
como nvel 0.
Ser mostrado, no prximo mdulo, as principais famlias lgicas, suas implementaes e
particularidades. Por enquanto veremos as caractersticas de todas as portas lgicas:


A) Porta E ou AND

Smbolo: Circuito Discreto:

A B
Y
+

Funo:
Y = A . B

Tabela verdade: Diagrama de Venn:
A B Y
0 0 0
0 1 0
1 0 0
1 1 1

Tanto pelo circuito discreto como pela tabela verdade, que representam as variveis de entrada
com as letras A e B e a funo de sada por Y, notamos a representao da funo que esta porta
executa, a funo AND.
Quanto ao circuito discreto note que a lmpada apenas acender se as chaves A E B estiverem
fechadas.
Pela tabela verdade, perceba que a sada somente estar em nvel 1 se a entradas A E B
estiverem tambm em nvel 1.
Ou podemos dizer de outro modo: Basta que uma das entradas seja igual zero para que a
sada seja tambm zero.
A funo acima representada pelo operador . assim lida: Y igual A e B.
A interpretao do diagrama de Venn mostra que a funo E gera a interseo dos conjuntos
A e B, pois o nico resultado satisfatrio para esta funo est nos elementos que so dos conjuntos A E
B.
A porta AND pode ter duas ou mais entradas, portanto tudo o que foi visto acima vale para
qualquer porta AND, independentemente de seu nmero de entradas, bastando acrescentar o nmero de
elementos correspondentes s entradas excedentes.
Semelhante lgebra convencional, a funo AND pode, tambm, ser escrita desta forma:

Y=AB


B) Porta OU ou OR


Y B
A
+

Funo:
Y = A + B

A B Y
0 0 0
0 1 1
1 0 1
1 1 1

Aqui perceptvel a funo OR no Ckt discreto: a lmpada acender se as chaves A OU B
estiverem fechadas.
Na tabela verdade, basta que A OU B sejam iguais a 1 para que a sada assuma o mesmo valor
(1), ou ento, basta que uma das entradas seja igual 1 para que a sada seja tambm 1.
A funo OR representada pelo operador + lida Y igual A OU B.
O diagrama de Venn ilustra esta funo como a unio dos conjuntos A e B, pois o resultado
satisfatrio para esta funo encontra-se nos elementos de A OU B OU AMBOS.
Assim como a porta AND, tais representaes valem para duas ou mais entradas.

Questes de reviso:

4. Qual o nico conjunto de condies de entrada que produz uma sada BAIXA para qualquer porta
OR?

5. Escreva a expresso booleana para uma porta OR de seis entradas.

6. Qual a nica combinao de entrada que produz uma sada em nvel ALTO em uma porta AND de
cinco entradas?

7. Qual nvel lgico deve ser aplicado segunda entrada de uma porta AND de duas entradas, para que
o sinal lgico na primeira entrada seja desabilitado (impossibilitado de alterar a sada)?

8. Verdadeiro ou falso: A sada de uma porta AND sempre ser diferente da sada de uma porta OR
para as mesmas condies de entrada.

C) Porta NO, NOT ou INVERSORA


Y
A
+

Funo:
Y = A

A Y
0 1
1 0

O circuito discreto e a tabela mostram que a sada ser sempre o inverso, negao ou
complemento da entrada, ou seja, a lmpada s acender se a chave NO fechar e, pela tabela, a
sada ser 1 se a entrada for 0 e vice versa.
Para o diagrama de Venn, note que a funo representada pela negao da varivel, pois o
resultado esperado est em todos os elementos que NO pertencem ao conjunto A.
A funo representada por uma linha sobreposta varivel assim lida: Y igual A
invertido ou Y igual A negado ou Y igual A barrado.
Esta a nica porta lgica que possui apenas uma entrada por motivos bvios.
O smbolo aqui demonstrado representa a porta NOT em seu estado isolado, pois, na grande
maioria das vezes, ela sempre estar associada algum circuito digital, sendo identificada por um
pequeno crculo em um terminal de entrada ou de sada do mesmo.

Questes de reviso:

9. A sada do inversor conectada entrada de um segundo inversor. Qual o nvel lgico de sada se a
entrada for 0? Qual o nvel lgico de sada se a entrada for 1?

10. A sada da porta AND de duas entradas conectada entrada de um INVERSOR. Determine a
tabela-verdade, mostrando a sada Y do INVERSOR para cada combinao das entradas A e B.


D) Porta No-E ou NAND


Y
B
A
+

Funo:
Y = B . A

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Esta a primeira das duas portas universais. Fica claro que esta porta , na verdade, a
combinao da porta AND com a INVERSORA, ou podemos dizer: esta porta gera a funo AND
negada, ou ainda, o complemento da funo AND.
Tanto o circuito discreto como a tabela e o diagrama de Venn evidenciam que esta porta gera
uma funo que exatamente o complemento da funo AND: basta que uma das entradas seja 0
para que a sada seja 1.
A funo supracitada assim lida: Y igual A e B barrados ou Y igual A e B negados.
Assim como a AND esta porta pode ter mais de uma entrada.


E) Porta NO-OU ou NOR


Y B
A
+

Funo:
Y = B A+

A B Y
0 0 1
0 1 0
1 0 0
1 1 0

A segunda porta universal a combinao da porta OR com a INVERSORA, portanto gera a
funo OU negada ou o complemento da funo OU.
O circuito, a tabela e o diagrama apresentam a negao da porta OR: basta que uma das
entradas seja 1 para que a sada seja 0.
L-se assim a funo: Y igual A ou B barrados ou Y igual A ou B negados.
Esta porta pode ter mais de uma entrada analogamente s portas vistas anteriormente.

Questes de reviso:

11. Qual o nico conjunto de condies de entrada que produz uma sada nvel ALTO em uma porta
NOR de trs entradas?

12. Determine o nvel lgico da sada do circuito na figura abaixo para A=B=1 e C=D=0.

13. Troque a porta NOR da figura da questo anterior por uma porta NAND, e troque a porta NAND
por uma porta NOR. Qual a nova expresso para X?


F) Porta XOR ou OU-EXCLUSIVO


A
B
Y
+

Funo:
Y = B A

Tabela verdade Diagrama de Venn
A B Y
0 0 0
0 1 1
1 0 1
1 1 0

A primeira das portas comparadoras executa a funo OU-EXCLUSIVO, ou seja,
apresenta sada igual um se uma entrada OU outra for igual um, EXCLUSIVAMENTE (se as
duas forem iguais 1, a sada 0).
Isto fica explcito pelo circuito discreto, tabela e diagrama de Venn. A tabela verdade ainda
explicita ser esta porta uma comparadora de desigualdade, ou seja, a sada ser 1 se as entradas
forem diferentes ( 0 e 1 / 1 e 0 ).
Para a funo temos: Y igual A ou-exclusivamente B ou Y igual A XOR B.


G) Porta XNOR ou NOR-EXCLUSIVO ou CKT COINCIDNCIA


B A
Y
+

Funo:
Y = B A

Tabela verdade Diagrama de Venn
A B Y
0 0 1
0 1 0
1 0 0
1 1 1

evidente pelas representaes acima que esta porta comparadora o complemento da
funo ou-exclusivo, ou seja, apresenta sada igual ZERO se uma entrada OU outra for igual
1, EXCLUSIVAMENTE.
Tambm se pode verificar que a sada ser 1 se as entradas forem iguais (0 e 0 / 1 e 1),
em outras palavras, esta porta uma comparadora de igualdade.

No caso particular das duas portas comparadoras, as mesmas tm como funo comparar
dois nveis, exatamente por isso no existem portas comparadoras com mais de duas entradas.
Se uma comparao entre mais de duas entradas for necessria, duas ou mais portas sero
usadas em conjunto, porm, os efeitos no sero sempre os mesmos de uma nica porta, ou seja, nem
sempre a funo XNOR ser o complemento da XOR! Isto ser explicitado em momento oportuno.

5- ANLISE DE CIRCUITOS DIGITAIS BSICOS

obvia a necessidade da boa anlise de um circuito digital para que a compreenso de sua
funo e utilidade possam ser bem assimiladas.
Uma das anlises que pode ser efetuada demonstrada nos circuitos a seguir, de onde so
extradas as expresses de sada, atravs da anlise de cada funo bsica, porta-a-porta, desde as
entradas.
Qualquer circuito lgico pode ser descrito usando os trs operandos booleanos bsicos,
porque as portas OR, AND e NOT so os blocos fundamentais dos sistemas digitais. Considere a figura
(a) abaixo; usando as expresses booleanas de cada porta, podemos determinar a expresso lgica de
sada:

Ocasionalmente, pode haver confuso em determinar qual operao realizada primeiro na
expresso. Quando existe AND e OR como na expresso C B A X + = . a operao AND sempre
realizada primeiro, a menos que existam parnteses na expresso, por exemplo: C B A X ). ( + = , na
figura (b), veja que esta expresso sem os parnteses poderia ser interpretada incorretamente.

Sempre que um INVERSOR estiver presente em um circuito lgico, a expresso para a sada
do INVERSOR ser igual expresso de entrada com uma barra sobre ela:


Outros exemplos:

BC AB Y =
HI H G F W + + + =
HIF X =

Outra anlise que ajuda muito a entender a implementao de um circuito digital a verificao
de seu funcionamento com nveis lgicos escolhidos aleatoriamente ou de uma linha da tabela verdade
correspondente.
Esta analise porta-a-porta mostra o efeito causado por estes nveis de entrada at resultar na
verificao dos nveis de sada.
Este tipo de verificao do funcionamento dos circuitos digitais conhecida como anlise bit-a-
bit. Observe os exemplos seguintes:

0
1
0
=
=
=
C
B
A
1 = Y
1
0
0
0
=
=
=
=
I
H
G
F

0
1
=
=
X
W

Os mtodos de anlise de circuitos digitais vistos aqui ajudam muito na compreenso dos
circuitos que veremos nos captulos seguintes.
Todos os circuitos que vimos anteriormente so classificados como circuitos combinacionais,
ou seja, circuitos digitais cujo estado da sada depende nica e exclusivamente do estado das
entradas.
Parece uma afirmao extremamente bvia, mas existem circuitos em que a classificao
anterior no verdadeira, ou seja, o estado das sadas no depende apenas dos estados de entrada; tais
circuitos sero estudados no prximo mdulo.

Questes de reviso:

14. Defina a expresso de sada dos circuitos abaixo:


15. Faa a anlise bit-a-bit em todos os circuitos acima (questo 14).

6- IMPLEMENTAO DE CIRCUITOS DIGITAIS BSICOS

Quando a operao de um circuito definida por uma expresso booleana, podemos
desenhar o diagrama do circuito lgico a partir da expresso.
Trata-se to somente do processo inverso s anlises vistas anteriormente.
Suponha que desejemos construir um circuito cuja sada seja BC A C B AC Y + + = .
Essa expresso booleana contm trs termos ( BC A C B AC , , ) sobre os quais aplicada a
operao OR. Essa expresso nos diz que necessria uma porta OR de trs entradas que so C B AC ,
e BC A .
Isto est ilustrado na figura (a) abaixo, que traz uma porta OR com as trs entradas
nomeadas C B AC , e BC A .

Cada entrada da porta OR tem um termo que um produto lgico AND, o que significa que
uma porta AND, com as entradas apropriadas, pode ser usada para gerar cada um desses termos. Isso
indicado na Figura (b), que mostra o diagrama final do circuito:

Observe que o uso de INVERSORES produz os termos A e C presentes na expresso.

Questes de reviso:

16. Desenhe o diagrama do circuito que implementa a expresso ) )( ( C B B A x + + = .

17. Desenhe o diagrama do circuito que implemente a expresso ) ( D A C B A x + = .

18. Desenhe o diagrama do circuito para a expresso ABC C B AC y + + = .

19. Desenhe o diagrama do circuito para E C B A D x ]. ). ( [ + + =

V- EXTRAO DE FUNES BOOLEANAS

A grande maioria dos problemas do cotidiano pode ser resolvida atravs de solues digitais,
observe a situao proposta abaixo:

O problema consiste em ligar automaticamente a bomba para encher a caixa dgua com a gua
do poo, mas tal acionamento no pode ocorrer se o poo estiver seco ou a caixa dgua cheia.
O primeiro passo considerar as variveis e funes do problema: fazendo uma atenta
observao fica claro que a bomba ser ou no acionada em funo do poo e da caixa, portanto as
variveis do problema so a caixa e o poo que determinaro o estado lgico da bomba (funo do
problema).
O segundo passo definir os estados das variveis e da funo de forma binria, ou seja,
considerando apenas dois estados para cada um:

NOTA: no h obrigatoriedade nem regra que defina qual dos dois estados deve ser 1 ou 0, ficando a
cargo do projetista decidir sua preferncia, ou para fins de facilitar a simplificao do projeto ou por
mera comodidade ou conveno pessoal.

A partir da o terceiro passo montar a tabela verdade das variveis e da funo de sada
conforme visto a seguir:
P C B
0 0 0
0 1 0
1 0 0
1 1 1

A tabela anterior bem familiar no mesmo?

Com isto chegamos concluso de que o circuito que executar a tarefa de chavear a bomba
dgua nas condies supramencionadas uma porta AND, conforme a figura a seguir:

Nem sempre os projetos de circuitos digitais resolvem situaes problema atravs de uma tabela
verdade to simples, infelizmente. Para tanto existem tcnicas para extrair funes booleanas de tabelas
mais complexas.
Existem duas formas de extrao: conjuntiva e disjuntiva.
Observe a tabela de oito linhas* abaixo originada de um projeto qualquer:

A B C Y
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

* NOTA: Faa uma reviso acerca de construo no captulo sobre tabelas-verdade.

Cada forma possui um conjunto de quatro regras para a extrao de uma funo, comforme
ser explicitado a seguir:
1- FORMA CONJUNTIVA

Para a forma conjuntiva temos:

1 regra: Um termo para cada linha onde a funo igual a 0;
2 regra: As variveis sero ligadas pela funo OR;
3 regra: As variveis sero negadas se forem iguais a 1;
4 regra: Os termos sero ligados pela funo AND;

Aplicao da primeira regra:

A B C Y
0 0 0 0 +
0 0 1 0 +
0 1 0 1
0 1 1 1
1 0 0 0 +
1 0 1 1
1 1 0 0 +
1 1 1 1

Aplicao da segunda regra:

A B C Y
0 0 0 0 + C B A + +
0 0 1 0 + C B A + +
0 1 0 1
0 1 1 1
1 0 0 0 + C B A + +
1 0 1 1
1 1 0 0 + C B A + +
1 1 1 1

Aplicao da terceira regra:

A B C Y
0 0 0 0 + C B A + +
0 0 1 0
+
C B A + +
0 1 0 1
0 1 1 1
1 0 0 0
+
C B A + +
1 0 1 1
1 1 0 0
+
C B A + +
1 1 1 1

Aplicao da quarta regra:

( ) ( ) ( ) ( ) C B A C B A C B A C B A Y + + + + + + + + =

ou

( ) ( )( )( ) C B A C B A C B A C B A Y + + + + + + + + =

Esta forma, por motivos aparentes, tambm conhecida como produto de somas.

2- FORMA DISJUNTIVA

Para a forma disjuntiva ou soma de produtos temos as seguintes regras de extrao:

1 regra: Um termo para cada linha onde a funo igual a 1;
2 regra: As variveis sero ligadas pela funo AND;
3 regra: As variveis sero negadas se forem iguais a 0;
4 regra: Os termos sero ligados pela funo OR;

notvel o fato de que a forma disjuntiva o complemento da conjuntiva se levarmos em
considerao apenas as regras apresentadas. Observe a aplicao das regras para a tabela anterior:

Aplicao da primeira regra:

A B C Y
0 0 0 0
0 0 1 0
0 1 0 1 +
0 1 1 1 +
1 0 0 0
1 0 1 1 +
1 1 0 0
1 1 1 1 +

Aplicao da segunda regra:

A B C Y
0 0 0 0
0 0 1 0
0 1 0 1 + C B A . .
0 1 1 1 + C B A . .
1 0 0 0
1 0 1 1 + C B A . .
1 1 0 0
1 1 1 1 + C B A . .

Aplicao da terceira regra:

A B C Y
0 0 0 0
0 0 1 0
0 1 0 1
+
C B A . .
0 1 1 1
+
C B A . .
1 0 0 0
1 0 1 1
+
C B A . .
1 1 0 0
1 1 1 1 + C B A . .

Aplicao da quarta regra:

ABC C B A BC A C B A Y + + + =

3- IMPLEMENTAO DOS CIRCUITOS

Observe os circuitos que so originados das funes anteriores, extradas de uma mesma tabela:

Circuito Conjuntivo

Circuito Disjuntivo

Perceba que so circuitos bem diferentes, mas que foram originados da mesma tabela,
portanto executam a mesma funo. Comprove isto efetuando uma anlise bit-a-bit de ambos,
escolhendo qualquer linha da tabela e colocando nas entradas dos dois circuitos os nveis
correspondentes e verificando as sadas que, considerando o exposto anteriormente, tero o mesmo
nvel lgico.
Apesar de originarem circuitos que geram a mesma funo de sada, a forma de extrao
mais utilizada a disjuntiva.
Primeiro porque favorece simplificao mais facilitada para funes complexas, devido ao
fato de uma funo nesta forma ser semelhante s equaes da lgebra convencional com a qual
estamos mais familiarizados.
Segundo porque o pensamento humano tende a assumir a forma disjuntiva, ou seja, mais
cmodo mentalmente atribuirmos o nvel 1 para estados ligados ou acesos, por exemplo.
O terceiro motivo que os mtodos mais avanados de simplificao de funes se aplicam
apenas a funes disjuntivas.

VI- SIMPLIFICAO DE FUNES BOOLEANAS

Se uma determinada funo booleana contiver um nmero muito grande de termos ou de
variveis fica impraticvel a implementao de seu respectivo circuito. A quase totalidade das funes
complexas pode ser reduzida a poucas portas, um nico tipo de porta ou mesmo nenhuma e ainda
assim continuar a gerar a funo que sua respectiva tabela prope.
Existem diversas tcnicas algbricas e grficas para a simplificao de funes complexas,
mas para o nosso estudo consideraremos apenas o mtodo algbrico (aplicao de postulados,
propriedades, axiomas e teoremas da lgebra booleana) e um mtodo grfico (mapa de Karnaugh).

1- PROPRIEDADES, AXIOMAS E TEOREMAS DA LGEBRA BOOLEANA

Alguns axiomas e propriedades da lgebra de Boole so semelhantes aos da lgebra
convencional facilitando o nosso estudo, outros so particulares esta e merecem um pouco mais de
ateno em suas definies.
O que facilita a compreenso das propriedades desta lgebra lembrar que uma varivel
booleana somente pode assumir um de dois valores (0 ou 1), portanto substitua cada varivel por 0 e
depois por 1 e comprove os resultados em cada caso sempre que isto se fizer necessrio para a
compreenso das mesmas. Vejamo-los agora:

A) Propriedade da UNIO

Como o nome sugere aplicvel funo OR. composta por 2 axiomas que explicitam
qual dos nveis seu elemento neutro e qual no :

1 1 B
A 0 A
= +
= +

Exemplos:
FAB F D A FAB F D A
C B A CF AB
+ = + +
= + + +
0
1 1

B) Propriedade da INTERSEO

Anloga propriedade anterior, esta aplicvel funo AND. tambm composta por 2
axiomas:

0 B.0
A A.1
=
=

Exemplos:
FA AD FA AD
AC AB C A AC AB
+ = +
+ = + +
1
0


C) Propriedade da TAUTOLOGIA

Esta propriedade se aplica tanto para a funo AND como para a OR e consiste
simplesmente na eliminao de repeties. Eis os seus axiomas:

B B B
A A.A
= +
=

Exemplos:
WZ XY WZWZ WZ XYYX
AB AC AB AC AB
+ = + +
+ = + +

D) Propriedade dos COMPLEMENTOS

aplicvel tanto funo AND, como para a OR, e especifica o resultado da operao de
uma varivel ou termo com seu complemento:

1 B B
0 A A.
= +
=

Exemplos:
WYZ WYZ Z XZ
AB AC AB
= +
= + + 1

E) Propriedade da MLTIPLA NEGAO

Se o complemento de A A, ento temos o que se segue:

B B
A A
=
=

Podemos concluir, ento, que se negarmos uma varivel, termo ou funo um nmero par de
vezes o mesmo que no negar, e se negarmos um nmero impar de vezes, o mesmo que negar uma
vez s.
Existem circuitos que se utilizam de vrias portas NOT num nico canal sem constituir, com
isto, uma falha na simplificao; isto se deve ao fato de que a porta NOT um dispositivo eletrnico,
portanto possui um tempo de resposta ou tempo de propagao. Para alguns circuitos digitais em
particular o tempo gasto para que um determinado nvel lgico seja transmitido de um ponto outro
deste circuito de importncia comprometedora ou at mesmo VITAL para a sua correta
operacionalidade.
Portanto uma soluo prtica para resolver problemas causados por tempo de propagao
num circuito digital simplesmente inserir tantas inversoras quantas forem necessrias para gerar um
atraso na transmisso de um determinado nvel lgico num ponto do circuito em que tal atraso for
necessrio para seu perfeito funcionamento.

NOTA: O tempo de propagao de portas NAND e NOR est em torno de 15 nanosegundos e o de uma
inversora igual ou pouco menor que 10 nanosegundos.

EXEMPLO:

F) Propriedade COMUTATIVA

Semelhante a lgebra convencional. Lembra uma antiga frase matemtica: a ordem dos
fatores no altera o produto:

B A A B
B.A A.B
+ = +
=

Exemplos:
ZYX ZXY YZX YXZ XZY XYZ
AB AC BC BC AB AC BC AC AB
= = = = =
+ + = + + = + +

G) Propriedade ASSOCIATIVA

Outra propriedade tambm pertencente lgebra convencional:

( ) ( ) ( )
( ) ( ) ( ) C B A C A B C B A C B A
C B A C A B C B A C B A
+ + = + + = + + = + +
= = = . . . . .

Perceba que esta propriedade nos esclarece como podemos implementar funes bsicas
com mais de 2 variveis, utilizando 2 ou mais portas do mesmo tipo.

H) Propriedade DISTRIBUTIVA

Uma 3 propriedade pertencente lgebra convencional, que tambm aplicvel s funes
booleanas:

( )
( ) WXY WXZ Y Z XW
C B A AC AB
+ = +
+ = +

Para efeito de recordao, esta propriedade tambm conhecida no vulgo como fatorao
por termos comuns, onde o termo comum colocado em evidncia, na parte externa esquerda do
conjunto entre parnteses.
I) Propriedade da ABSORO

Esta outra das propriedades que so particulares lgebra booleana e representada por
trs axiomas, aqui apresentados com suas respectivas comprovaes:

1)
A AB A = +

( ) A A B A AB A = = + = + 1 . 1

2)
( ) ( ) BC A C A B A + = + + .

( ) ( ) ( )
BC A BC A
BC B C A BC AB AC A BC AB AC AA C A B A
+ = +
= + + + = + + + = + + + = + +
1 .
1 .

3)
B A B A A + = +

( ) ( ) B A B A A A B A B A A AB B A B A B A A B A A + = + = + + = + + = + + = + = + 1 . 1 1 .

Podemos expandir este 3 axioma em um 4, que na verdade o mesmo, porm visto sob um
segundo ponto de vista:

4) B A AB A + = +
B A A A B A AB A B A AB B A AB A AB A + = + + = + + = + + = + = + ) ( ) 1 ( 1 .

Questes de Reviso

20. Simplifique:
a) C AB C A y + =
b) D C B A D C B A y + =
c) ABD D A y + =


J) Teorema DE MORGAN

Este teorema da lgebra booleana largamente empregado na simplificao e projeto de
circuitos digitais e constitudo por dois axiomas:

B A B A . = + B A B A + = .

Portanto temos a seguinte igualdade:

=

=

Tais axiomas podem ser comprovados atravs de propriedades da lgebra de Boole, mas a
forma mais fcil e rpida de faz-lo atravs de tabelas verdade:

A B
A B B A+ B A. AB B A+
0 0 1 1 1 1 1 1
0 1 1 0 0 0 1 1
1 0 0 1 0 0 1 1
1 1 0 0 0 0 0 0

EXEMPLOS

Observe agora alguns exemplos de reduo de funes complexas utilizando algumas das
propriedades que acabamos de conhecer:

L G E GL E L G E EGL Y + + + =
( ) ( ) ( ) ( )
G E EL y
G E EL L L G E G G EL
+ =
+ = + + + = 1 1

D C B A D C B A D C B A D C B A D C B A
D C B A D C B A D C B A D C B A D C B A D C B A D C B A V
. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
+ + + +
+ + + + + + + =

( ) ( ) ( ) ( ) ( ) ( )
( ) ( ) ( )
( )
B A V
B A A B A B B A B A B A B A
C C B A C C B A C C B A C B A C B A C B A C B A C B A C B A
D D C B A D D C B A D D C B A D D C B A D D C B A D D C B A
+ =
+ = + + = + + =
+ + + + + = + + + + + =
+ + + + + + + + + + + =
. . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .

J H F HJ F FHJ J FH W + + + =
( ) ( ) ( )
H W
F F H H F FH J J H F J J FH
=
+ = + = + + + =

Na ltima simplificao logo acima nota-se algo muito interessante: chegou-se concluso
que a funo W pode ser implementada simplificadamente, no com algumas portas lgicas, mas
apenas com um fio que transmita a varivel H funo. Outra concluso interessante alcanada com a
simplificao que as variveis F e J no exercem influncia importante na funo (so inteis).
Tais ocorrncias so mais comuns do que se imagina. Em quase todos os projetos, apenas
com a simplificao, o projetista conclui que uma ou outra varivel considerada em sua idealizao, na
verdade no tem importncia vital na boa operacionalidade do circuito.

Questes de reviso:

21. Aplique DeMorgan nas expresses abaixo de modo que apresentem inverses apenas em variveis
simples:
a) C B A z ). ( + =
b) Q T S R y + =

22. Implemente um circuito que tem como expresso de sada C B A z . . = usando apenas uma porta
NOR e um INVERSOR.

23. Use os teoremas de DeMorgan para converter D C B A y + + = em uma expresso que contenha
inverses apenas em variveis simples.

2- MAPA DE VEITCH KARNAUGH

O mapa de Veitch Karnaugh, ou simplesmente mapa de Karnaugh, o mtodo grfico mais
simples e mais utilizado na anlise, projeto e simplificao de circuitos digitais.
constitudo por um plano bidimensional dividido em partes chamadas clulas; o nmero
de clulas de um mapa de Karnaugh tem estreita relao com o nmero de variveis da funo. Observe
o mapa de duas variveis a seguir:

A
A
B
B

O padro de construo deste mtodo grfico est explicitado no mapa de Karnaugh de duas
variveis acima: perceba que as variveis e seus complementos identificam duas clulas cada do plano
dividido em quatro clulas.
A ordem de colocao das variveis e complementos no importa, o que de fato muito
importante para o bom desempenho do mapa que as variveis devem estar diretamente em oposio
aos seus complementos, ou seja, se o mapa for desenhado com a varivel A numa das colunas seu
complemento A deve estar na coluna oposta, assim como a varivel B deve estar na linha (ou na
coluna) oposta B . Observe os exemplos a seguir:

A
A B
B

B
B
B

A
A
B A
A

Deste modo cada clula do mapa identificada por duas variveis, assim sendo cada clula
constitui um termo possvel em uma funo de duas variveis:

B
B
A
B A
AB
A B A B A

A seguir, mostrado o mapa de trs variveis:

A
A
B
B

C
C
C

Visto que j existem no mapa anterior 2 colunas e 2 linhas, para a construo de um mapa de
3 variveis necessrio encaixar uma terceira varivel dividindo-se as colunas.
O que foi dito anteriormente a respeito da colocao das variveis para a identificao de
cada linha e coluna vlida tambm para o mapa de trs variveis, alis, tal regra vlida para qualquer
mapa de Karnaugh.

Assim temos neste mapa cada varivel identificando quatro clulas. Deste modo cada clula
representa um termo possvel em funes de trs variveis:

A
A
B ABC
C AB C B A BC A
B C B A C B A C B A C B A
C
C
C

NOTA: perceba que o nmero de clulas de um mapa de Karnaugh o mesmo nmero de linhas de
uma tabela verdade de mesmo nmero de variveis, assim sendo sua construo obedece
mesma frmula:

onde: V = Nmero de variveis;
C = Nmero de clulas.

O mapa de Karnaugh de trs variveis , na verdade, a planificao de um objeto
tridimensional de maneira semelhante ao j conhecido mapa mundi que todos sabem tratar-se de uma
representao bidimensional de um globo.
Considerando-se este fato fica fcil entender, como exemplos, que a clula ABC
adjacente BC A , pelo mesmo motivo a clula C B A adjacente C B A .
Fenmeno semelhante ocorre com o mapa de quatro variveis, apresentado a seguir com
suas clulas previamente identificadas:

A
A

D C AB D C AB D C B A D C B A B
C
D C B A D C B A D C B A D C B A
D C B A CD B A CD B A D C B A
B
C
D ABC
ABCD
BCD A D BC A B

D
D
D

Agora, para encaixarmos uma quarta varivel, foi necessria a diviso das linhas.
Neste mapa em particular no somente as laterais so adjacentes por efeito de sua
tridimensionalidade, mas tambm a borda superior adjacente inferior; como exemplo, temos que no
mapa acima a clula D C B A adjacente D C B A , BCD A adjacente D C B A , e a clula D C AB
, ao mesmo tempo, adjacente D C B A e D ABC .
2
V
= C
Observe agora como utilizar o mapa de Karnaugh para simplificar uma funo:

B A AB Y + =

Primeiramente identificamos cada termo da funo em suas respectivas clulas:

B
B
A 1
A
1

NOTA: qualquer smbolo pode ser utilizado para marcar a clula que corresponde a um termo da
funo, porm o mais utilizado o bit 1, talvez para lembrar ao projetista que tal termo foi
originado de uma linha da tabela onde a funo igual a 1. Em conseqncia as outras
clulas no marcadas possuem valor 0.

Depois formamos malhas com todas as clulas adjacentes:

B
B
A 1
A
1

Neste caso temos um par (malha de duas clulas).
Depois identificamos a malha com referncia a TODAS as variveis e seus complementos
da seguinte forma:

- A malha est em A? R: sim;
- A malha est em A? R: sim;
- Concluso: A malha no A, nem A.

NOTA: esta concluso se deve eliminao atravs da propriedade dos complementos da lgebra
booleana:
( ) ( ) X X A A X = = + 1

- A malha est em B? R: sim;
- A malha est em B ? R: no;
- Concluso: A malha B.

Portanto, temos a simplificao da funo:

B Y =

Observe os outros exemplos a seguir:

HJ F FHJ J H F W + + =

F
F
H 1 1
H
1

J
J
J

Voc percebeu que no foi formada uma malha de trs clulas, mas duas malhas de duas
clulas cada?
A regra a seguinte: uma malha do mapa de Karnaugh s poder conter um nmero de
clulas que seja potncia de 2.
Portanto, at o mapa de quatro variveis, as malhas somente contero 2, 4, 8 ou 16 clulas.
Identificamos, ento, a primeira malha:

F
F
H 1 1
H
1

J
J
J

- A malha est em F? R: sim;
- A malha est em F ? R: no;
- Concluso: A malha F.

- A malha est em H? R: sim;
- A malha est em H ? R: sim;
- Concluso: A malha no H, nem H .

- A malha est em J? R: sim;
- A malha est em J ? R: no;
- Concluso: A malha J.

Neste caso, se a malha F e J, isto significa que a identificao da malha : FJ ou F.J .
Prosseguimos com a identificao da Segunda malha:

F
F
H 1 1
H
1

J
J
J

Atravs do processo visto anteriormente identificamos a malha como: HJ ou H.J .
Podemos gerar a funo W com as malhas FJ ou HJ, portanto a funo simplificada a
seguinte:

HJ FJ W + =

Utilizando lgebra o projetista pode ainda optar por reduzir a funo simplificada acima:

( ) H F J W + =

Outro exemplo:

L G E GL E L G E EGL Y + + + =

E
G 1 1
1 1

L

Voc se lembra de que o mapa de trs variveis possui as laterais adjacentes, como um mapa
mundi? Observe:

E
G 1 1
1 1

L

Neste caso temos uma quadra (malha de quatro clulas):

L Y =

NOTA: foi formada uma quadra no lugar de dois pares porque quanto maior for a malha maior ser
a simplificao. Isto ocorre em qualquer caso.


D C B A D C B A D C B A D C B A D C B A
D C B A D C B A D C B A D C B A D C B A D C B A D C B A V
. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
+ + + +
+ + + + + + + =

Agora temos duas oitavas (malhas de oito clulas); basta lembrar que o mapa de quatro
variveis possui, alm das laterais, as bordas superior e inferior adjacentes:

A
A

1 1 1 1 B
C
1 1
1 1
B
C
1 1 1 1 B

D
D
D

B A V + =

CD B A CD B A BCD A ABCD D C B A D C B A D C B A D C AB Z + + + + + + + =

A
A

1 1
D
B
1 1
1 1
D
B
1 1
D

C
C
C

Duas quadras:

CD D C Z + =
D C B A CD B A CD B A D C B A D BC A D ABC X + + + + + =

A
A

1 1
D
B

1 1 1 1
D
B

D

C
C
C

Agora um par e uma quadra:

D B D BC X + =

3- FUNES INCOMPLETAS

Existem funes booleanas incompletas, que so aquelas em que certos termos no
possuem alguma (s) varivel (is). Observe alguns exemplos abaixo:.

Funes incompletas de trs variveis:

C B A C A BC A Y + + =
C B A B A W + =
AC C AB B A Z + + =

Funes incompletas de quatro variveis:

D C B A BCD BC D C B D C AB V + + + + =
D AB D C B D BC A X + + =
BCD BC A D BC ABC U + + + =

Para simplificar funes incompletas de trs variveis atravs do mapa de Karnaugh, basta
lembrarmos de alguns detalhes a respeito do mapa de trs variveis:

Termos de 3 variveis identificam clulas;
Termos de 2 variveis identificam pares;
Termos de 1 varivel identificam quadras.
Ento simplificamos a funo Y da seguinte forma:
Por ser uma funo de trs variveis, colocamos o primeiro termo no mapa correspondente:

B

1

A

C

Agora o segundo termo que na verdade trata-se de um par:

B
1
1 1

A

C

Em seguida o terceiro termo:

B
1 1 1
1
A

C

Por fim, a simplificao:

B

1 1 1 1
A

C

A Y =

Acompanhe agora os mesmos procedimentos para a funo W:
Primeiro termo:

A
C
1

1

B

E o segundo termo:

A
C
1

1
B

Neste caso a clula do segundo termo coincidiu com uma das clulas do primeiro, o que no
causa problema algum no processo.

A
C
1
1
B

B A W =
Para a funo Z temos dois pares e uma clula:

C

1 1
B 1 1
A

A Z =

Para as funes incompletas de 4 variveis o processo o mesmo com as seguintes
consideraes:

Termos de 4 variveis identificam clulas;
Termos de 3 variveis identificam pares;
Termos de 2 variveis identificam quadras;
Termos de 1 varivel identificam oitavas.

Acompanhe a funo V, com a insero do primeiro termo:

A
1

B

D

C

Segundo termo, que um par:

A
1
B
1

1

D

C

Terceiro termo, uma quadra:

A
1
1 1

B
1
1 1
1

D

C

Quarto termo, que coincide com duas clulas da quadra anterior, ou seja, sem problemas:

A
1 1 1
B
1
1 1
1

D

C

ltimo termo:

A
1 1 1
1

B
1 1 1 1

D

C



A
1 1 1 1
B
1 1 1 1

D

C

B V =

Para a funo X o processo o mesmo, acompanhe:

B

1 1
1 1
D
C

A

D B X =
Analise agora o processo para a funo U:

D

A
1 1
1 1
C

B

BC U =

4- CASOS QUE NO ADMITEM SIMPLIFICAO

Existem funes booleanas que no admitem simplificao, nem mesmo pelo mapa de
Karnaugh. Observe alguns exemplos a seguir:

B A AB Y + =
B A B A Z + =
C B A ABC W + =
C B A BC A C B A C AB U + + + =
D C B A BCD A D C AB X + + =
D C B A D C B A D C B A BCD A CD B A D ABC D C B A D C AB V + + + + + + + =

H duas formas de se contornar este problema:
A primeira delas utilizar apenas um tipo de porta lgica para implementar tais funes;
uma bastante utilizada por motivos de custo e facilidade de implementao a porta NAND. Tambm
possvel a implementao de funes comparadoras utilizando portas XOR ou XNOR.
Implementando a funo com um tipo de porta lgica utilizaremos apenas um nico tipo de
CI, o que torna o circuito fisicamente menor apesar da funo no ter sido simplificada de forma
convencional.
O segundo mtodo bastante utilizado para implementar funes que no admitem simplificao
a utilizao de multiplexadores. Tais circuitos funcionam como chaves seletoras digitais e
possibilitam a implementao de qualquer tipo de circuito digital bsico. Este circuito e sua utilidade
sero mostrados em detalhes no prximo mdulo.

A) Implementao com portas NAND

Isto conseguido aplicando-se o teorema de De Morgan e a propriedade da mltipla
negao:

B A . AB Y
B A AB B A AB Y
=
+ = + =

NOTA: mais frente veremos como fazer com que uma porta lgica execute uma funo diferente da
que ela gera. Deste modo as inversoras do CKT acima seriam substitudas por portas NAND
que executem a funo NOT, tornando o referido CKT ainda menor fisicamente.

C B A . ABC W
C B A ABC C B A ABC W
=
+ = + =

D C B A . BCD A . D C AB X
D C B A BCD A D C AB D C B A BCD A D C AB X
=
+ + = + + =

B) Implementao com portas XOR ou XNOR (funes comparadoras)

Existem funes especficas que podem ser implementadas apenas com portas XOR ou
XNOR.
A fim de facilitar a identificao das mesmas, comearemos a anlise pelos casos mais
simples, ou seja, extraindo as funes das portas XOR e XNOR:

XOR XNOR
B A B A +

AB B A +
A
A
A
A
B 1 B 1
B
1
B
1

Estas funes apresentam uma caracterstica bem particular: o mapa de Karnaugh apresenta
suas clulas marcadas distribudas como num tabuleiro de xadrez.
Portanto temos a seguir algumas das funes comparadoras, ou seja, podem ser
implementadas apenas com portas XOR ou XNOR; observe seus mapas de Karnaugh:

B A AB Y + =
A
A
B 1
B
1

B A B A Z + =
A
A
B 1
B
1

C

1 1
B 1 1
A


A
1 1
B
1 1
1 1
D

1 1
C

No caso das portas comparadoras (XOR e XNOR), como j visto em captulos anteriores,
sabemos que ambas as funes so complementares (inversas entre si), portanto as seguintes igualdades
so vlidas:

B A B A = ou B A B A =

Para trs variveis, isto no verdadeiro!
Vamos comear a anlise lembrando que as portas comparadoras possuem apenas duas
entradas, portanto as funes XOR e XNOR de 3 variveis devem ser implementadas, cada uma, de um
dos 3 modos seguintes:

( ) ( ) ( ) C A B C B A C B A C B A XOR = = =

( ) ( ) ( ) C A B C B A C B A C B A XNOR = = =
Analise agora cada um destes casos atravs da tabela verdade:

A B C ( ) C B A ( ) C B A ( ) C A B
0 0 0 0 0 0
0 0 1 1 1 1
0 1 0 1 1 1
0 1 1 0 0 0
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 1 1 1

A B C ( ) C B A ( ) C B A ( ) C A B
0 0 0 0 0 0
0 0 1 1 1 1
0 1 0 1 1 1
0 1 1 0 0 0
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 1 1 1

Perceba que todas as funes de ambas as tabelas so exatamente iguais.
Conclumos ento, que com trs variveis ocorre o fenmeno da igualdade entre as funes
XOR e XNOR:

C B A C B A = ou C B A C B A =

Se semelhante anlise for feita com quatro e cinco variveis teremos a seguinte constatao:

D C B A D C B A =
E D C B A E D C B A =

Com isto chegamos s seguintes concluses:

Para um nmero PAR de variveis as funes XOR e XNOR so COMPLEMENTARES;
Para um nmero MPAR de variveis estas mesmas funes so EQUIVALENTES.

Para que se possa identificar corretamente qual das portas (XOR ou XNOR)
verdadeiramente corresponde tabela de uma determinada funo que se deseja implementar, devemos
seguir alguns procedimentos:
Primeiramente verificamos se a expresso a ser simplificada se trata de uma funo
comparadora, ou seja, se possvel implement-la utilizando apenas portas XOR ou XNOR. Para isto,
analisamos o mapa de Karnaugh e observamos se o mesmo tem o aspecto de tabuleiro de xadrez.
Em caso afirmativo, comparamos as quatro primeiras linhas da tabela verdade com a porta
XOR, apenas, visto que, como foi observado acima, pode haver complementao ou semelhana com a
funo XNOR, gerando possvel confuso. Da utilizarmos apenas a funo XOR como referncia de
comparao.
Observe o exemplo a seguir, que mostra a tabela-verdade da funo U seguida de sua
implementao:

A B C U
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Ao se tentar extrair a expresso e simplific-la, obtm-se o que se segue:


C

1 1
B 1 1
A

Nota-se que, alm da funo no apresentar simplificao possvel, ela possui o aspecto de
tabuleiro de xadrez, ou seja, uma funo comparadora, portanto possvel a sua implementao
utilizando apenas portas comparadoras.
Para efetuar esta simplificao, observemos as 4 primeiras linhas de sua tabela:

A B C U
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Perceba que as quatro primeiras linhas correspondem tabela da porta XOR negada ( XOR ).
Vamos resumir o que conclumos at aqui para a funo U:

uma funo comparadora (Karnaugh como tabuleiro de xadrez);
As 4 primeiras linhas indicam a funo XOR ;
uma funo de 3 variveis (nmero mpar), ento XNOR XOR = .

Considerando-se ento os aspectos acima, a funo U pode ser implementada, de modo
reduzido, com uma das solues abaixo:

( ) ( ) C B A C B A U ou C B A C B A U = = = =


OU

Para entender ainda melhor a implementao dos circuitos acima, atente para os seguintes
detalhamentos:

Para o 1 circuito:

B A B A =

=

Para o 2 circuito:

B A B A =

=

Outro exemplo:
A B C D V
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

Com a extrao e simplificao temos o que se segue:


A
1 1
B
1 1
1 1
D

1 1
C

Analisando esta situao, chegamos s seguintes constataes:

uma funo comparadora (Karnaugh como tabuleiro de xadrez);
As 4 primeiras linhas indicam a funo XOR;
uma funo de 4 variveis (nmero par), ento XNOR XOR = .

Com estas concluses, poderemos implementar a funo V de um dos 2 modos a seguir:

( ) ( ) ( ) ( ) D C B A D C B A V ou D C B A D C B A V = = = =

OU

Podemos ento resumir o que foi visto at aqui com a tabela abaixo, lembrando que estas
regras s se aplicam se estivermos trabalhando com uma funo comparadora:

4 primeiras linhas da tabela
N de variveis
XOR XOR
PAR
....
ou ....

D C B A
D C B A

....
ou ....

D C B A
D C B A

IMPAR
....
ou ....

C B A
C B A

....
ou ....

C B A
C B A

VII- CIRCUITOS COMBINACIONAIS

Como j foi definido em captulos anteriores, todos os circuitos que vimos anteriormente so
classificados como circuitos combinacionais, ou seja, circuitos digitais cujo estado da sada
depende nica e exclusivamente do estado das entradas.
No projeto de circuitos combinacionais, essencial a utilizao de tcnicas que venham a
facilitar a sua concretizao, alm de eliminar uma srie de erros advindos de falhas de interpretao do
problema proposto. Veremos adiante a correta seqencia e aplicao destes mtodos.
Mas antes, veremos tcnicas que possibilitam uma maior simplificao fsica com a
reutilizao de circuitos integrados de portas universais j presentes em uma etapa inicial de um projeto
qualquer.
Como bem sabemos, as portas NAND e NOR so classificadas como UNIVERSAIS, o que
significa que qualquer tipo de circuito pode ser implementado com o uso destas portas, inclusive outras
portas lgicas.
Perceba a grande utilidade deste fato se considerarmos, como exemplo, a necessidade da
insero de uma porta OR em determinada parte do circuito, e implementarmos esta mesma porta
utilizando 3 portas NAND disponveis em CIs j utilizados na implementao do projeto.
Veremos a seguir como isto possvel:

1- IMPLEMENTAO UTILIZANDO PORTAS LGICAS UNIVERSAIS

Aqui veremos como implementar qualquer tipo de porta lgica utilizando portas universais.
Isso pode ser necessrio em diversas situaes, um exemplo a urgncia em se utilizar uma
determinada funo lgica que no est disponvel na bancada do projetista ou do mantenedor. Outro
exemplo a simplificao do circuito projetando-o com um nico tipo de porta lgica ou utilizando as
que esto sobrando num CI j utilizado no circuito.
Analise agora todos os casos acompanhados de suas respectivas tcnicas:

A) Implementar portas NOT utilizando NAND

Analise atentamente a tabela de uma porta NAND. Para facilitar a anlise, divide-se a tabela
em duas metades:

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Perceba uma particularidade na metade inferior:

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Chegamos seguinte concluso: se uma das entradas estiver fixa em nvel 1, a sada ser
o inverso da outra entrada. Assim sendo, podemos implementar uma inversora utilizando uma porta
NAND do seguinte modo:


Analisando agora a primeira e a ltima linha da mesma tabela, nota-se outra particularidade:

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Com isto, chegamos outra concluso: se as entradas forem iguais, a sada ser o inverso
destas entradas:

B) Implementar portas NOT utilizando NOR

Basta fazer a mesma anlise do caso anterior. Assim, chegamos a concluses semelhantes,
confira:

A B Y
0 0 1 +
0 1 0
1 0 0
1 1 0 +

C) Implementar portas AND utilizando NAND

Utilizando a propriedade da mltipla negao, sabemos que negar duas vezes o mesmo que
no negar, portanto para obter a funo AND a partir da NAND basta negar a sada desta, com
uma NOT obviamente:

AB AB Y = =

D) Implementar portas OR utilizando NOR

Assim como no caso anterior, utiliza-se a propriedade da dupla negao:

B A B A Y + = + =

E) Implementar portas AND utilizando NOR

Utilizando o teorema de De Morgan, observe que:

B A B A . = +

Para que a funo AND aparea na funo NOR, as negaes de entrada devem
desaparecer.
Se bastante ateno for dada nos procedimentos anteriores, resolveremos este problema
facilmente utilizando-se da propriedade da mltipla negao:

B A B A . = +

AB B . A B . A = == =

Assim Sendo, para que uma porta NOR execute a funo AND, basta negar as
entradas, com portas NOT claro:

AB B A B A Y = = + = .

F) Implementar portas OR utilizando NAND

Utilizando a mesma anlise anterior, partindo da porta NAND, chega-se seguinte
concluso:

B A A.B + =

B A B A B A + = + +

B A B A B A Y + = + = = .

G) Implementar portas NOR utilizando NAND

Basta aplicar uma porta NOT (em branco) na sada de uma OR (em destaque):

B A B A B A Y + = + = = .

H) Implementar portas NAND utilizando NOR

Basta aplicar uma porta NOT (em branco) na sada de uma AND (em destaque):

AB B A B A Y = = + = .

I) Implementar portas XOR utilizando NOR

Primeiramente extramos a funo XOR de sua tabela:

A B Y
0 0 0
0 1 1 +
1 0 1 +
1 1 0

B A B A Y + =

Agora basta implementar a funo extrada com o que foi visto at aqui: 2 inversoras (1), 2
portas AND (2) e uma porta OR (3):

B A Y =

Aplicando a propriedade da dupla negao nas portas em destaque, 4 portas ainda podem ser
eliminadas tornando o circuito ainda mais simples:

B A Y =

J) Implementar portas XOR utilizando NAND

Assim como no caso anterior, basta aplicar o que foi visto at aqui, implementando a
expresso da porta XOR com 2 inversoras (1), 2 portas AND (2) e uma porta OR (3):

B A Y =

Aplicando dupla negao nas portas em destaque temos:

B A Y =

K) Implementar portas XNOR utilizando NOR

Para este caso, utiliza-se o mesmo processo visto anteriormente, ou seja, basta extrair a
expresso da porta XNOR e implement-la utilizando 2 inversoras, 2 portas NAND e uma porta OR,
alm de eliminar 4 portas utilizando a propriedade da mltipla negao:

B A Y =

L) Implementar portas XNOR utilizando NAND

Idem:

B A Y =

2- TCNICAS DE PROJETO

muito importante conhecer as tcnicas bsicas de projeto de circuitos combinacionais para
a implementao de solues eficientes em forma de circuitos digitais.
Basicamente o que veremos neste captulo um pouco mais de detalhamento sobre
processos j explanados em captulos anteriores.
Essencialmente um projeto constitui-se basicamente de anlise do problema e aplicao das
tcnicas bsicas, com bastante rascunho e anlise do circuito no papel; a montagem propriamente dita e
verificao do funcionamento a nvel de bancada so as ltimas etapas do processo.
Vamos agora relembrar estas tcnicas bsicas projetando circuitos combinacionais que
resolvem problemas relativamente simples.
Exatamente como vimos alguns captulos atrs, vamos primeiramente analisar as propostas a
seguir de forma binria, para aps, montarmos a tabela-verdade, efetuarmos a extrao da funo,
simplific-la e implementar o circuito:

A) Circuito eleitor

Projetar um circuito eleitor que determine a deciso da maioria dentre 3 participantes (se so a
favor ou contra um determinado assunto). O circuito dever mostrar a deciso correspondente
em sua sada.

Sugere-se as seguintes proposies:

A favor = 1 Maioria a favor = 1 Participantes
(A, B e C)

Contra = 0
Deciso
(Y)

Maioria contra = 0

A seguir, montamos a tabela verdade, extramos a funo e simplificamos:

A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

ABC C AB C B A BC A Y + + + =

AB AC BC Y + + =
Por fim, montamos o circuito:

Observe agora o prximo exemplo:

B) Detector de pares

Projetar um circuito que detecte um nmero par de chaves fechadas de um total de trs chaves.

Para isto seguimos todos os passos vistos anteriormente:

Fechada = 1 Par = 0
chaves
(C1, C2 e C3)
Aberta = 0
Chaves
fechadas
(S)
Impar = 1

C1 C2 C3 S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

3 . 2 . 1 3 . 2 . 1 3 . 2 . 1 3 . 2 . 1 C C C C C C C C C C C C S + + + =

3 2 1
ou 3 2 1
C C C S
C C C S
=
=

Ou


C) Controle de semforo

Projetar um sistema de comutao que controle dois semforos de um cruzamento por meio de
sensores localizados no asfalto, de modo que se houver um carro na rua A, por exemplo, o
semforo A abre e o outro semforo fecha; funcionamento semelhante para o semforo B se
houver um carro na rua B.
Havendo um carro em cada rua, a preferencial a rua A.

Com carro = 1 Aberto = 1
Sensores
(CA, e CB)
Sem carro = 0
Semforos
(SA e SB)
Fechado = 0

CA CB SA SB
0 0 X X
0 1 0 1
1 0 1 0
1 1 1 0

O X no lugar de um nvel lgico indica a situao de irrelevncia, ou seja, a definio de
um nvel lgico neste ponto irrelevante; neste caso o X pode ser substitudo por 0 ou por 1 que tal
substituio no trar efeitos decisivos para o circuito.
No exemplo acima, temos que na primeira linha no haver nenhum carro em nenhuma das
ruas, portanto no faz diferena qual dos semforos deve abrir e qual deve fechar; nesta situao podem
at mesmo estarem ambos fechados ou abertos.
As situaes irrelevantes ocorrem em boa parte dos projetos digitais, e o que se faz
aproveit-las, substituindo-as pelos nveis lgicos que forem mais convenientes no momento da
simplificao. Desta forma, teremos circuitos mais simplificados do que no caso de considerar as
situaes irrelevantes com nveis fixos.
Acompanhe a simplificao para a funo SA:

CA
1
CB 1 X

Perceba que para a funo SA ficou mais conveniente substituir a situao irrelevante X pelo
nvel 0. Portanto a funo SA fica assim simplificada:

CA SA =

Acompanhe agora a simplificao da funo SB:

CA
1
CB X

Agora a simplificao ficar maior se o estado irrelevante for substitudo por 1, logo a
funo SB fica descrita assim:

CA SB =

Com a simplificao das funes SA e SB chegamos concluso de que o sensor CB
desnecessrio no sistema e pode ser retirado do projeto.
Aps estas consideraes, resta a implementao do circuito que comutar os dois semforos:

Tais tcnicas bsicas so importantes para a implementao de qualquer circuito
combinacional e para o entendimento dos circuitos que veremos no prximo mdulo.

Boa sorte e bons estudos

VIII- BIBLIOGRAFIA:

ELEMENTOS DE ELETRNICA DIGITAL - IDOETA, Ivan V; CAPUANO, Francisco
G. 40ed. Editora rica Ltda. So Paulo 2007;

OS NMEROS: A HISTRIA DE UMA GRANDE INVENO - IFRAH, Georges
3ed. Editora Globo. 1985;

CIRCUITOS DIGITAIS - LOURENO, Antnio C. de; CRUZ, Eduardo C. Alves;
FERREIRA, Sabrina Rodero; CHOUERI Jnior, Salomo; 4ed. - Editora
rica Ltda. So Paulo 1996.

CIRCUITOS DIGITAIS E MICROPROCESSADORES TAUB, Herbert Editora
McGraw Hill do Brasil Ltda So Paulo 1984.

APOSTILA DA DISCIPLINA DE ELETRNICA DIGITAL, Mdulo nico LIGIRO,
Eduardo de Albuquerque; PAULO VITOR Brito Mendes - Comando da
Aeronutica, Escola de Especialistas de Aeronutica Guaratinguet,
SP - 2008.

SISTEMAS DIGITAIS, PRINCPIOS E APLICAES - TOCCI, R. j; WIDMER, N.
S; MOSS, G. L - 10ed. - Editora Pearson - 2007.

Apostila 3a Meca - Atualizada

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Apostila 3a Meca - Atualizada

Diunggah oleh

Hak Cipta:

Format Tersedia

Cidade de Lorena - SP

Anda mungkin juga menyukai