Universidad del Zulia Facultad de Ingeniera Escuela de Elctrica Ctedra Electrnica Digital I Profesor Manaure Gracia

AUTORES: Nombre Apellido CI: Correo ERNESTO LAMBY 18.495.219 LEORNARDO RIVERO 19.808.800 GABRIEL RODRIGEZ 18.703.656 CARLO SOTO 19.307.171 JHON J. YEPES A. 18.876.496 JHON833@HOTMAI.COM Firma

Maracaibo, de Julio del 2012

Introduccin

Memoria: dcese de la capacidad de un ser de recordar algo. Ya no, el significado de memoria se ha amplificado un 100 por ciento ya que ahora las computadoras tienen la capacidad de recordar cosas a su propia manera. La memorizacin consiste en la capacidad de registrar sea una cadena de caracteres o de instrucciones (programa) y tanto volver a incorporarlo en determinado proceso como ejecutarlo bajo ciertas circunstancias. El computador dispone de varios dispositivos de memorizacin:

La memoria ROM La memoria RAM Las memorias externas. Un aspecto importante de la memorizacin es la capacidad de hacer ese registro en medios permanentes, bsicamente los llamados "archivos" grabados en disco.

El acumulador

En este trabajo explicaremos como es esa manera por la cual las computadoras con su memoria recuerdan datos. Veremos los diferentes tipos de memoria sus diferencias y comparaciones ya sea segn su tecnologa, rapidez, conexin, capacidad entre otras.

CONTENIDO Memoria RAM. Estructura de una RAM semiconductora. RAM dinmica. Lectura y estructura de datos en una RAM dinmica. Estructura en paralelo de memorias. Organizacin interna de memoria en una y dos dimensiones. Memoria ROM. Memoria PROM. Memoria EPROM. Memoria EEPROM. Tiempo de conmutacin de memorias. Dispositivos lgicos. Programable combinacionales. Programables secuenciales. Contadores de rizo. Contadores binarios de rizo. Contador BCD de rizo. Contadores sncronos. Contadores asncronos. Registro de desplazamiento serie. Conclusin

 Memoria RAM

Es donde el ordenador guarda los datos que est utilizando en el momento presente. Se llama de acceso aleatorio porque el procesador accede a la informacin que est en la memoria en cualquier punto sin tener que acceder a la informacin anterior y posterior. Es la memoria que se actualiza constantemente mientras el ordenador est en uso y que pierde sus datos cuando el ordenador se apaga. El sistema es bastante til para el procesamiento de datos, ya que proporciona espacio para informaciones cruciales, que pueden ser accedidas de forma casi inmediata, a diferencia de otras formas de almacenamiento, como discos duro, CD o DVD. El sistema operativo, as como aplicaciones de datos en uso son almacenados en la memoria RAM, permitiendo que el procesador trabaje estas informaciones ms rpidamente.

Estructura de una RAM semiconductora

En principio la estructura lgica de una RAM semiconductora, del tipo que hemos discutido, se indica en la Figura 1. En esta disponemos de cuatro palabras de 2 bits cada una, es decir, la organizacin de la memoria es "4 x 2". Nuestro inters se centra en la estructura lgica de la memoria y no en los detalles electrnicos. Por lo tanto, hemos incorporado algunas simplificaciones en comparacin con una memoria fsica real.

Figura 1

La estructura utiliza el conmutador controlado por lgica, cuando el nivel lgico La estructura utiliza el conmutador controlado por lgica, cuando el nivel lgico de la lnea de control (lnea de trazos que atraviesa el conmutador) es "1", el conmutador se cierra y se establece la conexin; cuando el nivel lgico de la lnea de control es "0", el conmutador se

abre.Los bits se almacenan en "Flip-Flop" elementales, es decir formados por dos inversores acoplados.

Los bits de direccin "A1 " A0" se aplican al decodificador. Cuando tenemos, por ejemplo, "A1=1" y "A0=0", la salida de la puerta 62 est en"1" lgico, mientras que las salidas de las dems compuertas lgicas AND del decodificador estn en "0" lgico. Por lo tanto, solo se puede acceder a los flipflop del Registro de Palabra 2, ya que solamente los conmutadores de estos flip-flops estn cerrados y por consiguiente conectados con las lneas de bits. O sea, la entrada de direccin "A1 A0= 10" direcciona la palabra 2 y slo la palabra 2.Si la seleccin de la pastilla est en cero lgico, las salidas de las puertas "G0" y "G1" estn en "0" lgico y las lneas de bits no se conectan ni a la entrada de datos ni a los terminales de salida.

Si "CS = 1 " y "WE = 0 ", los conmutadores que conectan "I1" e "I0" a las lneas de bits se cerrarn y los flip-flops asumirn estados correspondientes a los niveles lgicos de las entradas de datos.

Si "CS = 1" y "WE = 1", los flip-flop se conectarn a los terminales de salida, para que la palabra almacenada pueda ser leda.

Comercialmente se disponen de pastillas de Circuito Integrado (IC = Inte gratedCircuit) que tienen incorporados "65.536 = 216 bits" an mayor en la actualidad, a un precio bastante bajo.

RAM dinmica.

Se denomina DRAM por sus siglas en ingls Dynamic Random Access Memory, que se traduce en Memoria de Acceso Aleatorio Dinmico, es un tipo de memoria dinmica de acceso aleatorio que se emplea principalmente en los mdulos de memoria RAM y en otros dispositivos, como memoria principal del sistema. La memoria RAM dinmica es el tipo de memoria ms comn utilizado hoy en da. En el interior de cada chip de RAM dinmica se encuentra un bit de informacin que est compuesto de dos partes: un transistor y un capacitador. Son, por supuesto, transistores y capacitadores extremadamente pequeos por lo que millones de ellos pueden caber en un solo chip de memoria. El capacitador mantiene el bit de informacin (un 0 o un 1). El transistor acta como un conmutador que permite a los circuitos del chip leer el capacitador o cambiar su estado. Su principal ventaja es la posibilidad de construir memorias con una gran densidad de posiciones y que todava funcionen a una velocidad alta; en la actualidad se fabrican integrados con millones de posiciones y velocidades de acceso medidos en millones de bit por segundo. Es una memoria voltil, es decir cuando no hay alimentacin elctrica, la memoria no guarda la informacin.

Lectura y estructura de datos en una RAM dinmica.

Los pasos principales para una lectura son: Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 lgico. Esto es posible ya que las lneas se comportan como grandes condensadores, dada su longitud tienen un valor ms alto que la de los condensadores en las celdas. Una fila es energizada por medio del decodificador de filas que recibe la direccin y la seal de RAS. Esto hace que los transistores conectados a una fila conduzcan y permitiendo la conexin elctrica entre las lneas de columna y una fila de condensadores. El efecto es el mismo que se produce al conectar dos condensadores, uno cargado y otro de carga desconocida, es decir, se produce un balance de que deja a los dos con un voltaje muy similar, compartiendo las cargas. El resultado final depende del valor de carga en el condensador de la celda conectada a cada columna. El cambio es pequeo, ya que la lnea de columna es un condensador ms grande que el de la celda. El cambio es medido y amplificado por una seccin que contiene circuitos de realimentacin positiva; si el valor a medir es menor que l la mitad del voltaje de 1 lgico, la salida ser un 0, si es mayor, la salida se regenera a un 1. Podemos decir que funciona como un redondeo. La lectura se realiza en todas las posiciones de una fila de manera que al llegar la segunda parte de la direccin, se decide cual es la celda deseada. Esto sucede con la seal CAS. El dato es entregado al bus de datos por medio de la lineo D.O. (data out) y las celdas involucradas en el proceso son reescritas, ya que la lectura de la DRAM es destructiva como se muestra en la figura 2.

Figura 2: Diagrama del proceso de lectura de una DRAM La escritura en una posicin de memoria tiene un proceso similar al de la lectura, pero en lugar de leer el valor, la lnea de columna es llevada a un valor indicado por la lnea D.I. y el condensador es cargado o descargado. El flujo del dato es el que se indica con una lnea gruesa en la figura 3 mostrada.

Figura 3: Diagrama del proceso de escritura de una DRAM

 Estructura en paralelo de memorias.

Con frecuencia surgen casos en los que no es adecuado el nmero de palabras de una pastilla, el nmero de bits por palabra, las dos cosas simultneamente. El problema puede remediarse colocando las pastillas en paralelo. En la siguiente figura 4.

Figura 4

Se representa la conexin de pastillas en paralelo para incrementar el nmero de bits por palabra (pero no el nmero de palabras). Hay dos pastillas de 8palabras en paralelo, 4 bits por palabra, para construir una memoria cuyo nmero de palabras sigue siendo 8, pero el nmero de bits se ha incrementado de 4 a 8. Los 3 bits de direccin se aplican a las pastillas de direccin de ambas memorias. Los terminales "CS" de las pastillas se unen, lo mismo que los terminales WE. Las entradas de seleccin de pastilla y habilitacin de escritura seleccionan y habilitan simultneamente ambas pastillas. La pastilla 1 acepta y almacena 4 bits (0, 1, 2, 3), y la pastilla 2, otros 4 bits (4, 5, 6,7). Por supuesto, se pueden conectar en paralelo ms pastillas adicionales.

As, con tres pastillas de 8 palabras, 4 bits / palabra, se conseguir una memoria de 8 palabras, 12 bits /palabra, y as sucesivamente.

Cuando se aadan pastillas, la direccin se aplicasimultneamente a los termin ales de entrada de direccin de las dems pastillas.Anlogamente, todas

las patitas CS se conectan entre s para tener una sola entrada CS y las entradas WE se tratan de la misma forma. Para dar mayor flexibilidad al problema de los bits por palabra, los

fabricantes disponen de pastillas de memoria con palabras de 1 bit. As pues, encontramos en catlogos de fabricantes memorias cuya organizacin es "256 x 1". "1024 x 1'. "4096 x 1", etc. Una vez seleccionada una pastilla con un nmero adecuado de palabras. Entonces ensamblamos una memoria de "n" bits por palabra, simplemente colocando "n" pastillas en paralelo.

Organizacin interna de memoria en una y dos dimensiones. Organizacin lineal o de una dimensin Internamente la memoria tiene un registro de direccin (MAR, memory add ressregister), un registro buffer de memoria o registro de datos (MB, memory buffer, o MDR, memory data register) y, un decodificador como se ve en la figura Esta forma de estructurar la memoria se llama organizacin lineal o de una dimensin. En la figura cada lnea de palabra activa todas las clulas de memoria que corresponden a la misma palabra.

Organizacin matricial o de 2dimenciones.

Cada celda binaria es accedida por una sola lnea de seleccin. Las celdas se organizan en una matriz de dos dimensiones, en la que las filas vienen dadas por el nmero de palabras (N) y las columnas por la longitud (cantidad de bits) de cada palabra. Esta organizacin se usa en memorias de pequea capacidad.

Memoria ROM.

La Memoria ROM (Memoria de Solo Lectura) es una memoria que solo puede escribir informacin y no leerla a diferencia de la Memoria RAM que si puede hacer ambas cosas, estos datos no se pueden modificar, estos datos que se almacenan se utilizan en dispositivos como el firmware (programa que est estrechamente ligado a hardware especfico, y es poco probable que requiera actualizaciones frecuentes).

En la actualidad el uso de Memoria ROM ya no es tan utilizado y est siendo suplantado por la Memoria Flash, es utilizado tanto en computadoras como en videoconsolas.

Memoria PROM.

La Memoria PROM (Memoria de Solo Lectura Programable) es una memoria digital en al cual para grabarle informacin es cada bit depende del estado de un fusible que es quemado una sola vez para su grabacin, el cual se produce mediante un programador PROM, esta memoria consiste en la implementacin de compuertas AND y OR, se puede aplicar en microprogramacin, programas de sistemas, tablas de funcin ente otros.

Proceso de Quemado de la memoria EPROM.

Memoria EPROM.

La Memoria EPROM (Memoria de Solo Lectura Programable Borrable) es una memoria que est formada por celdas FAMOS o por transistores de cuerdas flotantes, estos viene sin carga que se leen como 1 y al programarlos se leen como 0, para poder borrar la informacin es posible a travs de la exposicin de una fuerte luz ultravioleta lo que provoca que se descarguen los electrones.

Memoria EEPROM.

La memoria EEPROM (Memoria de Solo Lectura Programable Borrable Electrnicamente) es una memoria que se programa, se borra y se reprograma electrnicamente, esta memoria est compuesta por un transistor MOS el cual tiene como salida un 1. La Memoria Flash es una memoria avanzada de EEPROM.

 Tiempo de conmutacin de memorias.

Pasos a seguir para leer una direccin de una RAM: Aplicar la direccin binaria de la palabra que se desea leer. Activar la entrada de control CS.

Pasos a seguir para escribir una direccin de una RAM: Aplicar la direccin binaria de la palabra que se desea leer. Aplicar los datos que se desean escribir en las entradas de datos. Activar la entrada de control CS y WE

No es poco comn ver valores como "3-2-2-2" "2-3-3-2" para describir los parmetros de la memoria de acceso aleatorio. Esta sucesin de cuatro cifras describe la sincronizacin de la memoria (tiempo); es decir, la secuencia de ciclos de reloj necesaria para acceder a la informacin almacenada en la RAM. Las cuatro cifras corresponden, en orden, a los siguientes valores: Demora de CAS o latencia de CAS (CAS significa Sealizador de Direccionamiento en Columna): es el nmero de ciclos de reloj que transcurre entre el envo del comando de lectura y la llegada de la informacin. En otras palabras, es el tiempo necesario para acceder a una columna. Tiempo de precarga de RAS (conocido como tRP; RAS

significa Sealizador de Direccionamiento en Fila): es el nmero de ciclos de reloj transcurridos entre dos instrucciones de RAS, es decir, entre dos accesos a una fila. Demora de RAS a CAS (a veces llamada tRCD): es el nmero de ciclos de reloj correspondiente al tiempo de acceso de una fila a una columna.

Tiempo activo de RAS (a veces denominado tRAS): es el nmero de ciclos de reloj correspondiente al tiempo de acceso a una columna.

Dispositivos lgicos. Lgica programada es lo contrario de la lgica cableada, es decir, este tipo de diseo permite utilizar un circuito o un proyecto para muchas otras funciones con el simple cambio del software que incorpora. La lgica programada se basa en dispositivos lgicos programables (PLD), los cuales tienen una funcin no establecida, al contrario que las puertas lgicas que tienen una funcin fija en el momento de su fabricacin. Antes de poder utilizar el PLD en un circuito, este debe ser programado. Programable combinacionales. Ya que en muchas memorias los datos almacenados no cambian (Memorias ROM), no es necesario almacenar los bits en biestables, por

este motivo estas memorias pueden ensamblarse directamente a partir de circuitos compuestos nicamente de compuertas lgicas.

Matriz OR Programable

Matriz AND Programable Programables secuenciales.

El siguiente paso consiste en integrar todo el sistema secuencial en un solo integrado, es decir, la lgica combinacional y los elementos de memoria. Por lo tanto, las principales caractersticas de estos elementos sern el nmero de entradas, el nmero de trminos producto, el nmero de biestables y el nmero de salidas, as como el tipo de biestables que utilizan (del cual van a depender las funciones de prximo estado). Los primeros sistemas programables secuenciales que se crearon fue el secuenciador lgico programable (PLS), este sistema est basado en los programables combinacionales antes vistos (Matriz programable OR y Matriz programable AND) a los que se le agregaron un conjunto de biestables con un reloj comn como se puede apreciar en la figura.

Esquema Bsico de un PLS

Contadores de rizo. En un contador rizado, el arrastre de salida del flip-flops se utiliza como fuente para encender los otros flip-flops. En otros trminos la entrada del primer flip-flops es un pulso o fuente externa y el resto de los flip-flops que este conectado con el primero la salida CP (reloj) ocurre por una traccin en los otros flip-flops.

Contadores binarios de rizo.

Un contador binario rizado consiste en una conexin en serie de flip-flops complementadores, la salida del reloj del primer flip-flops se conecta a la

siguiente flip-flops de mayor orden. El flip-flops que tienes el bit menos significativo es el que recibe el pulso de entrada. EI diagrama de un contador de rizado binario de 4 bits se muestra en la Figura. Todas las entradas J y K son iguales a 1. El pequeo circuito en la entrada CP indica que el flip-flop se complementa durante la transicin el flanco negativo o cuando a salida a la cual est conectada.

Contador binario de rizado de 4 bits. Contador BCD de rizo. Un contador decimal tiene una secuencia de diez disposiciones y retorna a 0 posteriormente de la cuenta 9. Tal contador debe tener por lo menos 4 flipflops para constituir cada digito decimal, como un digito decimal se representa por un procedimiento de un cdigo binario con cuatro bits al menos. La secuencia de estados en un contador decimal se deduce del cdigo binario usado para representar un dgito decimal. Si se usa BDC, la secuencia de estados es como se muestra en el diagrama de estado de la Figura esto es similar a un contador binario, excepto que el estado despus de 1001 (cdigo para el dgito decimal 9) es 0000 (cdigo para el dgito decimal 0).

Diagrama de estado de un contador BCD decimal.

El diagrama lgico de un contador de rizado BDC se muestra en la Figura. Las cuatro salidas se designan por el smbolo Q con un suscrito numrico igual a la carga binaria del bit correspondiente en el cdigo BDC que los flip-flops se disparan en el flanco negativo, es decir, cuando la seal CP va de 1 a 0. Ntese que la salida de Q' es aplicada a las entradas CP de ambas

Q2 y Q8 y Ia salida de Q2 se aplica a la entrada CP de Q4. Las entradas J y K se conectan a una seal permanente de 1 a las salidas de los flip-flops como se muestra en el diagrama.

Diagrama lgica de un contador de rizado BCD

Contadores sncronos. En un contador sincrnico, los pulsos de entrada se aplican a todas las entradas CP de todos los flip-flops. El cambio de estado de un flip-flop en particular es dependiente del estado presente de otros flip-flops. Los contadores MSI sincrnicos se discuten en la siguiente seccin. Los contadores sincrnicos se distinguen de los contadores de rizado en que los pulsos de reloj se aplican a las entradas o terminales CP de todos los flip-flops. El pulso comn dispara todos los flip-flops simultneamente en vez de una a la vez en cadencia como en un contador de rizado. La decisin de cundo se debe o no complementar un flip-flop se determina de los valores de las entradas J y K en el momento del pulso. Contadores asncronos. Surge de la necesidad de poder diseas sistemas de controles capaces de tomar decisiones en un instante en funcin de valor que la entrada que estuviera en el pasado, o lo que es lo mismo en base a la secuencia de valores de las variables de entrada a lo largo del tiempo.

Registro de desplazamiento serie. Se dice que el sistema digital opera del modo serial cuando la informacin se transfiere y se manipula uno bits a la vez. El registro de la corriente se transfieres a la otra corriente los bits de un registro a otro. La informacin se transfiere un bit a la vez corriendo los bits fuera del registro fuente al registro de destino

Conclusin

Las memorias de definen por su similaridad con almacenes internos en el ordenador. El trmino memoria identifica el almacenaje de datos que viene en forma chips, y el almacenaje de la palabra se utiliza para la memoria que existe en las cintas o los discos. Por otra parte, el trmino memoria se utiliza generalmente como taquigrafa para la memoria fsica, que refiere a los chips reales capaces de llevar a cabo datos. Algunos ordenadores tambin utilizan la memoria virtual, que ampla memoria fsica sobre un disco duro. Cada ordenador viene con cierta cantidad de memoria fsica, referida generalmente como memoria principal o RAM. Se puede pensar en memoria principal como arreglo de celdas de memoria, cada una de los cuales puede llevar a cabo un solo byte de informacin.

La memoria funciona de manera similar a un juego de cubculos divididos usados para clasificar la correspondencia en la oficina postal. A cada bit de datos se asigna una direccin. Cada direccin corresponde a un cubculo (ubicacin) en la memoria. Para guardar informacin en la memoria, el procesador primero enva la direccin para los datos. El controlador de memoria encuentra el cubculo adecuado y luego el procesador enva los datos a escribir. Para leer la memoria, el procesador enva la direccin para los datos requeridos. De inmediato, el controlador de la memoria encuentra los bits de informacin contenidos en el cubculo adecuado y los enva al bus de datos del procesador.