1.

Uvodna razmatranja
- idea of computing razvija se oko 1200. kada je muslimanski svedenik predloio rjeavanje problema putem slijeda pisanih procedura - abak najstarije poznato pomagalo, 3000 g.p.n.e. - 1947.g. usporedba: japanski raunovoa (abak) i ameriki vojnik (elektromeh. kalkulator) --> abak bolji u skoro svim raunskim operacijama (izuzetak mnoenje) - 1642.g. Blaise Pascal konstruira 1. mehaniki kalkulator ili stroj za zbrajanje (samo zbrajanje i oduzimanje) W. Leibniz nadogradio --> Pascaline (nazvana i Arithmetic Machine) - 1673.g. Gottfried Wilhelm von Liebniz konstruira ekvivalent stolnog kalkulatora sa 4 funkcije - Arithmometer 1. komercijalni kalkulator 1862.g. komercijalni uspjeh u prodaji meh. raunala - Charles Babbage prvi koncept modernih raunala --> 1822.g. diferencijski stroj --> father of computing --> 1834.g. poetak rada na analitikom stroju mehaniki raunski stroj voen na paru s prepoznatljivim IPOS ciklusom 1. moderno raunalo opde namjene - buene kartice 1801.g. Jacquard (za prijenos informacija unos podataka i operacija) - Von Neumman 1. digitalno raunalo (second father of the computer) --> 5 funkcionalnih jedinica: memorija, ulazna jedinica, izlazna jedinica, upravljaka jedinica, aritmetiko logika jedinica - IPOS ciklus (input, processing, output, storage) - Babbage osmislio 3 niza buenih kartica (Jacquard ih stvorio za tkalaki stroj) --> za ulazne podatke, operande, za izlazne podatke - Ada Augusta Lovelace prvi programer --> 1991.g. uz pomod Babbageovih nacrta konstruira se analitiki stroj trenutno na raspolaganju u Charles Babbage Institute u Minnesoti, SAD - moderno doba zapoinje upotrebom elektrine energije u strojevima za raunanje - 1887.g. Herman Hollerith suvremenom tehnologijom konstruira sortni stroj --> popis stanovnitva SAD-a 1890.g. - 1924.g. Tabulating Machine Company postaje International Business Machines Corporation, IBM - informacijsko komunikacijska tehnologija (ICT) spreg mikroelektronike, telekomunikacija i raunalne tehnologije - 1936.g. Konrad Zuse konstruira Z1 (elektromehaniki releji) --> raunski stroj koji se smatra prekretnicom u tehnolokom smislu (s mehanikih strojeva na elektromehanike raunske strojeve) --> slijedili Z2, Z3 itd. ne pripadaju eri elektronikih raunala - 1944.g. Howard Aiken u SAD-u konstruira elektromehaniki stroj MARK 1 --> zasnovan na idejama Babbagea (analitiki stroj) --> smatra se 1. amerikim raunalom opde namjene - elektromehaniki ureaji veliki i nespretni traenje alternative - 1943.g. Engleska, izgraeno raunalo COLOSSUS deifriranje njemakih poruka (2000 elek. cijevi) --> smatra se 1. elektronikim raunalom - 1942.g. Sveuilite Pennysylvania, SAD izgradnja elektronikog raunala ENIAC --> smatra se da je povijest suvremenih raunala zapoela ENIACom - 15. veljae 1946.g. ENIAC dovren - poetak razdoblja elektronikih digitalnih raunala --> ino ostvaren program, dekadski sustav (binarni bi bio bolji jer ima samo 2 stabilna stanja jednostavnije za realizaciju sklopovlja), nemogudnost pohrane programa, nije imao memoriju *najekonominiji brojevni sustav: sa bazom prirodnog logaritma --> smatra se da je povijest suvremenih raunala zapoela ENIAC-om --> J. Presper Eckert, John Mauchley, John Von Neumann --> nikad se nije koristio za svoju svrhu (raunanje putanje balistikih projektila)

- Eckert i Mauchley nastavljaju rad na EDVAC-u --> trebao biti nasljednik ENIAC-a - 1952.g. von Neumman na Institutu za napredna istraivanja u Princetonu zavrava raunalo IAS --> svojim konceptima predstavlja osnovne temelje dananjih raunala - osnovna logika struktura raunala s pohranjenim programom: ulazna jedinica, memorijska jedinica, aritmetiko-logika jedinica, izlazna jedinica, upravljaka jedinica --> model von Neummanova raunala - 1946.g. Burks, Goldstein i von Neumman: Uvodna rasprava o logikom oblikovanju elektronikog raunarskog ureaja ima dalekosene posljedice --> jedan od najznaajnijih lanaka na podruju arhitekture raunala --> detaljno opisano raunalo opde namjene s pohranjenim programom tzv. von Neummanovo ra. --> utjecaj na arhitekturu sljededih generacija raunala od elektronikih raunala realiziranih s elektronskim cijevima pa sve do generacije koja se temelji na tehnologiji vrlo visokog stupnja integracije VLSI - raunalo stroj koji prima i obrauje podatke prema zadanim instrukcijama (programu) - izraz arhitektura raunala --> 60-tih godina 20. stoljeda u tvrtki IBM - opisivanje programskog modela raunala iz serije IBM 360 na razini asemblera (engl. assembly language),tj. zbirnog jezika vrlo bliskog strojnom jeziku (engl. machine language) - prevoenje (jedan-naprama-jedan) instrukcija u zbirnom jeziku (ili asemblerkom jeziku) u instrukcije u strojnom jeziku; --> moguda zabuna jer se prevodilac za zbirni jezik takoer naziva asembler (isto kao i zbirni jezik) - dva su raunala imala istu arhitekturu ako su imala jednaki skup strojnih instrukcija --> ovako opisana arhitektura obino se oznaavala kao ISA (Instruction Set Architecture) - sadrava opise elemenata kao: *skup strojnih instrukcija *tipovi podataka izravno podrani sklopovljem procesora *naini adresiranja * registri vidljivi programeru na razini instrukcija u zbirnom jeziku - s vremenom se pojam arhitektura raunala proirio --> neto opdenitije moe se definirati kao slika raunarskog sustava kojom se sustav predoava programeru u strojnom jeziku ali i programeru koji pie prevodice (compilere) za vie prgramske jezike - ostvarivanje svih ciljeva (od povedanja propusnosti, to nie cijene do ekolokog zbrinjavanja raunalnog otpada) postie se zahvatima na trima sastavnim podrujima arhitekture: 1) sklopovskoj opremi (hardware) 2) programskoj podrci (software) 3) podruju koje se bavi problemom odnosa ovjeka i raunala, te nainima upotrebe raunala (humanware) - definicija arhitekture raunalnog sustava: --> temelji se na hijerarhijskom modelu raunalnog sustava arhitektura raunalnog sustava je dio raunarske znanosti koji se odnosi na oblikovanje raunarskih sustava radi ostvarivanja osnovnih ciljeva kao to su veda performansa, prilagodljivost,pouzdanost i raspoloivost uz to je mogude niu cijenu, tj. to je mogude vedi omjer performansa/cijena --> to se postie upotrebom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama od sklopovlja, programske podrke pa sve do razine interakcije ovjeka i stroja - iroki spektar razliitih raunala koja se razlikuju po svojoj: organizaciji i povezanosti sklopovskih komponenata, organizaciji programske podrke, namjeni --> razlikuju se u arhitekturi -izraz graa i organizacija raunala esto podrazumijeva podrobne opise pojedinih sastavnica raunala i konfiguracija koje sastavnice oblikuju

2. Von Neummanovo raunalo

- arhitektura raunala vjetina oblikovanja raunala radi ostvarivanja korisnikova zahtjeva; to se postie primjenom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama raunalnog sustava - 1946.g. Burks, Goldsten, von Neumann Uvodna rasprava o logikom oblikovanju elektronikog raunarskog ureaja --> u radu detaljno opisano raunalo opde namjene s pohranjivanjem programa tzv. von Neummanovo raunalo --> u radu su iznijeli osnovne zahtjeve koji su posluili kao ishodite za odreivanje arhitekture raunala: - opda namjena i potpuno automatsko izvoenje programa - osim podataka za raunanje, pohranjivanje meurezultata i rezultata raunanja - pohranjivanje programa u obliku slijeda instrukcija - neke od izravnih posljedica ishodinih zahtjeva: instrukcije u raunalu svedene na numeriki kod; pohranjivanje podataka i instrukcija u jednakom obliku u istoj jedinici --> memorija ili spremnik tj. memorijska jedinica postojanje jedinice za obavljanje aritmetikih operacija (raunalo je prvenstveno stroj za raunanje), ali i logikih operacija --> aritmetiko logika jedinica postojanje jedinice koja tumai i razumije instrukcije svedene na numeriki kod, a uz to upravlja slijedom izvravanja instrukcija --> upravljaka jedinica komunikacija raunala s vanjskim svijetom --> ulazno-izlazne jedinice - postavljena osnovna logika struktura raunala s pohranjenim programom koja se sastoji iz 4 osnovne funkcijske jedinice: aritmetiko logike, upravljake, memorijske, ulazno-izlazne --> model von Neumannovog raunala ili tzv. von Neumannovo raunalo (osnovna struktura koja proizlazi iz navedenih uvjeta) NULTA GENERACIJA GENERACIJA MEHANIKIH STROJEVA ZA RAUNANJE (1644.-1945.) - izmeu 1642. i 1644. Blaise Pascal izgradio je stroj koji je mogao obavljati raunarske operacije zbrajanja i oduzimanja - 1673.g. Leibniz je oblikovao mehaniki raunarski stroj koje je uz zbrajanje i oduzimanje mogao obavljati i raunske operacije mnoenje i dijeljenja ekvivalent depnim kalkulatorima - 1822.g. Babbage izgradio diferencijski stroj koji se temeljio na raunu konanih diferencija - 1834.g. Babbage je zapoeo rad na analitikom stroju koji je obavljao 4 osnovne raunske operacije i korjenovanje te je trebao biti raunski stroj opde najmjene --> zamiljen kao stroj od 4 jedinice: memorije, jedinice za raunanje (mill), ulazne jedinice (ita buenih kartica) i izlazne jedinice (pisaa i buaa kartica) --> bio je programljiv itao instrukcije s buenih kartica i izvravao ih --> iz memorije je dohvadao 2 broja predoena u dekadskom brojevnom sustavu, obavljao operaciju u jedinici za raunanje te pohranjivap rezultat natrag u memoriju --> slijed buenih kartica odreivao je program koji se mogao upotrijebiti za vie skupova podataka --> nikad nije bio dovren zbog problema s mehanikom izradom zahtijevala na tisude vrlo precizno izraenih zupanika i osovina to je u 19.st. bilo tehnoloki neizvodivo - raunski stroj prekretnica u tehnolokom smislu (sa potpuno mehanikih strojeva na

elektromehanike raunske strojeve) Z1, temeljio se na elektromehanikim relejima (K.Zuse) - 1944. Howard Aiken (SAD) izgradio elektromehaniko raunalo MARK I --> smatra se prvim amerikim raunalom opde namjene --> pohranjivalo je 72 rijei od kojih je svaka bila predstavljena s 23 dekadske znamenke, a instrukcije su se izvravale za 6 sekundi PRVA GENERACIJA ELEKTRONIKA RAUNALA S ELEKTRONSKIM CIJEVIMA (1945.-1955.) - 1943.g. u Engleskog izgraen COLOSSUS za dekriptiranje njemakih poruka --> smatra se prvim elektronikim raunalom --> imao oko 2000 elektronskih cijevi, u razvoju raunala sudjelovao i Alan Turing - iste godine (1943.) Mauchley i Eckert zapoeli s izgradnjom raunala ENIAC --> 18000 el. cijevi, 1500 releja, 30 tona, potrebno 140 kW --> zavreno 1946.g. mnogi smatraju da je povijest suvremenih raunala zapoela s ENIAC-om - 1949.g. Wilkes u Cambridgeu izgradio raunalo EDSAC --> smatra se prvim elektronikim raunalom s pohranjivanjem programa - Mauchley i Eckert radili su na EDVAC-u koji je trebao biti nasljednik ENIAC-a - u meuvremenu je von Neumann u Institutu za napredna istraivanja u Princetonu, zapoeoo projekt izgradnje raunala IAS --> zavreno 1952.g. svojim konceptima predstavlja osnovne temelje dananjih raunala - osnovni model raunala, opisan u lanku Uvodna rapsrava..., poznat je kao von Neummanov model raunala - dok je von Neumann radio na oblikovanju IAS raunala, na MIT-u su razvijali 16-bitno raunalo Whirlwind I koje jeprvo raunalo za upravljanje u stvarnom vremenu --> u sklopu Whirlwind projekta izumljena je memorija s magnetskim jezgricama - 1953.g. tada mala tvrtka IBM zapoinje s proizvodnjom raunala IBM 701 DRUGA GENERACIJA RAUNALA TRANZISTOR KAO GRAEVNA KOMPONENTA (1955.-1965.) - 1948.g. poluvodiku elektroniku komponentu tranzistor izumili Bardeen, Brattain i Shockley --> pojednostavljeno ga moemo predoiti kao sklopka s 2 stanja (ukljueno/iskljueno) koja je elektriki upravljana --> revolucija na podruju raunarske tehnologije i u kasnim 50-im u potpunosti postinuso el. cijevi - prvo raunalo izgraeno na temelju tranzistora: TX-0 (MIT) - 1960.g. tvrtka DEC na trite plasira prvo malo raunalo (miniraunalo) PDP-1 - 1965.g. DEC proizvodi 12-bitno miniraunalo PDP-8 (50 000 prodanih) - 1961.g. IBM proizveo malo poslovno raunalo IBM 1401, a odmah sljedede godine IBM 7094 koje je bilo jedno od vodediih raunala za upotrebu na znanstvenom podruju - 1964.g. tvrtka CDC izgradila prvo superraunalo CDC 6600 za znanstvenu primjenu --> vodedi istraiva Seymour Cray koji de kasnije osnovati svoju tvrtku i graditi superraunala Cray I, II,... ,Cray XMP - pod superraunalo podrazumijevamo raunarski sustav koji svojim raunskim sposobnostima odnosno performansom udovoljava zahtjevima obrade na podruju vodedih istrivanja u znanosti i inenjerstvu TREA GENERACIJA INTEGRIRANI SKLOPOVI (1965. 1980.) - izum postupka kojim se deseci tranzistora mogu integrirati na komadidu silicija i oblikovati u integrirani sklop ili ip (Noyce, 1958.) najavio jo jednu prekretnicu u izgradnji raunala - zahvaljujudi integriranim sklopovima bilo je mogude graditi manja, bra i jeftinija raunala - u ovoj generaciji poluvodike memorije zamjenjuju memorije s magnetskim jezgricama,a brzina poluvodikih memorija doputa uporabu mikroprogramiranja u izvedbi upravljakih jedinica - integrirani sklopovi zbog svoje niske cijene doputaju gradnju sustava s naglaenim stupnjem paralelnosti (uviestruenje jedinica za obradu, izvedba protonih instrukcijskih i aritmetikih struktura) te vieprogramski rad pri kojem se u memoriji raunala istodobno nalazi vie korisnikih programa, a pritom operacijski sustav omoguduje istodobno izvoenje dijelova pojedinih programa - raunala i porodice raunala iz ove generacije: IBM System/360 Model 30, 40, 50 i 65, UNIVAC 1100 te DEC-ove PDP-11 i VAX 11 porodice raunala

- 1974.g. prvo se vektorsko superraunalo Cray I pojavilo na tritu - u drugoj polovici 1971.g. pojavljuje se na tritu prvi 4-bitni mikroprocesor Intel 4004 (bio je predvien kao kalkulatorski ip) - godinu dana kasnije pojavljuje se prvi 8-bitni mikroprocesor opde namjene Intel 8008 - 1974.g. pojavljuje se druga generacija 8-bitnih mikroprocesora iji su predstavnici Motorola 6800 i Intel 8080 te nagovjetavaju revoluciju na podruju raunala ETVRTA GENERACIJA RAUNALA SKLOPOVI VRLO VISOKOG STUPNJA INTEGRACIJE (1980. ?) - zahvaljujudi razvoju tehnologije vrlo visokog stupnja integracije VLSI (uz nisku cijenu omoguduje realizaciju integriranih sklopova koji imaju sve vedi broj tranzistora) raunarski sustavi postaju dostupni vrlo irokom spektru korisnika i koriste se u svim sferama ljudske djelatnosti - povedanje broja tranzistora integriranih na ipu opisuje Mooreov zakon koji govori da se broj tranzistora na ipu udvostruuje svakih 18-24 mjeseca - etvrtu generaciju raunala oznaila je industrija osobnih raunala - IBM-ova raunala temeljena na Intelovom procesoru Intel 8088 (na tritu 1981.) postala su najprodavanija raunala u povijesti - pojavili se i drugi proizvoai raunala (osim IBM-a) Commodore, Apple, Amiga, Atari koji su temeljili dizajn na tzv. non-Intel CPU, tj. mikroprocesorima drugih proizvoaa - mikroprocesori se ne koriste samo kao graevne sastavnice raunala opde namjene, oni se rabe za izgradnju ugraenih raunalnih sustava koji se kao sastavnice ugrauju u proizvode kao to su videoigre, kudanske naprave, laserski pisai, mobilni telefoni, automobili - zahvaljujudi razvoju tehnologije, ali i arhitekture raunala, ova je generacija obiljeena procesorima vrlo velikih performansi - znaajke procesora i raunarskih sustava 4. generacija: --> paralelizam na razini instrukcija procesori koji izvravaju istodobno vedi broj instrukcija --> vieprocesorski sustavi na ipu odnosno viejezgreni procesori --> viedretveni procesori (multithread processor) --> povedani kapacitet prirune memorije (cache memorija) --> procesori za multimedijsku primjenu temeljeni na vrlo dugim instrukcijskim rijeima VLIW (Very Long Instruction Word) - razvoj tehnologije sklopovskih sastavnica snano je utjecao na brzinu raunala *osnovna operacija je ona koja je izravno podrana sklopovljem (zbrajanje 2 broja) FUNKCIJSKE JEDINICE VON NEUMNNOVOG RAUNALA UPRAVLJAKI TOK, INSTRUKCIJSKI TOK I TOK PODATAKA U NEUMANNOVOM MODELU RAUNALA -funkcijske jedinice raunala povezane su tokom podataka, instrukcijskim tokom i tokom upravljakih signala (vedinu upravljakih signala generira upravljaka jedinica na temelju tumaenja instrukcije) - na slici str.3 debljom puno linijom oznaen je tok podataka, instrukcijski tok je oznaen tanjom punom linijom, a crtkanom linijom tok upravljakih signala - vidimo da tok podataka i instrukcijski tok izviru iz memorijske jedinice jer su podaci i instrukcije pohranjeni u toj jedinici - izmeu memorijske jedinice i aritmetiko-logike jedinice uspostavljen je dvosmjeran tok podataka: podaci (operandi) koji sudjeluju u aritmetikim ili logikim operacijama dohvadaju se iz memorije, a nakon obavljene operacije podaci koji predstavljaju rezultat obrade pohranjuju se natrag u memorijsku jedinicu - memorijska jedinica nema sposobnost obrade, odnosno ne moe obavlja ni aritmetike ni logike operacije nad operandima - uoavamo da nema izravnog toka podataka izmeu memorijske jedinice i ulazno-izlazne jedinice. Izmjena podataka izmeu njih u von Neumannovog modelu raunala ostvaruje se neizravno: podaci (rezultat obrade) iz memorijske jedinice upudeno ulazno-izlaznoj jedinici moraju prodi kroz aritmetiko-logiku jedinicu. Jednako tako, podaci iz ulazno-izlazne jedinice (ulazni podaci) upudeni memoriji moraju prodi kroz aritmetiko-logiku jedinicu. To je ujedno i razlog postojanja dvosmjernog toka podataka izmeu aritmetiko-logike jedinice i ulazno-izlazne jedinice.

--> prethodno opisani smjerovi podataka odgovaraju dvjema operacijama: *izlaznoj operaciji (smjer podataka od memorije prema ulazno-izlazne jedinice) *ulaznoj operaciji (smjer podataka od ulazno-izlazne jedinice prema memorijskoj jedinici) --> obje su operacije odreene strojnim instrukcijama - vidimo da ALJ nepotrebno sudjeluje u izmjeni podataka izmeu memorijske i ulazno-izlazne jedinice --> to ujedno znai da tijekom izmjene podataka izmeu memorije i ulazno-izlazne jedinice ona ne moe obavljati svoj osnovni zadatak aritmetike i logike operacije --> da bi se to izbjeglo, von Neumannov model raunala modificiran je tako da je uspostavljen izravan tok podataka izmeu memorijske i ulazno-izlazne jedinice - izravna veza izmeu memorijske i ulazno-izlazne jedinice naziva se izravan pristup memoriji (DMA Direct Memory Access) - prijenosom podataka na tom putu upravlja poseban DMA upravljaki sklop pa je omoguden istodobni prijenos podataka i obrada u aritmetiko-logikoj jedinici - tok podataka uspostavljen je i izmeu ulazno-izlazne jedinice koja obino predstavlja suelje s ulazno-izlaznim (perifernim) ureajima (prikazna jedinica, zaslon, pisa, mi, tipkovnica i sl.) - instrukcijski tok usmjeren je od memorijske prema upravljakoj jedinici - u skladu s ishodinim zahtjevima (instrukcije svedene na numeriki kod i pohranjene u istoj memorijskoj jedinica kao i podaci) nema razlike u obliku prikaza podataka i instrukcija - jedino usmjerenost toka izmeu memorijske jedinice i upravljake jedinice odreuje da se na tom spojnom putu nalaze instrukcije - instrukcije, odnosno numeriki kodirane instrukcije dekodiraju se u upravljakoj jedinici i na temelju njihova dekodiranja upravljaka jedinica generira sljedove upravljakih signala kojima pobuuje sklopove u ALJ, ali i operacije u ostalim funkcijskim jedinicama --> npr. ako je dekodirana instrukcija takva da odreuje operaciju dohvata podatka iz memorijske jedinice, upravljaka jedinica de generirati upravljaki signal ITAJ (READ) i uputiti ga memorijskoj jedinici - na temelju zadatka upravljake jedinice oekujemo da svi upravljaki signali izviru iz nje, no na slici vidimo da postoje i upravljaki signali usmjereni prema upravljakoj jedinici --> u prvotnom von Neumannovog modelu tako usmjereni signali nisu postojali, ali vrlo brzo se pokazala potreba za njima jer se posebni upravljaki signali, generirani od ulazno-izlazne jedinice, koriste za prekid izvoenja tekudeg programa, odnosno izvedbu prekidnog sustava (interrupt system) kojim se ostvaruje jedan od osnovnih naina izmjena podataka izmeu vanjskog svijeta i raunala --> obino se signalne linije kojima se prenose upravljaki signali nazivaju prekidne linije, a signali zahtjev za prekid (Interrupt Request - IRQ) - uoavamo da su ALJ i UJ prikazane u zajednikom okviru razlog tome je to se objedinjenje ALJ s najnunijom memorijom (radnim registrima) i UJ naziva sredinja (centralna) procesorska jedinica (CPU) ili samo procesor *kada procesoru pridruimo preostale funkcijske jedinice, periferne ureaje i odgovarajudu programsku opremu, govorimo o raunalu, odnosno raunarskom sustavu ARITMETIKO-LOGIKA JEDINICA - sastoji se od: sklopova koji obavljaju aritmetike i logike operacije na podacima (ti podaci se zovu operandi) registara za privremeno pohranjivanje operanada i rezultata - za osnovu digitalnog raunala Burks, Goldestin i von Neumann uzeli binarni brojevni sustav --> jednostavnija tehnoloka izvedba sklopova (jednostavnije realizirati sklop s 2 diskretna stanja nego sklop s 10 diskretnih stanja) --> ekonominije prikazivanje brojeva --> ali i zato to raunalo nije samo aritmetiki raunski stroj, ved po svojoj prirodi treba biti i logiki. Logiki sustavi su sustavi koji barataju s 2 stanja istinito lano, odnosno 0 ili 1. - aritmetiko-logika jedinica von Neumannovog raunala IAS imala je sklop za zbrajanje (zbrajalo) i sklop za posmak (shifter) kojim se podatak posmie ulijevo ili udesno za jedno ili vedi broj mjesta

--> imala je i dva 40-bitna registra za privremeno pohranjivanje operanada i rezultata: registar AC (akumulator) i registar MQ koji se upotrebljavao kao proirenje akumulatora AC za potrebne pohrane rezultata operacija mnoenja i dijeljenja te operacije daju rezultat dvostruke duljine operanada (80 bitova) pa se 40 znaajnijih bitova rezultata smjeta u AC, a 40 manje znaajnih bitova u MQ - poto je ALU raunala IAS imala samo zbrajalo i sklop za posmak, operacija oduzimanja izvravala se zbrajanjem umanjenika (minuenda) i potpunog komplementa odbitka (suptrahenda) - mnoenje i dijeljenje nije bilo izvedeno sklopovljem ved se izvravalo pod programskim upravljanjem izvoenjem uzastopnih operacija zbrajanja, odnosno oduzimanja i posmaka (prisjeti se: dualizam sklopovske i programske opreme**) - operandi su u IAS raunalu imali duljinu od 40 bitova: 39 bitova bilo je namijenjeno za znamenke, a jedan bit za predznak --> zato je izabrana duljina od 40 bitova? (Pozornost von Neumanna i ostalih autora bila je usmjerena na oblikovanje raunala koje de rjeavati numerike zadatke. Na temelju analize tadanjih matematikih problema (1946.) i stvarnih tehnolokih ogranienja doli su do potrebnog kapaciteta radne memorije i duljine rijei, odnosno duljine operanada: 4096 rijei duljine 40 bitova) --> naime, duljina od 40 bitova omoguduje tonost raunanja na 12 decimala. Brojevi su bili prikazani u obliku predznanih razlomljenih brojeva s vrstim pominim zarezom (fixed-point) u rasponu od +0.999999999998 do -0.999999999998. Brojevi koji su se nalazili izvan tog raspona morali su biti skalirani, odnosno normalizirani UPRAVLJAKA JEDINICA - na temelju dekodiranja strojne instrukcije generira sve potrebne upravljake signale za vremensko voenje i upravljanje ostalim jedinicama raunala --> ti signali se dovode u tzv. upravljake toke i njima se aktiviraju sklopovi u pojedinim funkcijskim jedinicama - uz to, upravljaka jedinica zaduena je za automatsko izvravanje programa upravljanje slijedom izvravanja instrukcija kojima je predoen algoritam obrade --> svaki korak algoritma predstavljen je jednom strojnom instrukcijom ili slijedom strojnih instrukcija (1:N vii prog. jezik : strojni jezik) one odreuju elementarne operacije koje sklopovlje moe izvesti

- instrukcije odreuju elementarne operacije koje sklopovlje moe izvesti - na slici se prikazuje format strojne instrukcije IAS raunala (gledaj samo 1 instrukciju!!) pod formatom strojne instrukcije podrazumijeva se oblik (organizacija) strojne instrukcije s oznaenim poljima (nizovima binarnih znamenki 0 i 1) kojima je naznaena funkcija - strojna instrukcija je duljine 20 bitova i organizirana je u 2 polja: * 8 bitova predstavljaju polje operacijskog koda. Ono odreuje operaciju koja de se izvriti. Svakoj strojnoj instrukciji iz skupa instrukcija jednoznano je pridruen 8-bitni operacijski kod. To znai da IAS moe imati skup strojnih instrukcija koji se sastoji maksimalno od 28=256 instrukcija. * Drugo, 12-bitno polje je adresno polje koje sadrava adresu memorijske lokacije na kojoj se nalazi podatak (operand). Svakoj memorijskoj lokaciji u memorijskoj jedinici jednoznano je pridruena dresa to znai da se binarnim slijedom iz adresnog polja moe izravno adresirati 212=4096 memorijskih lokacija. 12-bitna duljina adresnog polja ujedno je odreivala i ukupni kapacitet memorije: 4096 40-bitnih rijei. - strojne instrukcije koje imaju samo jedno adresno polje nazivaju se jednoadresne strojne instrukcije. - vidimo da je duljina memorijske rijei (40 bita) prilagoena duljini rijei podatka (40 bita), dok je

duljina strojne instrukcije 20 bitova. To je omogudilo da se 2 strojne instrukcije smjetaju u jednu memorijsku lokaciju: lijeva strojna instrukcija i desna strojna instrukcija. - program se izvrava tako da upravljaka jedinica pribavlja (fetch) instrukcije u kodiranom obliku iz memorijske jedinice (u IAS raunalu se istodobno pribavljaju 2 strojne instrukcije: lijeva i desna), dekodira ih i u skladu s njihovom funkcijom generira upravljake signale na temelju kojih funkcijske jedinice (ALJ,M,U/I J) izvode potrebne operacije - algoritam obrade je u obliku slijeda strojnih instrukcija pohranjen je u memorijskoj jedinici u kojoj su pohranjeni i podaci. Raunalo s takvom znaajkom naziva se raunalo s pohranjivanjem programa. - postavlja se pitanje: ako su podaci i strojne instrukcije predoene binarnim kodovima i ako su pohranjeni u istoj memorijskoj jedinici, kako se zna to je podatak, a to instrukcija i razlikuju li se oni na temelju slijeda bitova? --> na temelju slijeda bitova nije mogude razlikovati podatak od strojne instrukcije - za IAS raunalo kaemo da je akumulatorsko orijentirani stroj zato to sredinju ulogu u izvoenju aritmetikih operacija ima spremnik registar: akumulator AC - kako de se izvoditi aritmetike operacije koje zahtijevaju 2 operanda npr. C=A+B, gdje su A i B operandi? --> opdenito, moemo napisati C=f(A,B). Ako ovaj izraz promatramo u svjetlu strojnim instrukcija, onda bismo mogli redi da funkciji f odgovara polje operacijskog koda, a da A i B predstavljaju adrese izvorita operanada, dok je C adresa odredita rezultata. U skladu s time mogli bismo oekivati da strojne instrukcije budu troadresne odnosno da imaju sljededi format: op kod, adresno polje1, adresno polje2, adresno polje3, pri emu adresna polja 1 i 2 predstavljaju adrese izvorita, a adresno polje 3 adresu odredita. No strojna instrukcija IAS raunala je jednoadresna. Kako se jednoadresnom instrukcijom moe podrati operacija koja zahtijeva 3 adrese? To je rijeeno ovako: U akumulatoru AC nalazi se jedan od operanada (AC je izvorite jednog operanda), drugi se operand nalazi u memorijskoj jedinici i on je odreen 12-bitnom adresom iz adresnog polja strojne instrukcije. Odredite rezultata je akumulator AC. Dakle, umjesto C=f(A,B) moemo napisati A=f(A,M) gdje A odgovara akumulatoru AC, a M adresi memorijske lokacije. Jasno, nakon obavljene specificirane operacije operand u AC je izgubljen jer se u akumulatoru AC sada nalazi rezultat. - raunalo IAS imalo je 5 osnovnih tipova strojnih instrukcija koje se mogu razvrstati na: 1. instrukcije za prijenos (premjetanje) podataka data transfer 2. instrukcije za obradu podataka data processing 3. ulazno-izlazne instrukcije 4. instrukcije za upravljanje izvravanjem programa program control 5. instrukcije s djelominom zamjenom partial substitution - prva 4 tipa instrukcija karakteristina su i za dananja raunala - instrukcije s djelominom zamjenom bile su strojne instrukcije koje su mijenjale samo adresno polje strojnih instrukcija. Pomodu njih su programi mogli preoblikovati svoje strojne instrukcije tijekom izvoenja i oda se ista instrukcija mogla primjenjivati na drugom skupu podataka. Ovakva se mogudnost, da program mijenja sam sebe, vrlo brzo pokazala kao neprikladna jer oteava ispitivanje ispravnosti rada programa i otkrivanja greaka u programu te se poetkom 60-ih godina prolog stoljeda naputa uporaba instrukcija za modifikacije adresnog dijela strojnih instrukcija.

Slika prikazuje organizaciju sredinje procesne jedini, tj. procesora raunala IAS. Dvije se strojne instrukcije smjetene u jednoj 40-bitnoj rijei, koja je pribavljena iz memorijske jedinice, privremeno smjetaju u memorijski registar podataka S. Iz S registra desna se strojna instrukcija smjeta u instrukcijski registar I. Lijeva se strojna instrukcija pohranjuje u privremeni registar CR. Operacijski kod (8-bita) desne instrukcije se prosljeuje sklopu za dekodiranje (izravno se taj sklop naziva funkcijska tablica), a preostalih se 12 bitova (adresno polje) prenosi u memorijski adresni registar M. M sadrava adresu operanda koji de se dohvatiti iz memorijske jedinice i sudjelovati u zadanoj operaciji. Nakon to se desna strojna instrukcija izvede, iz privremenog registra CR se premjeta lijeva instrukcija u instrukcijski registar I i izbodi se na prethodno opisan nain. Sadraj 12-bitnog registara PC(P) povedan za jedan pokazuje sljededu memorijsku rije koja sadrava sljedede dvije strojne instrukcije programa. Ako je bila dekodirana strojna instrukcija grananja ili skoka (sljededa strojna instrukcija nije ona koja je uzastopna u programu), onda se njezino adresno polje, umjesto u registar M, premjeta u programsko brojilo PC(P). Na taj je nain pripremljena adresa memorijske rijei koja sadrava dvije instrukcije koje de se sljedede pribaviti. - programsko brojilo PC sadrava adresu sljedede strojne instrukcije (odnosno, u raunalu IAS adresu mem. lokacije koja sadrava instrukcijski par) - instrukcijski registar IR sadrava instrukciju ije je izvoenje upravo u tijeku --> u raunalu IAS programsko se brojilo nazivalo upravljako brojilo CC (Control Counter), a instrukcijski registar se nazivao registar funkcijske tablice FR (Function Table Register) - izvoenje strojne instrukcije odvija se u 2 faze (obje faze se nazivaju i instrukcijski ciklus): PRIBAVI (fetch) i IZVRI (execute) *faza PRIBAVI tijekom ove faze upravlj. jedinica pribavlja strojnu instrukciju iz memorijske jedinice 1. KORAK: iz memorije se pribavlja strojna instrukcija i smjeta se u instrukcijski registar IR; adresa strojne instrukcije nalazi se u programskom brojilu PC --> u IAS raunalu pribavljaju se dvije strojne instrukcije smjetene u 40-bitnoj rijei 2. KORAK: sadraj programskog brojila PC se povedava za jedan i time odreuje strojnu instrukciju koja neposredno slijeda za instrukcijom koja je upravo pribavljena --> u raunalu IAS odreuje se par strojnih instrukcija iz slijeda 3. KORAK: dekodira se 8-bitni operacijski kod strojne instrukcije (pribavljene u 1.koraku) - tredim korakom zavrava faza PRIBAVI. Upravljaka jedinica prelazi u fazu IZVRI. *faza IZVRI upravljaka jedinica, ovisno o ishodu dekodiranja operacijskog koda, generira sljedove upravljakih signala kojima pobuuje operacije izravno podrane sklopovljem (npr. prijenos podataka iz memorijske jedinice, prijenos podataka izmeu registra i aritmetiko-logikih sklopova, aktiviranje aritmetiko-logikih sklopova, prijenos podataka memorijskoj jedinici, promjena vrijednosti programskog brojila ako je rije o strojnoj instrukciji grananja ili skoka) 4. KORAK: pobuuju se sljedovi operacija kojima se izvrava instrukcija PRIMJER: faza IZVRI za aritmetiku operaciju zbroji (add) moe biti predoena koracima: 4. KORAK: dohvati podatak (operand) iz memorijske lokacije i smjesti ga u memorijski registar podataka S; adresa memorijske lokacije na kojoj se nalazi operand odreena je sadrajem memorijskog adresnog registra M 5. KORAK: izvedi operaciju zbrajanja; rezultat operacije smjeta se u akumulator AC (A) - izvoenjem posljednjeg koraka u fazi IZBRI, upravljaka jedinica se vrada na 1. korak faze PRIBAVI i nastavlja se faza PRIBAVI - ritam izmjene PRIBAVI IZVRI nastavlja se sve dok se ne izvede strojna instrukcija za zaustavljanje rada (Halt) *u suvremenim procesorima promjene stanja PRIBAVI IZVRI dogaaju se i nekoliko stotina milijuna puta u sekundi - u memorijskoj su jedinici pohranjeni podaci i strojne instrukcije u istom obliku kao nizovi 0 i 1 --> kako upravljaka jedinica razlikuje strojnu instrukciju i podatak? --> na temeljnu binarnog niza nije ih mogude razlikovati --> strojna instrukcija i podatak mogu se razlikovati jedino na temelju stanja upravljake jedinice: *ako se upravljaka jedinica nalazi u fazi PRIBAVI, tada se rije pribavljena iz memorijske jedinice

smatra strojnom instrukcijom (ili parom strojnih instrukcija u raunalu IAS) i smjeta se u instrukcijski registar IR, odnosno u sluaju raunala IAS desna strojna instrukcija smjeta se u IR, a lijeva u registar CR *ako se upravljaka jedinica nalazi u fazi IZVRI, rije koja se dohvada iz memorijske jedinice tumai se kao podatak (operand) - jednako tako, ako se tijekom faze IZVRI rije pohranjuje u memorijsku jedinicu, onda je to podatak ili rezultat neke aritmetike ili logike operacije MEMORIJSKA JEDINICA - memorijska jedinica IAS raunala bila je za dananje stanje razvoja tehnologije vrlo skromnog kapaciteta: 4096 40-bitnih rijei dakle 4 K 40-bitnih rijei (1 K=210) - no izvedba 163840 bistabila, tj. 4096*40 bila je zbog tadanjih tehnolokih ogranienja ocijenjena kao neizvediva - priklonili su se rjeenju u kojem je memorijska jedinica bila realizirana uporabom elektronskih cijevi slinih katodnoj cijevi koje su bile razvijene u tvrtki RCA, Princeton --> te su se cijeli nazivale Selectron i za izvedbu memorijske jedinice bilo je upotrebljeno 40 takvih Selectrona svako od njih bio je kapaciteta 4096 bita - svaka je elektronska cijev pohranjivala bitove u obliku tamnih (0) i svijetlih polja (1), a zaslon cijevi osvjeavao se elektronskim snopom - elektronski snop rabio se i za itanje i upisivanje podataka u Selectron, tako da je to bila memorija s izravnim pristupom do eljenog poloaja (random access memory) - naime, za memorije s izravnim pristupom vrijedi da je vrijeme pristupa memorijskoj lokaciji neovisno o poloaju te lokacije u memorijskoj jedinici. Brzina memorijske jedinice tj. vrijeme pristupa (memory access time) bilo je 50 s - memorijska jedinica nema sposobnosti obrade podataka, ved moe izvoditi dvije vrlo vane operacije pohranu podataka i dohvadanje prethodno pohranjenog podatka - dohvadanje podatka opisano je operacijom itanja (read), pohrana pod. operacijom pisanja (write) - rije iz memorije dohvada se tako da se adresa memorijske lokacije iji se sadraj eli dohvatiti smjeta u memorijski adresni registar M i time adresa postaje raspoloiva na adresnoj sabirnici, a zatim upravljaka jedinica generira upravljaki signal ITAJ koji se alje memorijskoj jedinici - izabrana se rije, nakon isteka vremena pristupa memoriji, npr. 50 s za IAS raunalo, prenosi preko puta podataka (sabirnice podataka) procesoru i smjeta u memorijski registar podataka S - napomenimo da operacija itanja nije destruktivna operacija, odnosno ona ne rui ili ne mijenja sadraj proitane memorijske lokacije - operacija pisanja izvodi se na sljededi nain: podatak koji se eli pohraniti u memorijskoj jedinici smjeta se u memorijski registar podataka S i time postaje raspoloiv na putu podataka (sabirnici podataka) izmeu procesora i memorije, adresa memorijske lokacije na kojoj se eli pohraniti podatak postavlja se u memorijski adresni registar M i time adresa postaje raspoloiva na adresnoj sabirnici. Upravljaka jedinica generira upravljaki signal PII i alje ga memorijskoj jedinici. Nakon isteka vremena pristupa memoriji, podatak biva pohranjen na izabranoj memorijskoj lokaciji. - operacija pisanja je uvjetno reeno destruktivna u smislu da je novi podatak koji se pohranjuje na eljenu memorijsku lokaciju, prebrisao stari sadraj na toj memorijskoj lokaciji - von Neumann, Burks i Goldstein, svjesni da postoje mnogi vani razredi problema koji zahtijevaju vedi kapacitet memorijske jedinice od 4096 rijei, razmatraju hijerarhijsku organizaciju memorije --> ona se sastoji od radne (primarne ili glavne) memorije , sekundarne memorije i trede razine tzv. neaktivne memorije (dead store) radna (primarna ili glavna) memorija -u IAS raunalu ostvarena Selectronima i izravno je podravala rad procesora - ujedno i najbra memorija u predloenoj hijerarhijskoj organizaciji sekundarna memorija - vedeg kapaciteta nego radna memorija, jeftinija (cijena po bitu manja), ali sporija - s njom upravlja raunalo, predstavlja njegov sastavni dio - kao medij za pohranu podataka koristi magnetsku icu ili svjetlosno osjetljiv film

 neaktivna memorija (dead store) - nije sastavio dio raunala, po potrebi se ukljuuje u raunalo - od memorije u drugoj razini razlikuje se samo po raspoloivosti (zahtjeva runi zahvat operatera da bi se ukljuila u raunalo) ULAZNO IZLAZNA JEDINICA - raunalo IAS razmjenjivalo je podatke s okolinom, odnosno operaterom - za to su bile predviene ove jedinice: *grafika izlazna jedinica za to su posluile elektronske cijevi Selectron koje su imale svjetla polja na pozicijama na kojima su bile pohranjene jedinice i tamna polja koja su odgovarala nulama *teleprinter s pomodnom magnetskom icom upotrebljavao se kao ulazno-izlazna jedinica --> oprema teleprintera bila je preinaena tako da je omogudavala i upis podataka s buene papirnate vrpce na magnetsku icu i obratno - raunalo IAS bilo je jednokorisniko raunalo (single user oriented) doputalo je istodobni rad sani jednom korisniku i zato se izmjena podataka s vanjskim svijetom obavljala pod izravnim upravljanjem procesora - autori raunala IAS razmatraju mogudnost istodobnog rada ulazno-izlazne jedinice i procesora, meutim, zbog tehnolokih ogranienja odustaju od takve izvedbe - tok podataka izmeu ulazni-izlazne jedinice i memorije u von Neumannovom raunalu --> preko akumulatora A pomodu programskog upravljanja - von Neumannov model raunala pripada tipu arhitekture SISD - poboljanja funkcionalnih jedinica od izvornog von Neumannovo raunala do danas JEDNOSTAVNO MIKRORAUNALO VON NEUMANNOV MODEL RAUNALA - velika je pozornost posvedena von Neumannovom raunarsko modelu i IAS raunalu --> osnovni razlog zato to je taj model, tijekom skoro pola stoljeda, odredio osnovne zamisli u oblikovanju raunala i snano utjecao na arhitektonske znaajke suvremenih raunala - zamisli kao to je raunalo opde namjene, svoenje podataka i instrukcija na numeriki (binarni) kod, njihovo pohranjivanje u istoj memorijskoj jedinici, 4 osnovne funkcijske jedinice (ALJ, UJ, memorijska jedinica, ulazno-izlazna jedinica) i 4 osnovna razreda strojnih instrukcija (instrukcije za prijenos podataka, instrukcije za obradu podataka, ulazno-izlazne instrukcije, instrukcije za upravljanje izvravanjem programa) odreuju znaajke koje nalazimo u suvremenim raunalima - naravno, za vie od 5 desetljeda von Neumannov model raunala doivio je brojne promjene i poboljanja koja su se snano odrazila na njihovoj performansi, pouzdanosti, raspoloivosti, prilagodljivosti i dramatinom padu cijene raunala - veliku je zaslugu za sve to imao strahoviti tehnoloki napredak, posebno mikroelektronike, odnosno tehnologije visokog stupnja integracije VON NEUMANNOVO RAUNALO RAUNALO SISD - raunala temeljena na von Neumannovom modelu razvrstavamo, u skladu s Flynnovom klasifikacijom, u SISD (Single Instruction Stream Single Data Stream) arhitekturu raunala s jednim instrukcijskim tokom i jednim tokom podataka - ako paljivo promotrimo sliku na str. 3 vidimo da model ima samo jedan tok podataka i samo jedan instrukcijski tok - oba izviru iz memorijske jedinice, a susredu se u ALJ - fizika realizacija putova za prijenos podataka i instrukcija je takva da se isti put (sabirnica podataka) koristi za oba toka --> posljedica: istodobno na tom putu ne mogu postojati i jedan i drugi tok pa je obrada strogo slijedna (sekvencijalna) - ako analiziramo aktivnosti tijekom instrukcijskog ciklusa (faze PRIBAVI i IZVRI), moemo utvrditi da je posebno intenzivan promet i instrukcija i podataka izmeu procesora i memorijske jedinice: tijekom faze PRIBAVI procesor obavezno jednom ili vie puta uzastopce pristupa memorijskoj jedinici pribavljajudi strojnu instrukciju; tijekom faze IZVRI, ovisno o vrsti operacije koju treba izvesti, procesor takoer za vedinu operacija pristupa memorijskoj jedinici da bi dohvatio operande ili pak

pohranio rezultat Pojednostavljeni prikaz von Neumannovog raunala: - vidimo da je na toj razini apstrakcije raunalo prikazano samo procesorom, memorijskom jedinicom i spojnim putem izmeu njih - promet podataka (u irem znaenju jer su i strojne instrukcije svedene na binarni kod)se odvija spojnim putem, a brzina obrade oito ovisi o njegovoj propusnosti - naalost, propusnost spojnog puta je takva da se samo jedan podatak ili samo jedna strojna instrukcija mogu u vremenu prenijeti izmeu procesora i memorijske jedinice - J. Backus, jedan od autora programskog jezika FORTRAN, u kritici von Neumannovog modela raunala nazvao je taj spojni put von Neumannovim uskim grlom - Backus tvrdi da mora postojati manje primitivan nain ostvarivanja obrade podataka negoli je to pumpanje ogromne koliine podataka naprijed-natrag kroz taj spojni put

3. Arhitektonske generacije raunala

PRVA TEHNOLOKA GENERACIJA (1951-1959) - elektronske cijevi (vacuum tube) - akustike memorije mali mapacitet, skupe i nepouzdane - strojni jezik - U/I buene kartice - magnetski bubanj, magnetska traka - electronic brains that would changed the world - 1951.g. na tritu prvo komercijalno raunalo (prije toga su bili samo za znanstvena istraivanja) DRUGA TEHNOLOKA GENERACIJA (1959-1964) - tranzistor 1947.g. W. Brattain, J. Bardeen i W. Schockley (dobili Nobelovu nagradu) - memorije s feritnim magnetskim jezgricama znatni kapacitet, razumna cijena i pouzdanost - masovne memorije magnetske trake, diskovi i bubnjevi - vii programski jezici TREDA TEHNOLOKA GENERACIJA (1964-1971) - integrirani sklop 1958. g. J. Kilby i R. Noyce - integrirani sklopovi niskog i srednjeg stupnja integracije *stupanj integracije=broj komponenti integriranih na jedininoj povrini - integrirane poluvodike memorije ETVRTA TEHNOLOKA GENERACIJA (1971-danas) - 1970.g. T. Hoff dizajniranje integriranog sklopa za digitalni sat --> prvi mikroprocesor Intel 4004 - integrirani sklopovi vieg stupnja integracije - osobito mikroprocesori i memorije - Apple I procesorska ploa 1977. - Apple II cjelokupni mikroraunalni sustav (tastatura,monitor, disketna jedinica i operacijski sustav) - 1981.g. IBM Personal Computer, PC, s Intelovim mikroprocesorskim ipom i Microsoftovim OS-om - masovne memorije savitljivi diskovi, winchester diskovi, videodiskovi - programski jezici vrlo visoke razine --> objektno orijentirano programiranje - raunalne mree (LAN, WAN) PETA TEHNOLOKA GENERACIJA - raunala izgraena pomodu organskih sastavnih dijelova; DNK raunala, biometrijska raunala --> uzor u biolokim sustavima - klasifikacija temeljena na arhitekturi i organizaciji raunala - 1951.g. UNIVAC I (UNIVersal Automatic Computer) --> prvo elektroniko raunalo opde namjene --> prvo komercijalno raunalo (komercijalna verzija ENIAC-a) PRVA ARHITEKTONSKA GENERACIJA - raunala Von Neumannove strukture --> raunala s pohranjenim programom - vedina raunala prve arhitektonske generacije unikati - sredinji poloaj aritmetiko-logike jedinice --> osnovna znaajka raunala prve arhitektonske generacije --> sav promet putem akumulatorskog registra - raunala sa slinom strukturom izvode se i u novijim tehnolokim generacijama, a ne samo u tehnici elektronskih cijevi - pojedinano izvoenje programa: EDVAC, EDSAC... *sva raunala 1. arh. gen. nisu samo ona sa elektronskom cijevi; nego ima ih i sa tranzistorima (i integriranim sklopovima)

DRUGA ARHITEKTONSKA GENERACIJA - nemogudnost autonomnih asinkronih ulaznih i izlaznih operacija --> uveden ulazno-izlazni procesor - razraena tehnika prekida karakteristika 2.arh.gen. - sistemski nadzorni programi, tzv. monitori (pretea operacijskog sustava) - uveden indeksni registar --> modifikacija memorijske adrese (adresni registar) - razraen potprogramski skok i povratak u glavni program *zahvati u sklopovlju i programskoj podrci - grupni nain izvoenja programa - tranzistori, feritne memorije - napredak u izradi sistemske programske podrke --> mnemoniki i jezini procesori, programski punioci, usluni programi, aplikacijski programi - programske knjinice - druga arhitektonska generacija raunala poinje se proizvoditi kao tzv. porodica raunala - razvoj strojno neovisnih viih programskih jezika - vie ne postoji centralizam u arhitekturi druge generacije (registar za prijenos podataka u aritmetikoj jedinici raunala prve. arh. generacije); IBM 1130, PDP-8 --> Von Neumannov model raunala doivio najvedu promjenu

TREA ARHITEKTONSKA GENERACIJA - nije jednostavno razluiti raunala na ona iz druge i ona iz trede arhitektonske generacije - raunala trede arh. generacije --> ona izgraena sredinom 60-ih i kasnije - neopravdano se smatra da je svako raunalo izgraeno s integriranim sklopovima raunala trede arhitektonske generacije --> iako je neosporna injenica da su sklopovi niskog stupnja integracije preobrazili raunala - svojstva trede generacije: paralelnost i istodobnost u radu: - naglaena paralelnost za istovremenu obradu vie programa (to omoguduje OS, povedava se propusnost tj. broj izraunavanja u jedinici vremena) --> vieprogramski rad, vieprocesorski rad, aritmetike i naredbene cjevovodne jedinice - preklapanje dohvata, analize i izvoenja naredbe izradom naredbenih i aritmetikih cjevovoda ili - postojanje viestrukih aritmetiko-logikih jedinica upotreba mikroprogramiranja --> povedanje prilagodljivosti raunala raznim zahtjevima operacijski sustav nove poluvodike memorije nia cijena --> izgradnja sustava s velikim naslovnim prostorom

 smanjenje dimenzija i cijena

OS sistemska programska podrka koja ima ulogu koordiniranja aktivnosti i upravljanja --> nadogradnja monitora iz prethodne arhitektonske generacije *raunala 1. arh. gen. --> pojedinano izvoenje programa *raunala 2. arh. gen. --> grupno izvoenje programa (monitor) *raunala 3. arh. gen. --> rad u vremenskoj podjeli (operacijski sustav) - naredbeni ciklus --> koraci povezani s obradom naredbe tijek naredaba+tijek podataka --> vedi broj tijekova naredbi usmjeren prema UJ (vedi broj UJ) --> vedi broj tijekova operanada vedi broj ALJ - naredbu dohvati iz memorije u UJ, generira upravljake signale do ALJ gdje se izvodi --> izvoenje naredbe zahtijeva i dohvadanje operanada - M.J.Flynnova klasifikacija procesorskog paralelizma, zasnovana na broju istodobnih tijekova naredaba i podataka u procesoru P za vrijeme izvoenja programa mi i md mnogostrukost procesora P, mjera procesorskog paralelizma SISD mi=md=1 - nema paralelnosti SIMD mi=1, md>1 - vie ALJ ili modularnost ALJ (>1 prospojnih puteva) MISD mi>1, md=1 - vie UJ, jedna ALJ MIMD mi>1, md>1 - vedi broj UJ i ALJ (vedi broj procesora) - porodica raunala IBM S/360, UNIVAC 1100, PDP-11

ETVRTA ARHITEKTONSKA GENERACIJA --> mikroprocesorska raunala - mikroprocesor CPU u integriranoj tehnologiji - s gledita arhitekture nita novoga - mala veliina, niska disipacija topline i niska cijena - razvoj ugranih (embedded) raunala

- mikroraunalo raunalo etvrte arhitektonske generacije - mikroprocesor - radna i programska memorija - ulazni i izlazni pristupi - vremenski i upravljaki sklopovi - skup i set instrukcija razliit kod mikroprocesora u razliitim ureajima - arhitektura CPU-a vedina mikroprocesora ne predstavlja neki napredak (jednostavni sustavi druge ili ak prve generacije) MIKROPROCESORSKA RAUNALA - mikroprocesor nalazimo u svim tehnikim ureajima: *raunalima opde namjene: PC-ovi, prijenosna raunala, dlanovnici *ureajima posebne namjene: kalkulatori, mp3 playeri, iPod *ugraenim raunalima koja upravljaju atuomobilima, kudanskim ureajima, komunikacijskim sustavima, mobitelima, tvornicama, elektranama, semaforima - razvoj mikroprocesora skup, ali proizvodnja i prodaja u velikim koliinama -->podjela trokova, niska cijena - arhitektura CPU-a vedina mikroprocesora ne predstavlja neki napredak (jednostavni sustavi druge ili ak prve generacije) - prednosti mikroprocesora: *mogudnost programiranja: kompleksna funkcionalnost se relativno jednostavno moe ostvariti pomodu programske podrke *performanse: napredak u tehnologiji integriranih sklopova omoguduje bre i modnije mikroprocesore *isplativost: mikroprocesori su po prirodi vienamjenski, pa se proizvode u velikim koliinama to minimizira njihovu cijenu *pouzdanost: integrirani sklopovi su visoko-pouzdani ureaji proizvedeni u strogo kontroliranim uvjetima *kompaktnost: sve veda i veda funkcionalnost se moe zapakirati na jedan mikroprocesorski ip - nedostaci mikroprocesora: *uenje potrebno za oblikovanje koritenjem mikroprocesora moe zahtjevati veliku koliinu uloenog vremena i truda *mikroprocesori imaju mnotvo kompleksnih svojstava *mikroprocesori ne oprataju greke prilikom programiranja; izvrit de tono ono to je isprogramirano, nemaju zdrav razum niti intuiciju u vezi toga to je programer namjeravao ostvariti *alati koji omoguduju ispravljanje pogreaka obino su vrlo primitivni (posebno u odnosu na programe koji postoje za jezike vie razine) OPDENITO O RAZVOJU MIKROPROCESORSKIH RAUNALA - 15.11.1971.g. asopis Electronic News INTELov oglas mikroprogramabilno raunalo na chipu --> poetak doba mikroprocesora - p-kanalna MOS tehnologija (2300 tranzistora, 46 instrukcija, 4-bitna rije, takt 740 kHz) upljine su nosioci naboja *n-kanalni elektroni nosioci naboja; bre, bolje - sustav MCS-4 --> Micro Computer System s 4-bitovnom rijei, 1971.g. - Intel 1976.g. mikroraunalo 8048 --> na jednoj silicijskoj ploici 8-bitovni mikroprocesor, U/I pristupi, radna memorija i ispisna programska memorija - mikroprocesor, radne memorije, ispisne memorije, ulazni i izlazni sklopovi itd. --> proizvodi etvrte tehnoloke generacije integriranih sklopova koji slue za izradu cjelokupnih raunala i njihovih dijelova - arhitektura i organizacija takvih raunala --> druga i treda generacija (ili ak prva!) - mikroraunala --> raunala etvrte arhitektonske generacije

- za tih prvih 15 godina razvoja: *broj komponenata na mikroprocorskom chipu (poluvodikoj ploici) se povedao za 200 puta *frekvencija signala vremenskog voenja za 50 puta *mod obrade za 2 do 3 reda veliine - razvoj mikroprocesorskih sklopova se nastavlja: *1. generacija PMOS tehnologija *2. generacija NMOS tehnologija *3. generacija 16-bitovni mikroprocesori *4. generacija 32-bitovni mikroprocesori, 1981. *5. generacija 64-bitovni mikroprocesori, Intel Pentium MIKROPROCESORSKE TEHNOLOGIJE - uzgoj kristala silicija - rezanje u tanke krune odreske (wafers) - izrada vedeg broj poluvodikih ploica (chips) --> prije rezanja naziva se eng. die - smjetanje poluvodikih ploica u kuita (Dual In Line Package, DIP) --> integrirani sklop - postotak ispravnih i neispravnih integriranih sklopova - izrada kuita s dovoljnim brojem vanjskih kontakata - poluvodiki LSI sklopovi realizirani pomodu poluvodikog materijala (silicij) - aktivni elementi u elektronici rade kao sklopke - veda ili manja vodljivost materijala ovisi o postojanju nosilaca elektrinog naboja (elektroni i upljine) - isti silicij na sobnoj temperaturi vrsto vezani elektroni uz kristalnu reetku; dodavanje odreene male koliine neistoda --> n-tip poluvodia i p-tip poluvodia - osnovna svojstva poluvodia --> temelj izgradnje elektronikih sklopova - tranzistori --> glavni poluvodiki sastavni dijelovi; slue za realizaciju elektronikih sklopova kao glavni aktivni elementi - prema nainu realizacije tranzistora dva osnovna tipa poluvodike tehnologije --> MOS (unipolarna) tehnologija --> bipolarna tehnologija MOS (unipolarna) tehnologija - MOS FET (Metal Oxide Semiconductor Field Effect Transistor) --> tranzistor koji radi na principu djelovanja elektrinog polja --> jednostavnija izrada, manja potronja --> n-kanalni; bri zbog vede pokretljivosti elektrona --> p-kanalni (nosioci naboja su upljine) - MOS FET tranzistor s n-kanalom: dovodimo pozitivan naboj, struja tee od n do n zbog toga to poluvodi p tipa ima manjiske nosioce elektrone koji omogudavaju da struja potee od izvora prema ponoru *CMOS FET

*4-bitna rije --> br. kombinacija 24, 64-bitna rije --> br. komb. 264 --> ira rije=vedi broj paralelnih linija koje prenose - 4-bitna rije trai i regostre od 4 bita - poluvodi moe se uiniti vodljivim (silicija, galij arsenid za velika raunala) IZRAZITO PARALELNA RAUNALA --> vedi broj CPU - paralelnost koju donosi 3.arh.gen - osnovna elja za povedanjem propusnosti - izgradnja sve brih sklopova - izgradnja paralelnih sklopova --> istodobna upotreba jednakih sklopova/elemenata obrade - razvoj i izgradnja raznih brzih i vrlo sposobnih raunala pogotovo onih koja se nazivaju superraunalima Sustavi povezivanja procesora kod paralelnih raunala: MATRINI SUSTAVI (array processor) - matrino rasporeeni paralelno vezani procesori - izvoenje naredbe --> adresa retka i stupca u procesorskom polju (processor array) - procesni dio sustava SOLOMON I (Simultaneous Operation Linked Ordinal Modular Network) GRUPNI SUSTAVI (ensemble processor) - nakupina procesora okupljena oko jedne upravljake jedinice - paralelni sustav PEPE (Parallel Element Processing Ensemble) s 288 elemenata CJEVOVOD (pipeline) - uoena nezaposlenost pojedinih dijelova raunala - posao porazdijeliti i slijedno organizirati - osnovna struktura cjevovodnog sustava --> m odsjeaka (procesna jedinica Ci i ulazni registar Ri) - cjevovod --> aritmetiki, naredbeni ili posebne namjene - TI ASC (Texas Instruments Advanced Scientific Computer HIPERKOCKA (hypercube) - ideja stvaranja roja procesora - potekoda --> meusobno povezivanje - procesore razmjestiti u vrhove hiperkocke - 2n raunala razmjeteno u vrhove n-dimenzionalne kocke - Cosmic cube 6-kocka s 64 vorova VIEJEZGRENI PROCESOR (multicore processor, chip-leve multiprocessor, CMP) - kombinira dvije ili vie nezavisnih jezgri (uobiajeno CPU) u jedinstvenu cjelinu unutar jednog integriranog kruga - mikroprocesor s vie logikih jedinica za obradu (logical processing units) - Mooreov zakon primjenjiv na jezgre u mikroproceosru --> dvojezgreni procesor Intel Core 2 Duo E6750

RAUNALNI KLASTER (cluster) - sustav raunala umreenih koritenjem brze lokalne mree pomodu koje raunala meusobno komuniciraju - mrea radnih stanica (Networks of Workstations, NOW) ili klasteri radnih stanica (Clusters of Workstations, COW) - prvi hrvatski klaster Isabella --> 92+2 raunala, 560 jezgri na vorovima, 880 GB memorije, 13 TB lokalnog diskovnog prostora, dodatnog diskovnog prostora sa sredinjeg diskovnog prostora Srca ukupnog kapaciteta do 8 TB GRID (grid) - raunalna okolina koja omogudava povezivanje raspodijeljenih raunalnih sredstava u dinamike zajednice tzv. virtualne organizacije - Hrvatski grid --> rezultat projekta CRO-GRID Infrastruktura koji je zavrio krajem 2006. SUPERRAUNALA (supercomputers) - izvoenje visoko sofisticiranih i sloenih izraunavanja koja zahtijevaju snanu procesnu mod --> velika i vrlo skupa - izrazito paralelna raunala koja trenutano imaju najbolje ili priblino najbolje performanse u svijetu - performanse izraene u FLOPS-ima (floating point operations per second) --> MFLOPS, GFLOPS, TFLOPS, PFLOPS (peta = 1015) - 1964.g. Control Data Corporation, superraunalo CDC 6600, 3 MFLOPS-a, dizajnirao Seymour Cray, California, SAD - 1972.g. Cray Research Inc., superraunalo Cray-1 UMJETNA INTELIGENCIJA I RASPOZNAVANJE UZORAKA (osnova pete generacije raunala) - C. Shannon (utemeljitelj teorije komunikacija) 1962.g. dao sljededu viziju raunala: Djelotvorni strojevi za takve probleme kao to su raspoznavanje uzoraka, prevoenje kezika i tako dalje moda trae drugaiji tip raunala od onih koje danas imamo. Osjedam da de to biti raunalo koje de prirodno operirati strukturama, pojmovima i nejasnim slinostima, a ne s deseteroznamenkastim brojevima. - raunala 5. generacije, 5G, Japan 1982.g.: *saobradanje ovjek-raunalo i upravljanje obradom prirodnim jezikom i jezikom bliskim korisniku *raunalu redi to treba uraditi, a ne kako uraditi *posjedovanje razliitih baza podataka za informiranje u vie razina *rukovanje i obraivanje nenumerikih podataka kao to su dokumenti, grafika, slike, govor i sl. - znaajke: *graevna komponenta --> integrirani sklopovi vrlo visokog stupnja integracije i *primjena umjetne inteligencije i raspoznavanje uzoraka - Inteligentna raunala nisu san ved stvarni cilj istraivanja S. Uchida - cilj pete generacije: *razvoj ureaja koja de biti u mogudnosti odgovoriti na ulazni prirodni jezik te biti u mogudnosti uiti i samoorganizirati se *koritenje molekularne i nanotehnologije, kao i kvantnog raunanja (kvantna fizika) - bliska bududnost --> raunala izgraena pomodu organskih sastavnih dijelova TEHNOLOKI TRENDOVI - Mooreov zakon --> Gordon Moore, suosniva Intela, 1975.g. gustoda tranzistora se udvostruuje svake 2 godine --> 18 mjeseci David House, Intelov izvritelj, promjene bi uzrokovale raunalnu performansu da se udvostruuje svakih 18 mjeseci

4. Mikroraunalo i mikroprocesor
- mikroraunalo = raunalo koje ima centralnu procesorsku jedinicu izvedenu u tehnologiji VLSI ili LSI, memoriju s izravnim pristupom, ispisnu memoriju, ulazno-izlazne meusklopove, generator signala vremenskog voenja, pomodne sklopove (izvor napajanja, sklop za upudivanje...) - programska podrka je vezivna materija koja ta 4 bloka osmiljuje i dri ih zajedno - mikroprocesor sjedinjuje u sebi sposobnost raunskog dijela i dijela koji je sposoban da na temelju dobivenih rezultata donosi odluke izabire jedan od alternativnih smjerova daljnjeg djelovanja,akcije - u memoriji se pohranjuju podaci u binarnom obliku, meurezultati i rezultat --> takoer su pohranjeni programi koji odreuju mikroprocesoru koje operacije mora izvriti - preko ulaznog meusklopa ostvaruje se put za prijenos binarnih podataka od ulaznih jedinica prema mikroprocesoru ili memoriji - izlazni meusklop omoguduje prijenos binarnih podataka od mikroprocesora prema izlaznim jedinicama - sastavljeno od 4 osnovna bloka: mikroprocesora, mem. , ulaznog meusklopa, izlaznog meusklopa - sastavni blokovi su preko vanjske sabirnice povezani i tvore mikroraunalo - vanjska sabirnica je skup linija preko kojih se odvija komunikacija izmeu sastavnih dijelova mikroraunala --> sastoji se od upravljake i adresne sabirnice te sabirnice podataka MODEL MIKROPROCESORA - mikroprocesor osnovni sastavni blok mikroraunala - centralno procesorska jedinica realizirana u tehnologiji LSI - sastavljena iz: upravljake jedinice: sklopovi koji dekodiraju instrukcije pribavljene iz memorije i u skladu s tim generiraju sekvence upravljakih signala potrebnih za izvoenje instrukcije aritmetiko-logike jedinice: u njoj se izvode aritmetike i logike operacije na binarnim podacima registara za privremeno pohranjivanje i rukovanje podacima: vedina standardnih mikroprocesora ima rije duljine 8 bita (1 bajt) - duljina rijei od 8 bitova omoguduje da se instrukcijska rije razdijeli na klasian nain kao kod raunala: na polje operacijskog koda, na polje naina adresiranja i na adresno polje - samo polje operacijskog koda zauzelo bi vedi dio 8-bitne rijei *primjer: 8-bitni procesor M6800 ima osnovni skup od 72 instrukcije to zahtijeva operacijski kod od 7 bitova, ako privremeno zanemarimo 197 razliitih operacijskih kodova u zavisnosti od naina adresiranja - adresno polje bilo bi svedeno u najboljem sluaju na 1 bit --> to znai da bi bilo mogude izravno adresirati samo 2 memorijske lokacije oito da je premalo! - problem duljine rije mora biti kod mikroprocesora rijeen pribavljanjem vie 8-bitnih rijei za tvorbu jedne instrukcijske rijei - zato rije mikroprocesor nije dua? (npr. 24 ili 32 bita) vedina razloga u tehnolokim ogranienjima npr. u broju izvoda na integriranom kuditu DIP, problem gustode integracije komponenti, postojedoj opremi za testiranje i ispitivanje ipova u fazi proizvodnje i sl. - model mikroprocesora ima akumulator A koji se upotrebljava za privremeno pohranjivanje jednog od operanada - akumulator sudjeluje pri izvravanju aritmetikih i logikih operacija na

podacima, te ima i sredinju ulogu u prijenosu podataka unutar mikroraunala ili sustava mikroraunala - programsko brojilo - registar PC sadri adresu (sljedede) instrukcije koja de biti pribavljena u narednom ciklusu - operacijski kod instrukcije upisuje je u instrukcijski registar UR - u 16-bitnom brojilu podataka registru DC sadrana je adresa memorijske lokacije u kojoj se nalazi operand - izvoenje svake instrukcije dijeli se na: 1) faza pribavljanja instrukcije faza PRIBAVI 2) faza izvravanja instrukcije faza IZVRI (mogude pribavljanje operanada) - mikroprocesor za vrijeme faze PRIBAVI postavlja sadraj programskog brojila preko interne sabirnice na vanjsku adresnu sabirnicu. Ujedno alje i odgovarajude upravljake signale (signal ITAJ) na vanjsku upravljaku sabirnicu. Memorijski sklop dekodira postavljenu adresu (prisutnu na adresnoj sabirnici) u cilju pristupa do odgovarajude memorijske rijei. Za nekoliko stotina ns sadraj specificirane memorijske lokacije pojavit de se na vanjskoj sabirnici podataka. Taj se sadraj pohranjuje u instrukcijskom registru IR i to je operacijski kod instrukcije. Za vrijeme faze PRIBAVI mikroprocesor upotrebljava svoju internu logiku i povedava sadraj programskog brojila. - u fazi IZVRI upravljaka jedinica, u skladu s operacijskim kodom koji je pohranjen u instrukcijskom registru, generira niz upravljakih signala. Rezultat tog niza signala su odgovarajudi prijenosi podataka, te operacije (npr. aktiviranje pojedinih sklopova unutar ALJ) izvravanja zadane instrukcije. - operacije unutar mikroprocesora (mikrooperacije) sinhronizirane su generatorom takta. Perioda generatora takta moe biti, u ovisnosti o tipu mikroprocesora, od 100 ns do nekoliko s. Signali generatora takta mogu se sastojati od jednog ili vie signala (to je onda viefazni generator takta, M6800 ima signale 1 i 2). STANDARDNA ARHITEKTURA MIKROPROCESORA - vedina dananjih procesora istog je tipa arhitekture - elementi standardne arhitekture su: upravljaka jedinica aritmetiko-logika jedinica jedan ili vie akumulatora registri opde namjene ili skup registara opde namjene adresni registri interne sabirnice UPRAVLJAKA JEDINICA - generira upravljake signale i koordinira sve aktivnosti unutar mikroprocesora - pribavlja, dekodira, i omoguduje izvoenje instrukcije - komunicira s ostalim komponentama mikroraunala preko ulazno-izlaznih linija (upravlj. sabirnice) - za vrijeme faze PRIBAVI upravljaka jedinica pribavlja instrukciju i dekodira operacijski kod. U skladu s interpretacijom operacijskog koda, mijenja stanje mikroprocesora i alje upravljake signale drugim elementima mikroprocesora i mikroraunala. Niz takvih upravljakih signala rukovodi izvravanjem instrukcije pribavljene iz memorije. Element iz niza upravljakih signala naziva se mikroinstrukcija. Primjeri takvih mikrooperacija su prijenosi izmeu registara, posmak sadraja registra i slino. Instrukcija pribavljena iz memorije mikroraunala (makroinstrukcija) obino uvjetuje izvoenje itavog niza mikroinstrukcija MIKROPROGRAMIANA UPRAVLJAKA JEDINICA - upravljaka jedinica koja ima upravljake rijei makroinstrukcije pohranjene u svojoj vlastitoj (mikroprocesorskoj) memoriji naziva se mikroprogramirana upravljaka jedinica --> vedina upravljakih jedinica mikroprocesora su mikroprogramirane - MIKROINSTRUKCIJA upravljaka rije koja je uzrok jedne ili vie istovremenih operacija tzv. mikroopracija (npr. prijenosi izmeu registara, posmak sadraja registra i sl.) - MAKROINSTRUKCIJA --> instrukcija pribavljena iz memorije mikroraunala

--> uvjetuje izvoenje itavog niza mikroinstukcija - niz mikroinstrukcija, odnosno mikroprogram, pohranjen je u internom ROM-u ili PLA programabilnom logikom polju u mikroprocesoru - instrukcijski kod pohranjen u instrukcijskom registru, uvjeti (vanjski i interni kao rezultat izvoenja prijanje mikroinstrukcije), te informacija o sljededoj adresi mikroprograma, generiraju stvarnu adresu mikroprograma u sklopu koji se naziva mikroprogramski sljednik - rije pohranjena na adresiranoj lokaciji mikroprogramske memorije jest mikroinstrukcija - lokacija sljedede mikroinstrukcije moe biti sljededa u nizu lokacija ili moe biti koja druga to ovisi od uvjeta i dijela mikroinstrukcijske rijei (informacije o sljededoj adresi) - dok se mikrooperacije izvode, slijededa adresa se generira u mikroprogramskom sljedniku i sa sljededim impulsom generatora takta prenosi se mikroprogramskoj memoriji - potrebno je napomenuti da duljina rijei mikroprocesora (8-bita) nema izravne veze sa duljinom rijei mikroinstrukcije (18-bita) - mikroinstrukcija upravljaka rije iz mikroprogramske memorije preko dekodera mikeoinstrukcija specificira upravljake signale koji se upuduju u nezavisne upravljake toke sustava i omoguduju izvoenje mikrooperacija - za lake razumijevanje odnosa (makro)instrukcija mikroinstrukcija dan je primjer izvoenja (makro)instrukcije COMA (komplementiraj sadraj accA) za pojednostavnjeni model mikroprocesora --> izvoenje (makro)instrukcije COMA uvjetuje sljedede mikrooperacije: prijenos sadraja accA preko interne sabirnice u sklop za komplementiranje aktiviranje logike sklopa za komplementiranje prijenos komplementiranog sadraja preko interne sabirnice u akumulator - mikroprogrami u upravljakoj jedinici su u vedini primjera upisani u postupku proizvodnje i korisnik ne moe mijenjati mikroprogram - mikroprocesor koji ima upravljaku jedinicu u kojoj korisnik moe mijenjati mikroprograme, a time i skup makroinstrukcija , naziva se mikroprogramibilni mikroprocesor ARITMETIKO LOGIKA JEDINICA - viefunkcijski digitalni kombinacioni sklop - izvrava osnovne aritmetike i logike operacije - u svom sastavu ima sklopove za: komplementiranje, posmak, zbrajanje, inkrementiranje, dekrementiranje, prijenos - ALJ je pridruen registar uvjeta sa zastavicama (bistabilima dojave stanja) - mikroprocesor automatski postavlja ili brie odgovarajude zastavice dojavne bistabile (C,V,N,Z,H,I) u registru uvjeta za vrijeme izvoenja instrukcija, u zavisnosti od rezultata aritmetiko-logike operacije zastavica C dojavni bit prijenosa - pohranjuje bit kod aritmetikog prijenosa - upotrebljava se kao bit pri operacijama posmaka zastavica V dojavni bit preteka (preljeva) - u matematikom smislu predstavlja greku u bitu predznaka u aritmetici dvojnog komplementa - aritmetiki preljev pokazuje da je prilikom aritmetike operacije rezultat prekoraio granicu 127, ako je rije mikroprocesora duljina 8 bita zastavica N dojavni bit negativnog rezultata - upotrebljava se za indikaciju negativnog rezultata aritmetike operacije

zastavica Z dojavni bit nule - postavlja se Z=1 kad je rezultat aritmetike operacije 0 - koristi se i za logike operacije npr. usporeivanja (zastavica postavlja ako su dva operanda jednaka) zastavica H dojavni bit poluprijenosa - upotrebljava se u BCD operacijama, bududi da se u kodu BCD upotrebljavaju 4 bita za prikaz decimalnog broja zastavica I dojavni bit prekida - obino se ne upotrebljava u aritmetikim operacijama - bit I se postavlja I=1 u sluaju prekida - zastavica I se kod M6800 naziva prekidna maska jer se u sluaju da je I=1 i ako se pojavi zahtjev za prekidom nieg prioriteta (IRQ=0), prekid se nede dogoditi AKUMULATOR - neki mikroprocesori imaju jedan ili vie registara koji su po funkciji izdvojeni od ostalih, a anazivaju se akumulatori - koriste se za privremeno pohranjivanje jednog operanda, sudjeluju pri izvoenju aritmetikih i logikih operacija na podacima - rezultati aritmetikih i logikih operacija izvedenih u ALJ pohranjuju se u akumulatoru - obino se akumulator postavlja na jedan od ulaza u ALJ i u kombinaciji s privremenim registrima odjeljuje ulaz ALJ od izlaza - odjeljivanje je potrebno kod mikroprocesora standardne arhitekture sa jednom internom sabirnicom, zbog utjecaja izlaza aritmetiko logike jedinice na ulaz - neki mikroprocesori imaju dva i vie akumulatora i time dobivaju na fleksibilnosti i efikasnosti operacija - kod vedine mikroprocesora svi U/I podaci prolaze kroz akumulator, te njemu pripada kljuna uloga u programiranom prijenosu REGISTRI OPDE NAMJENE - omoguduju ALJ rukovanje podacima velikom brzinom - organizacija: skup registara za privremeno pohranjivanje --> registri organizirani u maloj memorijskoj jedinici, zahtijevaju instrukcije sline onima koje se odnose na memoriju povezivanje registara opde namjene preko sabirnica --> registri su izravno adresabilni (daju se adresirati samim instrukcijama LDAA, LDAB) ADRESNI REGISTRI - 16-bitni registri za pohranjivanje adresa - njihova bitna karakteristika je da su spojeni na adresnu sabirnicu te da im sadraj preko adresnog meuregistra i vanjske adresne sabirnice odreuje adresu memorijske rijei - adresni registri su: programsko brojilo PC (model mikroprocesora**) brojilo podataka DC kazaljka stoga SP - stog memorijska struktura koja ukljuuje kronoloku komponentu najstariji je podatak na dnu stoga, dok je najmlai na vrhu (LIFO last in first out) - jedan od naina realizacije stoga je programski (softverski) stog --> on se sastoji od odreenog broja memorijskih lokacija u memoriji tako da je njegova dubina neograniena zavisi samo od veliine memorije --> programer sam bira osnovu stoga koja je odreena poetnim sadrajem kazala stoga - hardverski realiziran stog sastoji se od n internih registara izvedenih u ipu --> prednost im je velika brzina, meutim, nedostatak je ograniena dubina stoga -->hardverski realiziran stog uvjetuje logike sklopove za detekciju popunjenosti stoga - stogom se upravlja sa samo 2 funkcije: *poloi podatak u stog (PUSH) polae podatak na vrh stoga

*uzmi podatak sa stoga (PULL) uzima podatak sa vrha stoga - kazalo stoga je 16-bitni registar koji sadri adresu stoga - svaki memorijski pristup stogu (polaganje ili uzimanje podataka) inkrementira ili dekrementira sadraj kazala stoga --> sadraj kazala stoga se umanjuje za 1 neposredno nakon pohranjivanja u stog (PUSH) --> kazalo stoga se povedava za 1 neposredno prije itanja svakog bajta iz stoga, te je bajt tada dobiven iz adrese sadrane u kazalu stoga (PULL) - instrukcija PULL ne brie podatak iz stoga; podatak de biti prekriven i izgubljen slijededom instrukcijom PUSH - stog slui za privremeno pohranjivanje podataka kao to su: tekudi status mikroprocesora, povratna adresa, operandi. - upotrebljava se kod sljededih funkcija: operacija prilikom prekida, operacija sa potprogramima, pohranjivanja podataka indeksni registar IR - upotrebljava se pri indeksnom nainu adresiranja pri kojem se adresa u instrukcijskoj rijei i sadraj indeksnog registra pribrajaju u cilju odreivanja stvarne adrese operanda - neki mikroprocesori imaju indeksne registre (M6800) dok se drugi koriste registrima opde namjene kao indeksima INTERNE SABIRNICE - rjeenje problema povezivanja registara je u koritenju zajednikih linija tj. sabirnice koja povezuje sve registre - grupa linija preko kojih se informacija u binarnom obliku prenosi izmeu registara naziva se interna sabirnica - na temelju broja internih sabirnica (sabirnica ugraenih u mikroprocesorskom ipu) arhitektura mikroprocesora moe biti: jednosabirnika i vie sabirnika - razvrstavanje arhitekture s obzirom na broj internih sabirnica koje se upotrebljavaju u komunikaciji izmeu registara, odnosno registra i ALJ, moe posluiti kao osnova za procjenu performanse mikroprocesora *JEDNOSABIRNIKA ARHITEKTURA - najjednostavnija arhitektura je sa jednom internom sabirnicom - interna sabirnica prenosi podatke iz registara prema ALJ - rezultati operacija izvedenih u ALJ takoer se alju preko iste sabirnice natrag prema odredinom registru interna sabirnica je vremenski multipleksirana - prednost: potrebna najmanja povrina za sabirnice (uteda prostora u ipu) jedan od glavnih razloga da je u vedini dananjih mikroprocesora tako rijeeno M6800 ima jednosabirniku arhitekturu. Osnovna interna sabirnica je 8-bitna interna sabirnica podataka preko koje komuniciraju interni registri i ALJ. Interna sabirnica podataka je zakljuena meuregistrom podataka koji je meusklop prema vanjskoj dvosmjernoj sabirnici podataka. Interne adresne linije povezuju adresne registre s adresnim meuregistrom koji predstavlja meusklop sa vanjskom jednosmjernom adresnom sabirnicom. - nedostatak: sporost izvoenja operacija jer sabirnica omoguduje samo jedan istovremeni prijenos *primjer: pri zbrajanju sadraja 2 registra potrebna su 3 prijenosa koja nisu istovremena: 1 prijenos podataka internom sabirnicom od prvog registra prema ALJ 2 prijenos podataka istom internom sabirnicom od drugog registra prema ALJ 3 - prijenos rezultata istom internom sabirnicom prema jednom od registara *VIE SABIRNIKA ARHITEKTURA - da bi se povedala brzina procesora upotrebljava se arhitektura sa vie internih sabirnica - mikroprocesor sa dvosabirnikom arhitekturom obino je izgraen tako da jedna interna sabirnica podataka spaja registre i ALJ i prenosi operande (sabirnica operanada), dok druga sabirnica podataka prenosi rezultate operacija prema registrima (sabirnica rezultata) - primjer dvosabirnike arhitekture: 16-bitni procesor PACE - trosabirnika arhitektura omoguduje maksimalnu brzinu

--> dvije interne sabirnice podataka (sabirnice operanada) spajaju registre sa ALJ i omoguduju istovremeni prijenos operanada --> treda interna sabirnica podataka (sabirnica rezultata) prenosi rezultat nezavisno od dviju sabirnica operanada - bududi da vedina mikroprocesora primjenjuje arhitekturu sa samo jednom internom sabirnicom podataka, taj se oblik smatra standardnom arhitekturom procesora

5. Mikroraunalo i mikroprocesor: primjer izvoenja instrukcije 8bitovnog mikroprocesora

Ovdje mozemo vidjeti nekakav program od 3 instrukcije. Lijevo od tablice su adrese slijeda instrukcija koje idu u PC (programsko brojilo) i za svaku sljededu instrukciju se povedaje za jedan. Svi brojevi su heksadecimalni (02 hex je 0000 0010 bin sto je 8 bitova). Prvi broj B6 oznaava heksadecimalni kod instrkucije (napuni akumulator A sadrajem sa adrese 0201) koji ide u IR (instrukcijski registar), sljedede dvije komponente su adresa ili operand, u ovom sluaju adresa jer se radi o proirenom adresiranju (to vidimo po B6 to je LDAA proireno adresiranje), a ta adresa ili operand idu u DC (brojilo podataka). Moramo pripaziti, ako prib avljamo operand on nede idi u DC jer tu ide samo adresa operanda. Sam operand de odmah idi u akumulator. PR. Kad smo radili zadatke nismo mogli direktno upisivati u memoriju nego prvo u akumulator pa onda u memoriju, ne moemo istovremeno upisati broj i adresu a da ne upotrebljavamo akumulator jer de DC uzeti adresu, a broj??? Nigdje. 02 - vie znaajni byte i 01 - manje znaajni byte. Sljededa 2 broja, 9B instrukcija (ADDA-izravno) i FF adresa. I zadnji broj 43 (COMA-akumulatorsko adresiranje). Adresa instrukcije nije potrebna jer sam akumulatorski registar sadri tu instrukciju. Moramo dobro razlikovati: Adresa instrukcije - ona se upisuje u programsko brojilo, a pokazuje na instrukciju koja ce se sljedeca izvrsiti Adresa operanda - adresa operanda kao i sam operand se nalazi u brojilu podataka, a kao to samo ime kae ona nam pokazuje adresu memorije na kojoj se na operand (neki broj) nalazi. Kod instrukcije je kod koji se nalazi u instrukcijskom registru, a on nam pokazuje o kojoj se instrukciji radi i koji je nain adresiranja (npr. B6 to je heksadecimalni zapis instrukcije LDAA koja se slui neposrednim adresiranjem) Na ovoj slici vidimo tono gdje koja komponenta instrukcijske rijei ide. Ova slika prikazuje poetno stanje procesora --> Primjetimo da je PC na 0100.

Prvi ciklus prve instrukcije. Adresa 0100 nam je pokazala instrukciju koja de u ovom ciklusu biti uitana. U indeksni registar IR dobijamo operacijski kod instrukcije koja se treba izvriti (koju nam je pokazala adresa 0100 sa PC). Kod se dekodira i koliko sam ja shvatio kada dekodiramo kod onda znamo o kojoj se instrukciji radi i kojem adresiranju tako da de procesor znati da li je sljededi podatak jo jedna instrukcija, adresa ili operand. Programsko brojilo PC nije vie 0100 nego se inkrementira na 0101 to znai da de u sljededem ciklusu pribaviti sljededu instrukciju (poto se radi o proirenom adresiranju u sljededem ciklusu de zapravo uzeti prvi dio adrese operanda i stavi ti ga u brojilo podataka DC. Drugi ciklus prve instrukcije. U DC se zapisuje 02 (znaajniji bajt) kao to sam naveo prije, a adresa na PC se opet inkrementira na 0102 (sljededa instrukcija). Indeksni registar ostaje isti jer ne dobijamo novu instrukciju tj. kod instrucije.

Tredi ciklus prve instrukcije. Na DC se upisuje uz 02 (znaajni bajt) i 01 (ma nje znaajnog bajta) te dobijamo punu adresu operanda, PC se opet inkrementira

etvrti ciklus prve instrukcije. Kao to vidimo instrukcija de se izvriti i sa adrese 0201 de se na akumulator A upisati broj 23. Ako pogledamo u tablicu instrukcija tono moemo vidjeti da se ova instrukcija izvrava u 4 ciklusa i da je duljina instrukcijske rijei 3 bytea. (B6 02 01) svaki dio instrukcij e je heksadecimalno zapisan i svaki nosi po 8 bitova, a znamo da je 8bit = 1byte, a 3 po 8 bitova je 3bytea. Sljedede dvije instrukcije de se izvriti na isti nain.

6. Sabirnice, memorije, komunikacija s vanjskom logikom

SABIRNICE - sastavne jedinice mikroraunala (mikroprocesor, ulazno-izlazni meusklopovi, memorija) saobradaju preko grupe linija koje se nazivaju vanjska sabirnica --> vanjska sabirnica = krvotok i kima raunala - preko njenih linija se prenose podaci, adrese i upravljaki signali izmeu mikroprocesora i ostalih komponenti mikroraunala - linije vanjske sabirnice obino se grupiraju po funkciji: *sabirnica podataka *adresna sabirnica *upravljaka sabirnica SABIRNICA PODATAKA prenosi podatke izmeu razliitih LSI komponenti mikroraunala - standardno mikroraunalo (koje ima za osnovu 8-bitni mikroprocesor) ima 8-bitnu (8 linija za paralelni prijenos 8-bitne rijei) dvosmjernu sabirnicu podataka koja omoguduje dvosmjerni tok podataka (npr. od mikroprocesora prema memoriji i meusklopovima i obratno) istim linijama, ali ne i istovremeno - kod vedine raunala sabirnica podataka moe imati 3 stanja: logiku 0, logiku 1 i stanje velike impedancije Z - svojstvo sabirnice (3 logika stanja) primjenjuje se pri izravnom pristupu memoriji ADRESNA SABIRNICA prenosi adresu sklopa ili registra koji moe saobradati sa mikroprocesorom (npr. adresu memorijskog ipa i rijei u njemu, U/I meusklopa i njegova registra) - adresa prisutna na adresnoj sabirnici odreuje izvor ili odredite podataka poslanih po sabirnici podataka - adresnu sabirnicu tvori skup jednosmjernih izlaznih linija iz mikroprocesora - standardna mikroraunala imaju 16-bitnu adresnu sabirnicu, to omoguduje izbor sklopa ili registra u memorijskom prostoru od 64 k rijei (216=64 k, k=1024) - adresna sabirnica ima 3 logika stanja: --> osnovni element: vrata s 3 stanja - ako je C=0, izlazna impedancija vrata postaje velika i vrata su onemogudena --> ako imamo sklop pridruen svakoj liniji dvosmjerne sabirnice podataka sa 3 stanja: CU i CI su upravljaki signali za odreivanje smjera i stanja sabirnica. Kada su upravljaki signali CU i CI jednaki 0, vrata 1 i vrata 2 su u stanju velike impedancije Z i sabirnica je odsjeena od mikroprocesora te je onemoguden prijenos podataka od i prema mikroprocesoru. Sabirnica se tada moe upotrebljavati za saobradanje izmeu drugih komponenti mikroraunala. - sklopovi sa 3 stanja (drugih sastavnih jedinica) omoguduju prikljuenje vie komponenti na vanjsku sabirnicu, ali je u isto vrijeme samo jedna aktivna UPRAVLJAKA SABIRNICA prenosi upravljake signale izmeu mikroprocesora i ostalih komponenti raunala - signali koji obino tvore upravljaku sabirnicu su: taj/pii (R/W), zahtjec za prekid (IRQ), reset (RESET) i sl. - svaki od 3 tipa vanjskih sabirnica ogranien je u pogledu opteretivosti i iznosi of 5 do 8 standardnih komponenti LSI --> zbog takva ogranienja u mikroraunalima osim onih sa minimalnom konfiguracijom nuno je upotrebljavati sabirnika pojaala (bus drivers) na sabirnici podataka, adresnoj sabirnici,a ponekad i na upravljakoj sabirnici

--> time se omoguduje prikljuak vie komponenti LSI (vie memorija(RAM, ROM),meusklopova U/I) PRIMJER VANJSKIH SABIRNICA - sabirnicu za M6800 tvore: sabirnica podataka, adresna sabirnica i upravljaka sabirnica SABIRNICA PODATAKA sastoji se od 8 linija (D0-D7). Organizirana je kao dvosmjerna sabirnica sa 3 stanja. Sabirnica omoguduje opteredenje od jednog terete TTL i kapacitivnost od 130 pF, to s obzirom na karakteristike ostalih komponenti LSI iz porodice M6800(RAM,ROM,PIA,ACIA) omoguduje izravno prikljuenje od 7 do 10 takvih komponenti LSI. Linije podataka prelaze u stanje velike impedancije Z prijelazom upravljakog signala DBE u logiku 0. ADRESNU SABIRNICU tvori 16 izlaznih jednosmjernih linija (A0 A15). Adresne linije slue za specifikaciju memorije i U/I meusklopova. Postavljanjem upravljakog signala TSC u logiku 1 adresna sabirnica prelazi u stanje velike impedancije Z. UPRAVLJAKA SABIRNICA sastoji se od sljededih linija: Izlazna linija VMA (Valid Memory Access) memorijska adresa pravomodna. Taj signal je logiko 1 kada je pravomodna adresa prisutna na adresnoj sabirnici. Signal VMA nema 3 stanja. Signal generatora takta 2 takoer je element upravljake sabirnice. Upotrebljava se za omogudavanje djelovanja ili za izbor ipa (komponenti LSI) kada je adresa na adresnoj sabirnici stabilna i signal VMA=1. Ulazna linija zahtjeva za prekid IRQ prijelazom u 0 zapoinje prekidni slijed (ako je prekid omoguden). Zahtjev za prekid obino je generiran od U/I sklopova ili sklopova definiranih od strane korisnika. Ulazna linija RESET upotrebljava se za resetiranje i ponovno upudivanje mikroprocesora nakon ispada napajanja. Izlazna linija R/W (Read/Write) signalom pokazuje komponentama mikroraunala da li je mikroprocesor u postupku itanja (R/W=1) ili pisanja (R/W=0). Ulazni signal TSC postavlja liniju R/W u stanje velike impedancije Z. Iz skupa od 40 izvoda integriranog kudita mikroprocesora M6800 izdvojen je potreban broj prikljuaka za vanjsku sabirnicu, tako da mikroprocesor nema vremenski multipleksiranu sabirnicu. - nemogudnost istovremenog prijenosa!! MEMORIJA - memorija je vana komponenta mikroraunala i sustava mikroraunala - instrukcije, podaci, rezultati i meurezultati pohranjuju se u memoriji i pozivaju iz memorije - cijena se obino izraava po jedinici kapaciteta ($/MB)

- osnovni parametri: *kapacitet ukupna koliina informacija koja se moe pohraniti u memoriji *duina rijei broj bitova koji se mogu upisati i proitati u jednom ciklusu *vrijeme pristupa vrijeme potrebno da se sadraj izabrane lokacije pojavi na sabirnici podataka nakon postavljene adrese na adresnoj sabirnici *naina pristupa podatku: sekvencijalni pristup i izravni pristup - tehnologija izrade memorija (kroz tehnoloke generacija): --> memorije s katodnim cijevima, akustike memorije sa ivinim linijama za kanjenje --> memorije s feritnim jezgricama --> poluvodike memorije kao LSI/VLSI komponente - problem neusklaenosti izmeu brzine rada procesora i vremena potrebnog za pristup memorije rjeava se arhitekturnim prilagoavanjem organizacije memorije 1) REGISTRI PROCESORA IL ISKUP REGISTARA OPDE NAMJENE (LOKALNA MEMORIJA) - obino su organizirani kao male ekstremno brze, viepristupne (jednoulazne i dvoizlazne) memorijske jedinice ostvarene na procesorskom ipu - imaju brzinu istog reda veliine kao i sklopovi procesora, a kapacitet im se krede od 16 ili 32 pa sve do nekoliko stotina i vie rijei - registri procesora organizirani kao viepristupna memorijska jedinica oblikuju skup registara opde namjene koji slui za privremeno pohranjivanje rezultata, operanada i meurezultata - izvedba skupa registara opde namjene koja ima jedna ulazna vrata (upisna vrata) i dvoja izlazna vrata za itanje takva izvedba omoguduje da se istodobno itaju sadraji dvaju registara te da se novi sadraj upisuje u neki od registara iz skupa - ako se eli omoguditi u istoj periodi signala vremenskog voenja itanje i pisanje u isti registar, potrebno je dodatno sklopovlje *MEMORIJA MIKROPROGRAMIRANE UPRAVLJAKE JEDINICE - pohranjuje mikroinstrukcije mikroprocesora 2) PRIRUNA MEMORIJA (CACHE) razine 1, razine 2 (obje izvedene na samom procesorskom ipu, razine 3 (opcija) realizirana na samom procesorskom ipu ili pa izvan procesorskog ipa - vedeg kapaciteta u usporedbi sa skupom registara opde namjene, nije nuno sporija - korisniku nevidljiva ili skrivena, a logiki je smjetena izmeu skupa registara opde namjene, odnosno registara procesora i glavne memorije - fiziki priruna memorija moe biti smjetena na samom procesorskom ipu (obino su to priruna memorija razine 1 i razine 2, priruna memorija razine 3 obino ostvaruje izvan procesorskog ipa) --> zahvaljujudi razvoju VLSI tehnologije mogude ostvariti sve 3 razine na samom procesorskom ipu - funkcionalno, priruna memorija moe biti izvedena kao memorija za pohranjivanje instrukcija i podataka ili kao izdvojena instrukcijska priruna memorija te kao izdvojena priruna memorija podataka - kapacitet od nekoliko desetaka ili stotina KB pa sve do nekoliko MB - znaajno doprinosi povedanju performanse procesora (u njoj se pohranjuje dio sadraja iz RAM-a, ubrzava razmjenu podataka izmeu CPU-a i RAM-a) CPU bri, RAM sporiji pa ga mora ekati! 3) GLAVNA ILI RADNA MEMORIJA naziva se i primarna memorija - prilino brza, velikog kapaciteta u kojoj se pohranjuju aktivni programi i podaci - bez obzira to je realizirana poluvodikom tehnologijom slinoj onoj koja se rabi za izvedbu skupa registara opde namjene ili prirune memorije, ona je zbog velikog kapaciteta (nekoliko desetaka ili stotina GB) i zbog toga to je izvedena tako da je fiziki odvojena od procesora, sporija od prethodnih dvaju memorija u hijerarhiji, i to od 2 do 5 i vie puta 4) SEKUNDARNA MEMORIJA - vrlo velikog kapaciteta (nekoliko stotina GB ili nekoliko TB), ali puno sporija u odnosu na glavnu memoriju - vrijeme pristupa za memorijske jedinice u toj razini hijerarhije mjeri se u milisekundama - tipini predstavnici ove vrste memorija su magnetski diskovi, magnetske vrpce i optiki diskovi (DC ROM i DVD ROM)

* memorije koje se upotrebljavaju u sustavima mikroraunala moemo podijeliti u: memorije sa sekvencijalnim pristupom memorije sa izravnim pristupom (tipovi memorije RAM i ROM) - kod memorija sa sekvencijalnim pristupom vrijeme pristupa (vrijeme potrebno da se sadraj izabrane lokacije pojavi na sabirnici podataka nakon postavljanja adrese na adresnoj sabirnici te generiranja signala itaj) zavisi od mjesta gdje je podatak pohranjen --> glavni predstavnici takvih memorija su papirnate perforirane trake, magnetne trake, memorija s magnetnim mjehuridima i poluvodike serijske memorije (veliki posmani registri) --> vedina ovih tipova memorija upotrebljavaju se u niim hijerarhijskim razinama organizacije memorije (sekundarna memorija) - vrijeme pristupa memorija s izravnim pristupom je uvijek isto, bez obzira na lokaciju u memoriji --> u razred memorija s izravnim pristupom spadaju upisno/ispisne memorije (read/write memory RWM ili RAM random access memory) i ispisne memorije (read only memory ROM) *memorija RAM upotrebljava se za pohranjivanje podataka koji se mijenjaju za vrijeme izvoenja programa, te programa koji se razvijaju i prolaze fazu testiranja, uz popravke i preinake --> nedostatak memorija RAM je da su izbrisive pri nestanku napajanja njihov se sadraj brie --> karakteristika memorije RAM je da se njen sadraj moe itati i mijenjati upisivanjem novog sadraja - dijeli se u 2 grupe: 1)statika memorija RAM - pohranjuje podatke u polje bistabila - itanje podataka nije destruktivno - memorijska delija statikog RAM-a realizirana sa 6 ili 8 tranzistora 2)dinamika memorija RAM - podaci pohranjeni u obliku naboja u kondenzatoru definiranom kapacitivnodu izmeu upravljake elektrode i supstrata MOS-tranzistora --> zbog nesavrenosti kondenzatora naboj otjee, te se takav memorijski element mora periodiki osvjeavati (refresh) - itanje dinamike memorije je destruktivno, to znai da je potrebno ponovo upisati proitanu informaciju - memorijska delija dinamikog MOS RAM-a sastoji se od 4 tranzistora -> postignuta veda gustoda pohranjenih bitova za istu povrinu ploice - nedostatak potrebno osvjeavanje; kompenziran je vedim kapacitetom memorije u odnosu na statiku memoriju - bri od statikog, no poto su za osvjeavanje potrebni dodatni sklopovi, dinamika memorija je ekonominija samo za memorije vedeg kapaciteta *memorija ROM upotrebljava se za pohranjivanje stalnih programa, konstanti i stalnih parametara --> sadraj memorije ROM moe se oitati, meutim, ne moe se mijenjati upisivanjem --> memorija ROM je neizbrisiva pri nestanku napajanja sadraj je ouvan --> neunitivost sadraja ROM se pojavljuje kao memorijsko polje iji je sadraj jednom upisan, stalan i ne moe se promijeniti pod utjecajem mikroprocesora (operacijom upisivanja) - u grupu ispisnih memorija spadaju: 1)ROM - u ROM je upisan odreeni sadraj ved za vrijeme izrade memorijskog ipa. Bit-uzorke koji odgovaraju eljenom programu korisnik dostavlja proizvoau u standardnom obliku. Proizvoa izrauje odgovarajudu masku (prema priloenom programu korisnika) i kao zadnji korak u proizvodnji ipa ROM, vri metalizaciju, odnosno uspostavlja veze izmeu redaka i stupaca. 2)PROM - tip ispisne memorije koju moe isprogramirati sam korisnik uz pomod ureaja za programiranje PROM-ova. U memorije PROM spadaju 2 tipa programabilnih ROM-ova: --> bipolarno polje dioda --> bipolarna tranzistorska konfiguracija - oba tipa primjenjuju tehniku pregorljivih veza. Za vrijeme programiranja ureaj generira niz

impulsa kojim de se izabrane pregorljive veze rastaliti i time prekinuti vezu u matrici izmeu stupca i retka - PROM ima kratko vrijeme pristupa, manje od 100 ns; upotrebljava se kod vedine mikroraunala izgraenih u malim serijama za pohranjivanje programa - nedostatak slian nedostatku ROM-a kada je jednom isprogramiran, ne moe se mijenjati njegov sadraj 3)EPROM - memorija koju moe programirati korisnik uz pomod (E)PROM-programera, ali se njen sadraj moe izbrisati i zatim ponovo isprogramirati - brie s osvjetljavanjem ipa UV zrakama u trajanju od 5 do 10 minuta; sadraj svih memorijskih lokacija se brie - nakon brisanja, EPROM moe biti nanovo isprogramiran - vrijeme pristupa izmeu 450 i 1200 ns - za njihovu izradu koristi se tehnologija MOS - jedan tip viestruko programabilog ROM-a je RPROM koji se brie elektriki 4)EAROM - svrstanu razred memorija koje se uglavnom itaju; no omoguduje i upisivanja - operacija upisivanja treba vrijeme reda veliine milisekunde - operacije itanja reda mikrosekunde - ne mogu se upotrebljavati kao klasine memorije sa izravnim pristupom - upotrebljava se tamo gdje je nuno pohranjivanje malog broja podataka ili parametara - realizirana u tehnologiji MNOS, prednost tih memorija je neizbrisivost KOMUNIKACIJA IZMEU MIKROPROCESORA I VANJSKE LOGIKE - prijenos podatak (u irem smislu rijei - informacije) izmeu logike koja je dio sustava mikroraunala i logike izvan mikroraunala omoguduje U/I podsustav mikroraunala - granica izmeu internih logikih sklopova mikroraunala i vanjskih sklopova sustava je slijededa: interni logiki sklopovi komponente mikroraunala djeluju u uskoj vezi sa mikroprocesorom, dok su vanjski logiki sklopovi u sprezi sa mikroprocesorom - nain izmjene podataka izmeu mikroraunala i vanjske logike moe se razvrstati u 3 grupe: 1) programirani U/I prijenos --> prijenosom podataka u potpunosti upravlja mikroraunalo, tj. program - mikroprocesor upotrebljava istu sabirnicu za komuniciranje s memorijom i U/I meusklopovima - ne razlikuju se adrese U/I meusklopova od adresa memorijskih lokacija - tipovi programiranog U/I prijenosa, s obzirom na odnos mikroraunala i vanjskih logikih sklopova: PROGRAMIRANI BEZUVJETNI PRIJENOS - upotrebljava se samo tamo gdje je vrijeme odziva vanjskih logikih sklopova poznato i stalno - vanjska logika mora biti spremna na komunikaciju (prihvadanje ili slanje podataka) u trenutku izvoenja U/I instrukcije - zbog jednostavnosti i izravnosti ovaj tip prijenosa zahtjeva minimalne zahtjeve za programe i sklopove PROGRAMIRANI UVJETNI PRIJENOS - uglavnom se koristi u sustavima mikroraunala - prije obavljanja prijenosa mikroraunalo ispituje status vanjskih logikih sklopova --> ako vanjski logiki sklop nije spreman za komunikaciju programski se tok moe zatvoriti u otelju i uzastopce ispitivati njegovo stanje --> kad je vanjski logiki sklop spreman, izvodi se instrukcija za U/I prijenos podataka - ta zatvorena programska petlja je ekanje da vanjski logiki sklop postane spreman --> u sluaju sporog vanjskog logikog sklopa metoda uvjetnog prijenosa je gubitak vremena (mikroraunalo vedinu vremena provodi u ekanju) *POSTUPAK PROZIVANJA - u sustavima gdje vie vanjskih logikih sklopova komunicira preko vie U/I meusklopova sa jednim mikroprocesorom, upotrebljava se U/I tehnika prozivanja ili ciklikog ispitivanja - mikroraunalo periodiki proziva svaki vanjski logiki sklop i ispituje da li je zahtijevao posluivanje

--> ako vanjski logiki sklop ne zahtijeva posluivanja, mikroraunalo ispituje sljededi vanjski logiki sklop --> ako jedan od njih zahtijeva posluivanje, mikroraunalo prelazi na provoenje programa za posluivanje dotinog vanjskog logikog sklopa - u program za posluivanje ukljuene su funkcije U/I prijenosa - nakon prozivanja tih vanjskih logikih sklopova postupak prozivanja se ponavlja, tako da program tvori petlju prozivanja 2) prekidni U/I prijenos --> vanjska logika zahtijeva da mikroraunalo prekine s tekudim operacijama te da joj posveti panju - ako se bezuvjetni prijenos, uvjetni prijenos ili postupak prozivanja pokau nepogodnim, bilo zbog nepoznavanja tonih vremena odziva vanjskih logikih sklopova , bilo zbog rasipanja vremena raunala u petljama ekanja ili sporosti u prozivanju pojedinih vanjskih logikih sklopova, moe se upotrijebiti prekidni prijenos - pri prekidnom prijenosu, na zahtjev vanjske logike, mikroraunalo prekida izvoenje tekudeg program i prelazi na izvoenje prekidnog programa - prekidna struktura omoguduje da mikroprocesor odgovori na asinhrone dogaaje, odnosno zahtjeve od strane vanjske logike, a da ne eka u petlji kojom ispituje stanje vanjskog logikog sklopa - mikroprocesor ima jednu ili vie upravljakih linija (prekidne linije) preko kojih vanjski logiki sklopovi zahtijevaju posluivanje - postupak prekidnog prijenosa provodi se obino u sljededim koracima: a) vanjska logika generira zahtjev za prekid i alje ga prekidnom linijom mikroprocesoru b) ukoliko mikroprocesor prihvada zahtjev za prekid, na kraju izvrenja tekude instrukcije odgovara signalom potvrde (IACK) i onemogudava daljnje prekide c) pohranjuju se svi tekudi sadraji radnih registara, sadraj registra uvjeta i programskog brojila d) program se grana na memorijsku adresu, sa kojom zapoinje prekidni program e) nakon izvrenja prekidnog programa nastavlja se izvoenje prekinutog (tekudeg) programa s tim da se svi sadraji radnih i uvjetnih registara obnavljaju - vedina mikroprocesora ima mogudnost programskog maskiranja prekida u zavisnosti od razine prioriteta --> ako je bit prekida u registru uvjeta postavljen na 1, mikroprocesor ne prihvada zahtjev za prekid i nastavlja s izvoenjem sljedede instrukcije tekudeg programa - prvi korak u postupku prekidnog prijenosa je onemogudavanje sljededih prekida (postavljanjem prekidne maske spreava se gnijeenje prekida) --> u nekim se situacijama mikroraunalo mora prekidati i kad se nalazi u prekidnom programu to se omogudava brisanjem prekidne maske - sljededi korak u postupku prekida je slanje signala potvrde prekida na kraju izvrenja tekude instrukcije - na kraju prekidnog programa omoguduje se nov prekid (brie se prekidna maska u registru uvjeta) te mikroprocesor prelazi na izvoenje sljedede instrukcije iz tekudeg prekinutog programa - taj prijelaz na daljnje provoenje prekinutog programa vri se pomodu instrukcije povratka iz prekidnog programa (npr. RTI, RET) - bududi da je vie U/I meusklopova prikljueno na istu prekidnu liniju, mikroprocesor mora ustanoviti koji je U/I meusklop, odnosno vanjski logiki sklop, zahtijevao posluivanje - postoje 2 metode utvrivanja uzronika prekida: metoda prozivanja prekida u prekidnom programu obavlja se prozivanje pojedinih U/I meusklopova i ispituje se njihovo stanje, odnosno, ispituje se da li je odreeni meusklop prouzroio prekid. Ukoliko je ispitani meusklop uzrok prekida, program se grana na odgovarajudi programski odsjeak za prijenos podataka. Pri tom se redoslijedu ispitivanja meusklopova krije i prioritet pojedinih U/I meusklopova. metoda vektorskog prekida adresu grananja generira U/I meusklop koji zahtijeva posluivanje. U sustavima mikroraunala esto se upotrebljavaju prekidi u vie razina koji su obino kombinacija prozivanja i vektorskog prekida.

- prednost prekidnog programa je u brzom odgovoru, jer se vanjski logiki sklopovi posluuju u vrlo kratkom vremenu nakon generiranog zahtjeva --> prekidni prijenosi se zbog toga obino upotrebljavaju u sustavima s odzivom u realnom vremenu - nedostatak prekidnog prijenosa je u tome to zahtijeva dodatne sklopove u sluaju simultanih i vierazinskih zahtjeva za prekid - pri svakom posluivanju zahtjeva mikroprocesor gubi vrijeme na dodatnom poslu pohranjivanja stanja tekudeg programa - daljnji nedostatak je asinhrono meudjelovanje programa za posluivanje i glavnog programa, tako da mogu nastati konflikti u pogledu zahtjeva za memorijskim prostorom ili u pogledu vremena izvoenja programa - nedostatak prekida je u tome to se prijenos podataka obavlja pod programskim upravljanjem mikroprocesora PREKIDI KOD MIKROPROCESORA M6800 - ima 3 prekidna ulaza (RES, NMI nemaskirajudi prekid, IRQ) - prekidni slijed moe zapoeti upotrebom odgovarajudih upravljakih signala na ta 3 prekidna ulaza ili upotrebom instrukcije SWI - rezultirajudi prekidni slijed razliit je za svaki od gornjih sluaja sklopovski zahtjev za prekid IRQ - obino ga generiraju meusklopovi U/I i sklopovi koje projektiraju korisnici - postavljanjem linije IRQ=0 zahtjev se aktivira nemaskiraudi prekid NMI - sa zadnjim bridom (prijelazom signala iz 1 u 0) signala na ulazu NMI inicira se u mikroprocesoru prekidni slijed taj se prekid ne moe maskirati - prekidna maska u registru uvjeta CCR ne utjee na nemaskirajudi prekid - na ovu prekidnu liniju obino se prikljuuju vanjski logiki sklopovi sa najviim prioritetom u pogledu zahtjeva za posluivanje - izuzev injenice da taj tip prekida ne moe biti maskiran, prekidni slijed je u potpunosti jednak slijedu izvoenja IRQ prekida - nakon zavretka izvoenja tekude instrukcije mikroprocesor pohranjuje stanja, postavlja masku i pribavlja vektor sa memorijskih lokacija FFFC i FFFD - nemaskirajudi prekid se koristi i za sustave gdje se stanja tekudeg programa moraju sauvati prilikom ispada napajanja (stanja se pohranjuju u memoriju sa baterijskim napajanjem) reset RES - kadaj te RESET=0 mikroprocesor postavlja masku prekida i sa memorijskih lokacija FFFE i FFFF pribavlja vektor (adresu prve instrukcije u prekidnom programu) - nakon pribavljanja adrese prekidnog programa, mikroprocesor prelazi na izvoenje programskog odsjeka za inicijalizaciju kojim se postavljaju poetne vrijednosti programskog brojila, kazala stoga i drugih registara - taj prekid se koristi za startanje mikroprocesora nakon uspostavljanja napona napajanja - bududi da se upotrebljava za startanje mikroprocesora (start up mode) nije potrebno pohranjivanje stanja u stog programski prekid SWI - pri softverskom prekidu vektor se pribavlja iz memorijskih lokacija FFFA i FFFB - ovaj se prekid upotrebljava kao ispitna toka (break point) pri otkrivanju i otklanjanju greaka u programu - u ispitnoj toki ispisani sadraji svih radnih registara i registra uvjeta omoguduju provjeru pravilnosti provoenja programa OPDE KARAKTERISTIKE ORGANIZACIJE PREKIDNOG SUSTAVA M6800: *prilikom prekida tekuda se stanja pohranjuju automatski na stog (izuzetak je prekid RESET) *mikroprocesor ne odgovara posebnim signalom potvrde (IACK) vanjskoj logici nakon prihvadanja prekida. Jedino je na adresnim sabirnicama prisutna specifina adresa za svaku vrstu prekida. *u sluaju istovremenih zahtjeva za prekid, prioritet prekida je sljededi:

1. RESET - sklopovsko upudivanje mikroprocesora u rad - ne eka zavretak tekude instrukcije - autovektor za Reset sadri poetnu adresu PC-a 2. NMI 3. SWI 4. IRQ PRIORITET PREKIDA - vektor pribavljen sa memorijskih lokacija koje su specifine za pojedinu vrstu prekida odreuje poetnu adresu prekidnog programa - ako je na svaku prekidnu liniju (IRQ, NMI) prikljuen jedan vanjski logiki sklop, izvor prekida je poznat i odreeno je grananje na odnosni prekidni program - problem prioriteta prekida javlja se pojavom vie istovremenih zahtjeva za prekid --> metodom prozivanja prioritet se odreuje redoslijedom ispitivanja stanja vanjskih logikih slopova ili U/I meusklopova --> postoje modifikacije metode prozivanja kod kojih se najprije prikupljaju sva stanja, a zatim se odreuje redoslijed posluivanja u zavisnosti od vremena proteklog od posljednjeg posluivanja vanjskog logikog sklopa - u primjeru prikljuivanja vie vanjskih logikih sklopova na istu prekidnu liniju, metoda prozivanja moe biti prespora za utvrivanje izvora prekida i njegova posluivanja - u tom sluaju primjenjuje se hardverska (sklopovska) organizacija prioriteta prekida koja pospjeuje mehanizam utvrivanja uzroka prekida 3) izravan pristup memoriji --> prijenos podataka bez sudjelovanja mikroprocesora i ometanja njegovog rada - u sluaju postojanja estih zahtjeva za U/I prijenosom od strane vanjskih logikih sklopova, te postojanje zahtjeva za prijenos vedih blokova podataka, moe se oekivati oteano i vrlo usporeno provoenje glavnog (prekinutog) programa - rjeenje tog problema je u povedanju brzine U/I prijenosa podataka i oslobaanju mikroprocesora od tereta U/I prijenosa - pomodu izravnog pristupa memoriji ostvaruje se brz prijenos podataka izmeu memorije i vanjskih logikih sklopova, a da ne sudjeluje mikroprocesor i da se ne mijenja sadraj njegovih registara - poto se taj prijenos vri bez programskog upravljanja, granice brzine prijenosa postavljene su sa sklopovskim karakteristikama komponenti mikroraunala - primjeri upotrebe metode izravnog pristupa memoriji su pri prijenosu podataka izmeu memorije mikroraunala i jedinice diskete, izmeu brzih A/D pretvaraa i memorije, izmeu memorije i prikazne jedinice ORGANIZACIJA IZRAVNOG PRISTUPA MEMORIJI (DMA) - u postupku izravnog pristupa memoriji tok podataka, uspostavljen izmeu vanjskog logikog sklopa i memorije mikroraunala, zaobilazi mikroprocesor, odnosno DMA ima izdvojen kanal za prijenos podataka - kod organizacije direktno pristupa koristi se ista vanjska sabirnica koju upotrebljava i mikroprocesor - mikroprocesor i upravljaki sklop DMA zajedniki dijele vanjsku sabirnicu: *rad mikroprocesora upravljaki sklop DMA se elektriki odspaja od vanjske sabirnice postavljanjem svojih izlaza u stanje velike impedancije *izravni pristup memoriji upravljaki sklop DMA se prikljuuje na vanjsku sabirnicu, a mikroprocesor se odspaja od vanjske sabirnice postavljanjem svojih izlaza u stanje velike impedancije - s obzirom na nain realizacije izravnog pristupa memoriji, postoje sljedede tehnike: izravni pristup memoriji zaustavljanjem procesora --> najjednostavnija metoda, u nekim aplikacijama ova je metoda neprihvatljiva bududi da moe postojati relativno veliko kanjenje od trenutka zahtjeva za prijenos DMA do trenutka zaustavljanja procesora izravni pristup memoriji kraom ciklusa

-->ne zaustavlja mikroprocesor, ved on samo privremeno obustavlja tok provoenja instrukcije to omoguduje upravljakom sklopu DMA da za prijenos iskoristi vrlo kratke vremenske intervale --> kraa ciklusa mikroprocesoru od strane operacija DMA odraava se na smanjenju brzine djelovanja mikroprocesora zbog smanjenja frekvencije signala (takta) vremenskog voenja kombinacija gornjih metoda --> to je izravni pristup memoriji kraom ciklusa u stanju kada je procesor zaustavljen --> takvom kombinacijom koristimo se kao jednom od varijanti organizacije izravnog pristupa memoriji (Halt Steal Mode) u upravljakom sklopu LSI DMA za mikroprocesor M6800 --> mikroprocesor je u stanju Halt za vrijeme koje je potrebno da se izvri prijenos samo jednog bajta --> nakon prijenosa jednog bajta upravljanje se usmjerava na mikroprocesor izravni pristup memoriji multipleksiranjem operacija DMA/MPU (mikroprocesorskih) --> omoguduje najvedu brzinu izvoenja operacija mikroprocesora --> mikroprocesor se ne zaustavlja niti smanjuje brzinu izvoenja operacija uz istovrem. prijenos DMA --> operacije mikroprocesora i prijenosa DMA su multipleksirane tako da je pristup memoriji od strane mikroprocesora omoguden za vrijeme jedne faze signala vremenskog voenja, a pristup memoriji od strane upravljakog sklopa DMA za vrijeme druge faze signala vremenskog voenja --> frekvencija signala vremenskog voenja u tom sluaju mora biti prilagoena brzini memorije koja se upotrebljava obino je perioda toga signala jednaka dvostrukom vremenu trajanja memorijskog ciklusa - da bi se ostvario izravan pristup memoriji, potreban je DMA upravljaki sklop koji sjedinjuje: sljedede funkcije: a) upravljanje adresnom sabirnicom dodjeljivanje adresne sabirnice mikroprocesoru i upravljakom sklopu DMA b) upravljanje sabirnicom podataka c) adresiranje memorije (upravljaki sklop DMA mora imati adresni registar koji sadri adresu sljedede memorijske rijei koja de sudjelovati u prijenosu sadraj mu se inkrementira nakon svakog prijenosa rijei) d) brojanje rijei (za vrijeme prijenosa podataka broj prenesenih rijei mora se stalno usporeivati sa eljenom duinom bloka prijenos DMA se zavrava kada e dostignuta definirana duljina bloka) e) izbor naina upravljanja (uprav. registar uprav. sklopa DMA sadri uprav. rije koja odreuje smjer toka podataka pri DMA prijenosu, informaciju da li je uprav. sklop DMA aktivan i sl.) POSTUPAK PRI PRIJENOSU DMA generiranje zahtjeva za prijenos DMA od strane vanjskog logikog sklopa te slanje zahtjeva mikropr. slanje signala potvrde prihvadanja zahtjeva adresiranje memorije prijenos podataka izmeu memorije i vanjskog logikog sklopa zavretak prijenosa DMA - prilikom izbora tehnike prijenosa DMA treba traiti kompromis izmeu kompleksnosti sklopova, utjecaja na brzinu izvoenja glavnog programa te brzine prijenosa DMA TREND RAZVOJA ARHITEKTURE MIKROPROCESORA - tri prevladavajuda pristupa arhitekturi procesora: 1) procesori s visokim stupnjem superskalarnosti izvoenje preko 10 instrukcija u jednoj periodi taktnog signala; frekvencija taktnog signala veda od 1 GHz 2) vieprocesorski sustavi realizacija vedeg broja roja procesora na jednom ipu 3) VLIW (Very Long Instruction Words) procesori omogudavaju povedanje brzine procesora koritenjem paralelizma na razini instrukcija - razvoj (mikro)procesora dijeli se prema F. Fagginu na 3 razine,svaka traje otprilike etvrt stoljeda: *u 1. fazi 1971.-1996. g. poluvodika tehnologija bila je dominantni faktor u napretku mikroprocesora *u drugoj fazi, koja je u toku, poluvodika tehnologija i arhitektura procesora igraju glavnu ulogu u daljnjem napretku procesora; faza de se okonati kada se poluvodika tehnologija stupnjem integracije priblii svojim krajnjim granicama *u tredoj fazi dominirat de inovacije u arhitekturi procesora