Transistor de efecto campo

De Wikipedia, la enciclopedia libre Saltar a: navegacin, bsqueda P-channel

N-channel
Smbolos esquemticos para los JFETs canal-n y canal-p. G=Puerta(Gate), D=Drenador(Drain) y S=Fuente(Source).

El transistor de efecto campo (Field-Effect Transistor o FET, en ingls) es en realidad una familia de transistores que se basan en el campo elctrico para controlar la conductividad de un "canal" en un material semiconductor. Los FET pueden plantearse como resistencias controladas por diferencia de potencial. La mayoria de los FET estn hechos usando las tcnicas de procesado de semiconductores habituales, empleando la oblea monocristalina semiconductora como la regin activa o canal. La regin activa de los TFT (thin-film transistor, o transistores de pelcula fina) es una pelcula que se deposita sobre un sustrato (usualmente vidrio, puesto que la principal aplicacin de los TFT es como pantallas de cristal lquido o LCD). Los transistores de efecto de campo o FET ms conocidos son los JFET (Junction Field Effect Transistor), MOSFET (Metal-Oxide-Semiconductor FET) y MISFET (MetalInsulator-Semiconductor FET). Tienen tres terminales, denominadas puerta (gate), drenador (drain) y fuente (source). La puerta es la terminal equivalente a la base del BJT. El transistor de efecto de campo se comporta como un interruptor controlado por tensin, donde el voltaje aplicado a la puerta permite hacer que fluya o no corriente entre drenador y fuente. El funcionamiento del transistor de efecto de campo es distinto al del BJT. En los MOSFET, la puerta no absorbe corriente en absoluto, frente a los BJT, donde la corriente que atraviesa la base, pese a ser pequea en comparacin con la que circula por las otras terminales, no siempre puede ser despreciada. Los MOSFET, adems, presentan un comportamiento capacitivo muy acusado que hay que tener en cuenta para el anlisis y diseo de circuitos. As como los transistores bipolares se dividen en NPN y PNP, los de efecto de campo o FET son tambin de dos tipos: canal n y canal p, dependiendo de si la aplicacin de una tensin positiva en la puerta pone al transistor en estado de conduccin o no conduccin, respectivamente. Los transistores de efecto de campo MOS son usados

extenssimamente en electrnica digital, y son el componente fundamental de los circuitos integrados o chips digitales.

ndice
[ocultar]

1 Historia 2 Tipo de transistores de efecto campo 3 Caractersticas 4 Enlaces externos

Historia [editar]
El transistor de efecto de campo fue patentado por Julius Edgar Lilienfeld en 1925 y por Oskar Heil en 1934, pero los dispositivos semiconductores fueron desarrollados en la prctica mucho despus, en 1947 en los Laboratorios Bell, cuando el efecto transistor pudo ser observado y explicado. El equipo detrs de estos experimentos fue galardonado con el Premio Nobel de Fsica. Desde 1953 se propuso su fabricacin por Van Nostrand (5 aos despus de los BJT). Aunque su fabricacin no fue posible hasta mediados de los aos 80's ..

Tipo de transistores de efecto campo [editar]

Comparativa de las grficas de funcionamiento (curva de entrada o caracterstica I-V y curva de salida) de los diferentes tipos de transistores de efecto de campo El canal de un FET es dopado para producir tanto un semiconductor tipo N o uno tipo P. El drenador y la fuente deben estar dopados de manera contraria al canal en el caso de FETs de modo mejorado, o dopados de manera similar al canal en el caso de FETs en

modo agotamiento. Los transistores de efecto de campo tambin son distinguidos por el mtodo de aislamiento entre el canal y la puerta. Podemos clasificar los transistores de efecto campo segn el mtodo de aislamiento entre el canal y la puerta:

El MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) usa un aislante (normalmente SiO2). El JFET (Junction Field-Effect Transistor) usa una unin p-n El MESFET (Metal-Semiconductor Field Effect Transistor) substituye la unin PN del JFET con una barrera Schottky. En el HEMT (High Electron Mobility Transistor), tambin denominado HFET (heterostructure FET), la banda de material dopada con "huecos" forma el aislante entre la puerta y el cuerpo del transistor. Los MODFET (Modulation-Doped Field Effect Transistor) Los IGBT (Insulated-gate bipolar transistor) es un dispositivo para control de potencia. Son comunmente usados cuando el rango de voltaje drenaje-fuente est entre los 200 a 3000V. Aun as los Power MOSFET todava son los dispositivos ms utilizados en el rango de tensiones drenaje-fuente de 1 a 200V. Los FREDFET es un FET especializado diseado para otorgar una recuperacin ultra rpida del transistor.por eso tenemos lareferencia Los DNAFET es un tipo especializado de FET que acta como biosensor, usando una puerta fabricada de molculas de ADN de una cadena para detectar cadenas de ADN iguales

. La caracterstica de los TFT que los distingue, es que hacen uso del silicio amorfo o del silicio policristalino.

http://proyectosutj.scienceontheweb.net/MOSFEt.htm

Abstract

The JFET is a device unipolar, since in its operation the majority payees intervene only. 2 types of JFET exist: of "channel N" and "of channel P. The physical structure of a JFET (transistor of effect field of union) it consists on a channel of semiconductor type n or p depending on the type of JFET, with contacts ohmics in each end, called source and drean. To the sides of the channel two regions of material semiconductor of different type exist to the channel, connected to each other, forming the door terminal. The channel JFET n this polarized inversely by that that practically any current doesn't enter through the terminal of the door. The channel JFET p, has an inverse structure to that of channel n; being therefore necessary their door polarization also inverse regarding that of channel n. In the symbol of the device, the arrow indicates the sense of direct polarization of the union pn. The current also goes it presents a double dependence the one that is that the drainage current is proportional to the value of you and the width of the channel is proportional to the difference between VGS and VP. As you GO it is limited by the resistance of the channel, as much as adult is VGS - VP, adult will be the width of the channel and bigger the obtained current. For the calculate of the JFET the equation called equation of Shockley it is used Index Terms: Transistor FET.

Introduccin

El estudio de la electrnica contina con el conocimiento de los transistores JFET. Para el caso de los transistores de efecto de campo ms conocidos como JFET la relacin entre las variables de entrada y salida es no lineal debido a la ecuacin de Shockley. Para el clculo de stos se usa el mtodo matemtico, adems tambin se utiliza el mtodo grafico el cual es el ms utilizado. Destacando que la ecuacin mencionada anteriormente es la misma para todas las configuraciones de red del JFET siempre y cuando el dispositivo se encuentre en la regin activa. La red define el nivel de corriente y voltaje asociado con el punto de operacin mediante su propio conjunto de ecuaciones. Este tipo de transistor se lo puede configurar de diferentes formas como son polarizacin con dos fuentes, auto polarizacin; con resistencia de source y sin ella, y polarizacin con dos fuentes. Adems estos transistores FET existen de dos tipos que son de tipo n y p, que en su simbologa se lo reconoce por el signo de la flecha. OBJETIVOS

Disear, comprobar, simular y calcular el funcionamiento de los siguientes circuitos de polarizacin con el transistor FET. Polarizacin con dos fuentes. Auto polarizacin: Con resistencia de source. Sin resistencia de source.

Polarizacin con divisor de tensin. Polarizacin con fuente doble.

Marco terico

3.1 EL TRANSISTOR FET El JFET es un dispositivo unipolar, ya que en su funcionamiento slo intervienen los portadores mayoritarios. Existen 2 tipos de JFET: de "canal N" y "de canal P".

Figura 1: Smbolos de los transistores JFET, canal N y canal P. Al comparar el JFET con el TBJ se aprecia que el drenaje (D) es anlogo al colector, en tanto que el surtidor (S) es anlogo al emisor. Un tercer contacto, la compuerta (G), es anlogo a la base. La estructura fsica de un JFET (transistor de efecto campo de unin) consiste en un canal de semiconductor tipo n o p dependiendo del tipo de JFET, con contactos hmicos (no rectificadores) en cada extremo, llamados FUENTE y DRENADOR. A los lados del canal existen dos regiones de material semiconductor de diferente tipo al canal, conectados entre s, formando el terminal de PUERTA. En el caso del JFET de canal N, la unin puerta canal, se encuentra polarizada en inversa, por lo que prcticamente no entra ninguna corriente a travs del terminal de la puerta. El JFET de canal p, tiene una estructura inversa a la de canal n; siendo por tanto necesaria su polarizacin de puerta tambin inversa respecto al de canal n. Los JFET se utilizan preferiblemente a los MOSFET en circuitos discretos. En el smbolo del dispositivo, la flecha indica el sentido de polarizacin directa de la unin pn. 3.1.1 PRINCIPIO DE OPERACIN DEL JFET (DE CANAL N). En la unin pn, al polarizar en inversa la puerta y el canal, una capa del canal adyacente a la puerta se convierte en no conductora. A esta capa se le llama zona de carga espacial o deplexin. Cuanto mayor es la polarizacin inversa, ms gruesa se hace la zona de deplexin; cuando la zona no conductora ocupa toda la anchura del canal, se llega al corte del canal. A la tensin necesaria para que la zona de deplexin ocupe todo el canal se le llama tensin puerta-fuente de corte (VGSoff Vto). Esta tensin es negativa en los JFET de canal n. En funcionamiento normal del JFET canal n, D es positivo respecto a S. La corriente va de D a S a travs del canal. Como la resistencia del canal depende de la tensin GS, la corriente de drenador se controla por dicha tensin.

Figura 2: Estados del JFET canal N

Zona lineal

Si en la estructura del transistor de canal n se aplica una tensin VDS mayor que cero, aparecer una corriente circulando en el sentido del drenaje al surtidor, corriente que llamaremos ID. El valor de dicha corriente estar limitado por la resistencia del canal N de conduccin. En este caso pueden distinguirse dos situaciones, segn sea VDS grande o pequea en comparacin con VDS. VALORES PEQUEOS DE VOLTAJE VDS. La siguiente figura muestra la situacin cuando se polariza la unin GS una tensin negativa, mientras que se aplica una tensin menor entre D y S. Por la terminal de puerta (G) no circula ms que la corriente de fuga del diodo GS, que en una primera aproximacin podemos considerar despreciable. La corriente ID presenta una doble dependencia:

La corriente ID es directamente proporcional al valor de VDS. La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID est limitada por la resistencia del canal, cuanto mayor sea VGS - VP, mayor ser la anchura del canal y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresin: ID = ( VGS - VP )VDS Por lo tanto en la regin lineal obtenemos una corriente directamente proporcional a VGS y VDS. VALORES ALTOS DE VDS. Para Valores altos de VDS comparables y superiores a VGS, la situacin cambia con respecto al caso anterior. La resistencia del canal se convierte en no lineal, y el JFet pierde su comportamiento hmico. Cuando se aplica un voltaje VDS al canal de 5 volts por ejemplo, ste se distribuye a lo largo del canal, es decir, en las proximidades del terminal D, la tensin ser de 5 volts, pero a medio camino circulante la corriente habr reducido su potencial a la mitad (2,5 V), y en el terminal S el voltaje ser nulo. Por otra parte, si VGS es negativo (-2 V, por ejemplo), la tensin se distribuir uniformemente a lo largo de la zona al no existir ninguna corriente. En las proximidades del terminal S la tensin inversa aplicada es de 2 V, que corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a D esta tensin aumenta: en la

mitad del canal es de 4.5 V y en D alcanza 7 V. La polarizacin inversa aplicada al canal no es constante por lo que la anchura de la zona de deplecin tampoco lo ser. Cuando VDS es pequea, esta diferencia de anchuras no afecta a la conduccin en el canal, pero cuando aumenta, la variacin en la seccin de conduccin hace que la corriente de drenaje sea una funcin no lineal de VDS y que disminuya con respecto a la obtenida sin tener en cuenta este efecto.

Ecuaciones del FET

El desempeo del Transistor de Efecto de Campo (FET) fue propuesto por W. Shockley, en 1952. De ah el nombre que rige la ecuacin de este tipo de transistores; la llamada "ECUACIN DE SHOCKLEY". ID = IDSS = VGS = VP = Corriente de Drenaje Corriente de Drenaje de Saturacin Voltaje Puerta-Fuente Voltaje de ruptura o Pinch Voltage.

Id=Idss1-VGSVp2

Figura 3. Recta de carga 3.1.3 CURVAS CARACTERSTICAS DEL TRANSISTOR DE EFECTO DE CAMPO.

Figura 4. Zona de funcionamiento del FET LISTA DE MATERIALES.

Materiales PRECIO

5 Transistores FET MPF 102

$ 2.50

12 Resistencias

$ 0.36

total

$ 2.86

Tabla 1. Presupuesto CLCULOS.

Polarizacin con dos fuentes.

Figura 5. Polarizacin con dos fuentes DATOS:

Auto polarizacin: Con resistencia de source.

Figura 6. Polarizacin con resistencia de source DATOS:

Sin resistencia de source.

Figura 7. Polarizacin sin resistencia de source. DATOS

Polarizacin con divisor de tensin.

Figura 8. Polarizacin con divisor de tensin DATOS

Polarizacin con fuente doble.

Figura 9. Polarizacin con doble fuente. DATOS

SIMULACIONES En los anexos seccin 11 ANLISIS DE DATOS

Polarizacin con dos fuentes

Medidos Simulados Calculados

VDD

12.01 V

12 V

12 V

VDS

5.68 V

5.97 V

6V

VGS

-0.75 V

-0.73 V

-0.73 V

VRD

6.3 V

6.02 V

6V

ID

3.72 mA

3.54 mA

3.5 mA

Tabla 2. Datos medidos (polarizacin con dos fuentes)

Grafica 1. Relacin entre VDS medido, simulado y calculado

Grafica 2. Relacin entre ID medido, simulado y calculado

Auto polarizacin Con resistencia de source

Medidos Simulados Calculados

VDD

12.02 V

12 V

12 V

VDS

5.99 V

5.93 V

6V

VGS

-1.04 V

-0.95 V

-1 V

ID

7.59 mA

7.99 mA

7.74 mA

Tabla 3. Datos medidos (auto polarizacin con resistencia de source)

Grafica 3. Relacin entre VDS medido, simulado y calculado

Grafica 4. Relacin entre ID medido, simulado y calculado

Sin resistencia de source

Medidos Simulados Calculados

VDD

11.99 V

12 V

12 V

VDS

6.01 V

6.18 V

6V

VGS

0V

0V

0V

VRD

5.98 V

6.17 V

6V

ID

13.35 mA

13.4 mA

13 mA

Tabla 4. Datos medidos (auto polarizacin sin resistencia de source)

Grafica 5. Relacin entre VDS medido, simulado y calculado

Grafica 6. Relacin entre ID medido, simulado y calculado

Con divisor de tensin

Medidos Simulados Calculados

VDD

19.83 V

20 V

20 V

VDS

10.08 V

10.09 V

10 V

VGS

-0.69 V

-0.53 V

-0.58 V

ID

3 mA

2.98 mA

3 mA

Tabla 5. Datos medidos (con divisor de tensin)

Grafica 7. Relacin entre VDS medido, simulado y calculado

Grafica 8. Relacin entre ID medido, simulado y calculado

Doble fuente
Medidos Simulados Calculados

VDD

11.98 V

12 V

12 V

VDS

4.31 V

4.45 V

4V

VGS

-0.74 V

-0.8 V

-1 V

VSS

-4 V

-4 V

-4 V

ID

2.63 mA

2.55 mA

2.65 mA

Tabla 6. Datos medidos (doble fuente)

Grafica 9. Relacin entre VDS medido, simulado y calculado

Grafica 10. Relacin entre ID medido, simulado y calculado Anlisis: al tratar de resolver los circuitos con el transistor FET tuvimos que valernos de resoluciones de ecuaciones para tratar de resolverlos, as como tambin la imposicin de algunos datos para facilitar los clculos. Los parmetros fueron tomados de la gua de uso que viene con el FET y tuvimos que tomar esos datos de los rangos indicados. Tambin cabe decir que si el punto de trabajo debe estar a la mitad el valor de VDS debe ser VDD/2, para trabajar a la mitad de la recta de carga.

Conclusiones

Los valores medidos se asemejan a los calculados y simulados, solo con un pequeo margen de error debido a las resistencias o a las caractersticas del FET. (Seccin 7-Analsis de Datos). Se pudo comprobar que la corriente de drain que depende del voltaje gate source, obedece casi exactamente a la ecuacin de shockley. Id=Idss1-VGSVp2 Se puede observar que la curva caracterstica a la salida del FET es muy similar a la de un BJT. (Anexos 11.1) Puedo decir que para que las mediciones de esta prctica sean aceptables y tengan el menor nmero de errores en las mismas con respecto a los clculos tuvimos que ajustar las resistencias lo ms posible a las calculadas teniendo en algunos casos que poner las resistencias en serie o en paralelo ya que los valores de las mismas si se alejaban mucho cambian los valores de corriente y voltaje a rangos que no son aceptables; es decir que para el Transistor FET funcione correctamente las resistencias deben ser lo ms exactas posibles. Los valores de los JFET pueden ser diferentes aunque sean del mismo tipo por lo que primero tuvimos que obtener los valores reales de Vp y de IDSS. (Seccin 5-calculos-datos) CONCLUSIONS The measured values resemble each other to those calculated and feigned, alone with a small error margin due to the resistances or to the characteristics of FET. (Section 7-Analsis of Data). It could be proven that the drain current that depends on the voltage gate source, obeys the shockley equation almost exactly. Id=Idss1-VGSVp2 One can observe that the characteristic curve to the exit of FET is very similar to that of a BJT. (Annexes 11.1) I can say that so that the mensurations of this practice are acceptable and have the smallest number of errors in the same ones with regard to the calculations we had to adjust the resistances the most possible thing to those calculated having in some cases that to put the resistances in series or in parallel since the values of the same ones if they went away a lot they change the current values and voltage to ranges that are not acceptable; that is to say that for the Transistor FET works the resistances correctly they should be the most exact possible. The values of JFET can be different although they are of the same type for that that first we had to obtain the real values of Vp and of IDSS. (Section 5-calculation-data)

Recomendaciones

Se recomienda utilizar el respectivo datasheet de los FET para verificar sus caractersticas. Se recomienda calcular con el IDSS y el Vp real, para que los clculos sean ms exactos.

Referencias

[1]http://www.worldlingo.com/ma/enwiki/es/Bayesian_probability [2] http://arantxa.ii.uam.es/~jmoreno/razonamiento/tevidencia.htm

[3] http://www.eumed.net/libros/2008b/405/El%20concepto%20de%20probabilidad%20sub jetiva.htm [4] http://www.uaq.mx/matematicas/estadisticas/xu4.html

Anexos
Con dos fuentes.

SIMULACIONES

Figura 10. Simulacin con Polarizacin con dos fuentes.

Tabla 7. Simulaciones-Configuracin con 2 fuentes

Figura 11. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 12. Recta de carga salida x=VDS (V) y=ID (mA)

Auto polarizacin. Con resistencia de source.

Figura 13. Simulacin con Polarizacin con resistencia de source.

Tabla 8. Simulaciones-Configuracin con resistencia de source

Figura 14. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 15. Recta de carga salida x=VDS (V) y=ID (mA)

Sin resistencia de source.

Figura 16. Simulacin con Polarizacin sin resistencia de source.

Tabla 9. Simulaciones-Configuracin sin resistencia de source

Figura 17. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 18. Recta de carga salida x=VDS (V) y=ID (mA)

Con divisor de tensin.

Figura 19. Simulacin de Polarizacin con divisor de tensin.

Tabla 10. Simulaciones-Configuracin con divisor de tensin

Figura 20. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 21. Recta de carga salida x=VDS (V) y=ID (mA)

Con doble fuente.

Figura 22. Simulacin de Polarizacin a doble fuente.

Tabla 11. Simulaciones-Configuracin con doble fuente

Figura 23. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 24. Recta de carga salida x=VDS (V) y=ID (mA)

Un JFET no puede competir con un transistor bipolar en la mayoria de las aplicaciones de amplificacion. Pero sus caracteristicas especiales lo hacen apropiado para aplicaciones especiales. En esta seccion estudiaremos algunas aplicaciones en las cuales las propiedades del JFET proporcionan una ventaja evidente sobre el transistor bipolar. Multiplexacion Multiplex significa "muchos en uno". La Figura 13-27 muestra un multiplexador analogico, un circuito que conduce una de las seales de entrada a la linea de salida. Cada JFET actua como un interruptor serie. Las seales de control (V1, V2 y V3) conmutan los JFET de corte a saturacion. Cuando son mas negativas que VGS(off), todas las seales de entrada estan bloqueadas. Al igualar a cero alguna tension de control, podemos transmitir una de las entradas a la salida. Por ejemplo, si V1 es alta y las otras son bajas, tenemos una salida sinusoidal. Si V2 es alta y las otras son bajas, obtenemos una salida triangular. Cuando V3 es alta y las otras son bajas, tenemos una onda cuadrada en la salida. Generalmente, solo una de las seales de control es alta; esto nos asegura que solo llega una seal a la salida. Muestreadores JFET Podemos construir un amplificador de acoplamiento directo eliminando los condensadores de acoplo y de desacoplo y conectando la salida de cada etapa directamente a la entrada de la siguiente. De esta forma, la corriente continua y la alterna estan acopladas. Los circuitos que pueden amplificar las seales de continua se denominan amplificadores de continua. La principal desventaja de un acoplamiento directo es la deriva (en ingles, drift), un desplazamiento en la tension de salida final producido por variaciones de la alimentacion, el transistor o la temperatura.

La Figura 13-28a muestra un procedimiento para superar el problema de la deriva que se produce por el acoplamiento directo. En lugar de usar un acoplamiento directo, utilizamos un muestreador JFET para convertir la tension continua de entrada en una onda cuadrada. El valor de pico de esta onda cuadrada es igual a Vdc. Debido a que la onda cuadrada es una seal alterna, podemos utilizar un amplificador de alterna convencional, uno con condensadores de acoplo entre las etapas. La salida amplificada puede entonces ser detectada por su pico para recuperar la seal continua amplificada. El amplificador muestreador puede amplificar pequeas seales de alterna, asi como seales de continua. Si la entrada es una seal alterna de baja frecuencia, se obtiene la forma de onda que aparece en la Figura 13-28b. Esta seal muestreada puede ahora ser amplificada por un amplificador de alterna que es libre de deriva. La seal amplificada puede entonces aplicarse a un detector de pico para recuperar la seal de entrada original.

Amplificador de aislamiento La Figura 13-29 muestra un amplificador de aislamiento (buffer), una etapa intermedia que aisla la anterior de la posterior. En teoria, un amplificador de aislamiento debe tener una impedancia de entrada alta. Si asi sucede, casi toda la tension Thevenin de la etapa A aparece en la entrada del amplificador de aislamiento. Este debe tener tambien una impedancia de salida pequea, para asegurar asi que toda su tension de salida alcance la entrada de la etapa B. El seguidor de fuente es un excelente amplificador de aislamiento debido a su alta impedancia de entrada (del orden de megaohmios a frecuencias bajas) y su pequea impedancia de salida (cientos de ohmios es lo tipico). La alta impedancia significa una pequea carga para la etapa precedente. La impedancia de salida pequea implica que el amplificador de aislamiento puede estimular a cargas elevadas (pequeas resistencias de carga).

Amplificadores de bajo ruido: El ruido es una perturbacion no deseada superpuesta sobre una seal util. El ruido interfiere en la informacion que contiene la seal; cuanto mas ruido, menor informacion. Por ejemplo, el ruido en receptores de television produce pequeos puntos blancos o negros en la imagen. Un ruido muy denso puede eliminarla. De forma similar, el ruido en receptores de radio produce interferencias y silbidos, lo que algunas veces encubre completamente la voz o la musica. El ruido es independiente de la seal, al existir aun cuando la seal no este presente. El JFET es un excelente dispositivo de bajo ruido, ya que introduce mucho menos que un dispositivo bipolar. Este hecho es especialmente importante en las primeras etapas de los receptores y otros equipos electronicos debido a que las etapas siguientes amplifican el ruido ademas de la seal. Si utilizamos un amplificador JFET en la primera etapa, tenemos menos ruido amplificado en la salida final. Otros circuitos introducidos cerca de la etapa de salida de los receptores son mezcladores

de frecuencia y osciladores. Un mezclador de frecuencia es un circuito que transforma una frecuencia alta a otra baja. Un oscilador es un circuito que genera una seal de corriente alterna. Los JFET se usan frecuentemente como amplificadores de VHF/UHF, mezcladores y osciladores. VHF quiere decir "frecuencias muy altas" (Very High Frequencies) (de 30 a 300 MHz), y UHF, "frecuenciaS esxtremadamente altas" (Ultra High Frequencies) (de 300 a 3.000 MHz). Resistencia controlada por tension: Cuando un JFET funciona en la zona Ohmica, normalmente VGS = 0 para asegurarnos una saturacion fuerte. Pero esto es una excepcion. Es posible hacer funcionar un JFET en la zona ohmica con valores de VGS entre 0 y Vgs(off). En este caso, el JFET se comportara como una resistencia controlada por tension. En la Figura 13-30 se muestran las curvas de salida de un 2N5951 cerca del origen con Vds menor de 100 mV. En esta zona, la resistencia rd, para pequea seal se define como la relacion entre la tension de drenador y la corriente de drenador: En la Figura 13-30 puede ver que rds depende de que curva usemos para Vgs. Para VGS = 0, rds es minima e igual a Rds. Segun Vgs se va haciendo mas negativa, rds aumenta y se hace mayor que RDs. Por ejemplo, cuando VGs = 0 en la Figura 13-30, podemos calcular:

Con estos resultados podemos constatar que un JFET que funciona en la zona ohmica actua como una resistencia controlada por tension. Recuerde que un JFET es un dispositivo simetrico para frecuencias bajas, con lo que cada extremo puede funcionar como fuente o drenador indistintamente. Es por esto por lo que las curvas de salida en la Figura 13-30 se extienden a ambos lados del origen. Esto significa que un JFET se puede usar como una resistencia controlada por tension para seales alternas pequeas, generalmente aquellas con tensiones pico a pico menores de 200 mV. Cuando se usa de esta forma, el JFET no necesita una tension de drenador continua de alimentacion, ya que es proporcionada por la pequea seal de entrada. La Figura 13-31a muestra un circuito paralelo donde el JFET funciona como resistencia controlada por tension. Este circuito es identico al interruptor paralelo JFET visto anteriomente. La diferencia esta en que VGS no oscila entre 0 y una tensi6n negativa alta. Sin embargo, Vgs puede variar continuamente, esto es, puede tener cualquier valor entre 0 y VGs(off). De esta forma, VGs controla la resistencia del JFET, cambiando el valor de pico de

la tension de salida. La Figura 13-31b es un circuito serie con un JFET funcionando como resistencia controlada por tension. La idea basica es la misma. Cuando cambia Vgs cambia la resistencia para alterna del JFET, cambiando el valor de pico de la tension de salida. Como se calculo anteriormente, cuando Vgs = 0 V, el 2N5951 tiene una resistencia para pequea seal de:

Control automatico de ganancia: Cuando un receptor pasa de sintonizar una emisora con seal debil a una emisora con seal fuerte, el altavoz producira un sonido muy intenso a menos que el volumen se reduzca inmediatamente. El volumen puede variar tambien debido a un desvanecimiento, una

variacion en la intensidad de la seal causada por un cambio electrico en la trayectoria entre las antenas de recepcion y transmision. Para evitar cambios no deseados en el volumen, la mayoria de los receptores utilizan el control automatico de ganancia (CAG). La Figura 13-32 presenta la idea basica de un CAG. Una seal de entrada Vin atraviesa un JFET funcionando como una resistencia controlada por tension. La seal es amplificada y da como resultado una seal de salida vout. Esta seal de salida realimenta un detector de picos. La salida de este detector de picos proporciona la tension Vgs al JFET. Si la seal de entrada aumenta en un valor grande repentinamente, la tension de salida aumentara. Debido a esto, llegara un pico grande de tension negativa al detector de picos. Como Vgs es mas negativa, el JFET aumenta su resistencia ohmica, lo que reduce la seal que entra en el amplificador y, consecuentemente, la de salida. Por otra parte, si la seal de salida disminuye, la salida disminuye y el detector de picos produce una salida menor. Como VGS es menos negativa, el JFET aumenta la tension en la entrada del amplificador, lo que aumenta la salida final. Como vemos, el efecto que produce cualquier cambio repentino en la seal de entrada es compensado o, al menos, reducido por la accion del CAG.