LGICA DIGITAL

SEMANA 1: Seal Analgica: Consiste en representar la informacin de forma que admita cualquiera valor dentro del rango definido para la seal, en cualquier instante de tiempo. Seal Digital: Consiste en representar la informacin de forma que admita un conjunto de valores discretos en unos instantes de tiempo determinado. Los sistemas digitales pueden ser de 2 tipos:

* Combinacionales: Son aquellos en los que la salida del sistema slo depende de la entrada presente. * Secuenciales: La salida depende de la entrada actual y de las entradas anteriores. Esta clase de sistemas necesita elementos de memoria que almacenen informacin del sistema previa a la actual. Sistema de Numeracin: Sistema Binario: El sistema binario es aquel que numera empleando slo ceros (0) y unos (1). Esto quiere decir que, en el marco de estos sistemas, cualquier cifra puede expresarse a partir de estos nmeros. Este sistema es utilizado por las computadoras u ordenadores, que funcionan con un par de voltajes diferentes y que atribuyen el 0 al apagado y el 1 al encendido Sistema Octal: Sistema de numeracion que utiliza 8 digitos al momento de codificar un numero en el computador. Es un sistema numrico en base 8 y utiliza los dgitos 0 a 7. El sistema de numeracin octal es tambin muy usado en la computacin por tener una base que es potencia exacta de 2 o de la numeracin binaria. Esta caracterstica hace que la conversin a binario o viceversa sea bastante simple. El sistema octal usa 8 dgitos (0,1,2,3,4,5,6,7) y tienen el mismo valor que en el sistema de numeracin decimal. Sistema Hexadecimal: Sistema numrico en base 16, esto significa que contiene 16 smbolos nicos para representar datos: los nmeros del 0 al 9 y las letras de la A.a la F. Este sistema es til porque puede representar cada byte (8 bits)

con dos dgitos hexadecimales consecutivos. Esto permite a las personas leer nmeros hexadecimales ms fcilmente que los nmeros binarios.

Compuertas Lgicas:

Compuerta Lgica AND ( 7408 ): La puerta lgica Y, ms conocida por su nombre en ingls AND ( ), realiza la funcin booleana de producto lgico. Su smbolo es un punto (), aunque se suele omitir. As, el producto lgico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B.

La ecuacin caracterstica que describe el comportamiento de la puerta AND es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta AND Entrada Entrada Salida

0 0 1 1

0 1 0 1

0 0 0 1

Compuerta Lgica: NOT ( 7404 ): La puerta lgica NO (NOT en ingls) realiza la funcin booleana de inversin o negacin de una variable lgica. Una variable lgica A a la cual se le aplica la negacin se pronuncia como "no A" o "A negada".

La ecuacin caracterstica que describe el comportamiento de la puerta NOT es: Tabla de verdad puerta NOT Entrada 0 1 Salida 1 0

Su tabla de verdad es la siguiente:

Compuerta Lgica OR ( 7432 ): La puerta lgica O, ms conocida por su nombre en ingls OR ( ), realiza la operacin de suma lgica.

La ecuacin caracterstica que describe el comportamiento de la puerta OR es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta OR Entrada Entrada Salida

0 0 1 1

0 1 0 1

0 1 1 1

Podemos definir la puerta O como aquella que proporciona a su salida un 1 lgico si al menos una de sus entradas est a 1.

Compuerta Lgica NAND ( 7400 ): La puerta lgica NO-Y, ms conocida por su nombre en ingls NAND, realiza la operacin de producto lgico negado. En la figura de la derecha pueden observarse sus smbolos en electrnica.

La ecuacin caracterstica que describe el comportamiento de la puerta NAND es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta NAND Entrada Entrada Salida

0 0 1 1

0 1 0 1

1 1 1 0

Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lgico nicamente cuando todas sus entradas estn a 1.

Compuerta Lgica XOR ( 7486 ): La puerta lgica ORexclusiva, ms conocida por su nombre en ingls XOR, realiza la funcin booleana A'B+AB'.

Su smbolo es el ms (+) inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica.

La ecuacin caracterstica que describe el comportamiento de la puerta XOR es:

| Su tabla de verdad es la siguiente:

Tabla de verdad puerta XOR Entrada Entrada Salida

0 0 1 1

0 1 0 1

0 1 1 0

Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor. Si la puerta tuviese tres o ms entradas , la XOR tomara la funcin de suma de paridad, cuenta el nmero de unos a la entrada y si son un nmero impar, pone un 1 a la salida, para que el nmero de unos pase a ser par. Esto es as porque la operacin XOR es asociativa, para tres entradas escribiramos: a (b c) o bien (a b) c. Su tabla de verdad sera:

XOR de tres entradas Entrada Entrada Entrada Salida

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

Compuerta Lgica NOR ( 7202 ): La puerta lgica NO-O, ms conocida por su nombre en ingls NOR, realiza la operacin de suma lgica negada. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta NOR es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta NOR Entrada Entrada Salida

0 0 1 1

0 1 0 1

1 0 0 0

Podemos definir la puerta NO-O como aquella que proporciona a su salida un 1 lgico slo cuando todas sus entradas estn a 0. La puerta lgica NOR constituye un conjunto completo de operadores. Compuerta Lgica XNOR: La puerta lgica equivalencia, realiza la funcin booleana AB+~A~B. Su smbolo es un punto () inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacincaracterstica que describe el comportamiento de la puerta XNOR es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta XNOR Entrada Entrada Salida

0 0 1 1

0 1 0 1

1 0 0 1

Se puede definir esta puerta como aquella que proporciona un 1 lgico, slo si las dos entradas son iguales, esto es, 0 y 0 1 y 1 (2 encendidos o 2 apagados). Slo es verdadero si ambos componentes tiene el mismo valor lgico Compuerta Lgica Si o Buffer: La puerta lgica S, realiza la funcin booleana igualdad. En la prctica se suele utilizar como amplificador de corriente o como seguidor de tensin, para adaptar impedancias (buffer en ingls). La ecuacin caracterstica que describe el comportamiento de la puerta S es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta SI Entrada 0 1 Salida 0 1

SEMANA 2: Esquema Elctrico usando Interruptores: Un interruptor elctrico es en su acepcin ms bsica un dispositivo que permite desviar o interrumpir el curso de una corriente elctrica. En el mundo moderno sus tipos y aplicaciones son innumerables, van desde un simple interruptor que apaga o enciende un bombillo, hasta un complicado selector de transferencia automtico de mltiples capas controlado por computadora. lgebra de Boole ( Teoremas Booleanos ): El lgebra booleana es un sistema matemtico deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario " " definido en este juego de valores acepta un par de entradas y produce un solo valor booleano, por ejemplo, el operador booleano AND acepta dos entradas booleanas y produce una sola salida booleana. Para cualquier sistema algebraico existen una serie de postulados iniciales, de aqu se pueden deducir reglas adicionales, teoremas y

otras propiedades del sistema, el lgebra booleana a menudo emplea los siguientes postulados: Cerrado. El sistema booleano se considera cerrado con respecto a un operador binario si para cada par de valores booleanos se produce un solo resultado booleano. Conmutativo. Se dice que un operador binario " " es conmutativo si A B = B A para todos los posibles valores de A y B. Asociativo. Se dice que un operador binario " " es asociativo si (A B) C = A (B C) para todos los valores booleanos A, B, y C. Distributivo. Dos operadores binarios " " y " % " son distributivos si A (B % C) = (A B) % (A C) para todos los valores booleanos A, B, y C. Identidad. Un valor booleano I se dice que es un elemento de identidad con respecto a un operador binario " " si A I = A. Inverso. Un valor booleano I es un elemento inverso con respecto a un operador booleano " " si A I = B, y B es diferente de A, es decir, B es el valor opuesto de A.

Compuertas universales: NAND, NOR: La puerta lgica NO-Y, ms conocida por su nombre en ingls NAND, realiza la operacin de producto lgico negado. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta NAND es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta NAND Entrada Entrada Salida

0 0 1 1

0 1 0 1

1 1 1 0

Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lgico nicamente cuando todas sus entradas estn a 1.

Compuerta Lgica NOR: La puerta lgica NO-O, ms conocida por su nombre en ingls NOR, realiza la operacin de suma lgica negada. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta NOR es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta NOR Entrada Entrada Salida

0 0 1 1

0 1 0 1

1 0 0 0

Min Trminos ( Suma de Productos ):

Cuando se comienza un problema de diseo lgico, lo normal es construir primero una tabla de verdad, que detalle la operacin exacta del circuito digital. Considerar la tabla de verdad 2, que contiene las variables C, B y y A. Observar que slo dos combinaciones de variables generan una salida 1. Estas combinaciones se muestran en la lineas octava y segunda (sombreadas) de la tabla de verdad. La linea 2 se lee una entrada no C Y (AND) una entrada no B Y (AND) una entrada A generan una salida I . Esto se muestra en la parte derecha de la linea 2 con la expresin booleana CBA. La otra combinacin de variables que genera un 1 se muestra en la linea 8 de la tabla de verdad. La linea 8 se lee una entrada C Y (AND) una entrada B Y (AND) una entrada A generan una salida 1. La expresin booleana de la linea 8 aparece a la derecha y es C B A. Estas dos posible combinaciones se relacionan mediante el operador OR para formar la expresin booleana completa de la tabla de verdad, que se muestra en la tabla 2, como C B A + CB A = Y. Esta expresin, a veces, se denomina forma en suma de productos de la expresin booleana. Los ingenieros tambin llaman a esta forma, forma de minterms. Esta expresin puede traducirse al patrn AND-OR de puertas lgicas. El diagrama lgico de la Figura 5.3.c realiza la lgica descrita por la expresin booleana C B A + C B A = Y , y genera la tabla de verdad 2.

Figura 3: Circuito lgico equivalente AND-OR ENTRADAS SALIDAS

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

Y 0 1 0 0 0 0 0 1 CBA CBA

CBA + CBA = Y El procedimiento tpico que se sigue en el trabajo de diseo lgico consiste en construir primero una tabla de verdad. A continuacin, determinar una expresin booleana en forma de minterms a partir de la tabla de verdad. Finalmente, dibujar el circuito lgico ANDOR a partir de la expresin booleana en minterms. Tabla 2: Expresin booleana

Max Trminos ( productos de suma )

Es aquella constituida exclusivamente por trminos cannicos sumas

(maxterminos) multiplicados que aparecen una sola vez. Por ejemplo F(X,Y,Z) = ( X + Y + Z ) ( X + Y + Z ) ( X + Y + Z ) Anlogamente al caso anterior, podemos simplificar la expresin de la funcin, indicando los maxterminos. Sin embargo, en este caso se hace al contrario de antes. A cada maxtermino se le asocia un numero binario de n bits resultante de considerar como 1 las variables complementadas y como 0 las variables no complementadas. As por ejemplo el maxtermino xbarra.gif (863 bytes)' + Y + Z corresponde a combinacin X=1, Y=0, Z=0 que representa el numero binario 100, cuyo valor decimal es 4. A este maxtermino lo identificaremos entonces como M4. De esta forma, la funcin: F(X,Y,Z) = ( X + Y + Z ) ( X + Y + Z ) ( X + Y + Z) se puede expresar como: F(X,YZ) = product.gif (95 bytes)M(0,2,3) que quiere decir el producto de los maxterminos 0,2,3.

MAPAS DE KARNAUGH:

Los mapas de Karnaugh constituyen un mtodo sencillo y apropiado para la minimizacin de funciones lgicas. El tamao del mapa depende depende del numero de variables, y el mtodo de minimizacin es efectivo para expresiones de hasta 6 variables.

Mapas de Karnaugh de 2 variables:

Sea f una funcin de 2 variables f (A,B) Para elaborar el mapa de Karnaugh tendremos 22 = 4 combinaciones. En la figura se muestra la tabla de verdad con la lista de los mintrminos y el lugar que ocupa cada uno de ellos en un mapa.

Una manera mas sencilla de representar el mintrmino en la casilla correspondiente es sealando su valor decimal. Por ejemplo la combinacin A=1 y B=1 es el termino AB cuyo valor binario es 11 y que convertido a decimal da 3. (Mintrmino m3).

Mapas de Karnaugh De 3 variables:

Sea f una funcin de 3 variables:f (A,B,C) Para elaborar el mapa de Karnaugh tendremos 23 = 8 combinaciones. Al igual que antes cada casilla del mapa corresponde a un mintmino de la tabla de verdad. Es importante colocar las variables en el orden indicado de mas significativo a menos significativo (A, B, C), de otra forma el valor decimal de las casilla sera diferente.

CUIDADO: Note que en las columnas AB no se sigue el orden progresivo de valores, 00, 01, 10, 11 sino 00, 01,11,10. Esto es muy importante, ya que el proceso de minimizacin depende de la ubicacin de las casillas en el mdk. Esto se hace para que entre una casilla y otra, en forma horizontal o vertical solo cambie una variable, lo que llamamos ADYACENCIA LOGICA. Por ejemplo la casilla 2 (010) es adyacente a las casillas 0 (000)(cambia B), a la 3 (011)(cambia C) y a la 6 (110)(cambia A). Cuales son las casillas adyacentes a la casilla 4? Note que adems de la 6 y la 5 tambin es adyacente a la 0 ( entre 100 (4) y 000 (0) cambia A)

Mapas de Karnaugh de 4 variables:

Sea f una funcin de 4 variables:f (A,B,C,D) Para elaborar el mapa de Karnaugh tendremos 24 = 16 combinaciones. Siguiendo el mismo procedimiento que para la funcin de 3 variables obtenemos el mapa que se muestra en la figura. Note el orden en que se colocan las variables A, B,C y mas significativo a menos significativo. Tambin como antes para las columnas AB, las filas CD siguen el orden 00, 01, 11, 00 para que haya adyacencia lgica

Mapas de Karnaugh de 5 variables:

Sea f una funcin de 5 variables:f (A,B,C,D,E) Para elaborar el mdk tendremos 25 = 32 combinaciones. Note que ahora una casilla, adems de ser adyacente en forma horizontal o vertical, es adyacente a la casilla que ocupa la misma posicin en el cuadrado cercano. Por ejemplo la casilla 15(01111) es adyacente al las casillas 13, 7, 14, 11 y a la 31(1111) Esto porque cambia una sola variable entre una casilla y otra.

Mapas de Karnaugh de 6 variables:

Sea f una funcin de 6 variables:f (A,B,C,D,E,F) Para elaborar el mdk tendremos 26 = 64 combinaciones. Note que ahora una casilla, adems de ser adyacente en forma horizontal o vertical, es adyacente a la casilla que ocupa la misma posicin en el cuadrado cercano horizontal y en el cuadrado cercano vertical. Por ejemplo la casilla 10 (001010) es adyacente a las casillas 11(001011), 14(001110), 8(001000), 2(000010) y a las casillas 26(011010) y 42 (101010)

SEMANA 3: Cdigos Numricos: Sirven para representar nmeros con fines de procesamiento y almacenamiento. Los nmeros de punto fijo y de punto flotante son ejemplos de estos cdigos.

Nmeros de punto fijo. Se utilizan para representar tanto enteros con signo como fracciones con signo. En ambos casos se usan los mismos sistemas de magnitud y signos de complemento a dos o de complemento a uno para representar los valores con signo. Los enteros de punto fijo tienen un punto binario implcito a la derecha del bit menos significativo; las fracciones de punto fijo tienen un punto binario implcito entre el bit de signo y el bit ms significativo.

Nmeros de punto flotante. Un nmero de punto flotante es un nmero N que se escribe como, N = M rE donde M, la mantisa, es un nmero de punto fijo que contiene los dgitos significativos de N y E, el exponente o caracterstica, es un entero de punto fijo. Al deducir la representacin de un nmero de punto flotante, la mantisa y la caracterstica se codifican por separado. La base es implcita y no se incluye en la representacin. La mantisa, muchas veces, se codifica con magnitud y signo, por lo general como una fraccin.

Representaciones con exceso o sesgadas. Una representacin con exceso K de un cdigo C se forma sumando el valor K a cada palabra del cdigo C. Las representaciones con exceso se utilizan a menudo para representar los exponentes de los nmeros de punto flotante.

La representacin con exceso 8 de la tabla siguiente, se obtiene al sumar (1000)2 al cdigo de 4 bits.

Decimal 7 6 5 4 3 2 1 0

Representacin binaria 0111 0110 0101 0100 0011 0010 0001 0000

Exceso 8 1111 1110 1101 1100 1011 1010 1001 1000

Cdigo Decimal Codificado en Binario (BCD). Sirve para representar los dgitos decimales del 0 al 9 y es un ejemplo de un cdigo ponderado, es decir, cada posicin de bit en el cdigo tiene un valor o peso numrico fijo asociado a ella.

Este cdigo asigna una representacin binaria sin signo de 4 bits a cada dgito entre 0 y 9, no usndose las palabras del cdigo entre 1010 y 1111.

La conversin entre las representaciones BCD y decimal se puede llevar a cabo simplemente sustituyendo 4 dgitos BCD por cada dgito decimal y viceversa. Sin embargo, en la prctica se suelen agrupar dos dgitos BCD en un byte de 8 bits, que por tanto puede representar cualquier

valor

comprendido

entre

99.

Ejemplo: Codificar el nmero N = (9750)10 en BCD.

Despus se concatenan los cdigos individuales para obtener N = (1001011101010000) El cdigo BCD se puede utilizar en operaciones aritmticas. La suma es la ms importante de estas operaciones, ya que las otras tres se pueden llevar a cabo utilizando la suma. Para sumar dos nmeros en formato BCD se siguen los siguientes pasos: Se suman utilizando las reglas de la suma binaria. Si una suma de cuatro bits es igual o menor que 9, es un nmero BCD vlido. Si una suma de 4 bits es mayor que 9, o si se genera un acarreo en el grupo de 4 bits, el resultado no es vlido. En este caso, se suma 6 (0110) al grupo de 4 bits para saltar as los 6 estados no vlidos y pasar al cdigo BCD. Si se genera un acarreo al sumar 6, ste se suma al grupo de 4 bits siguiente.

Cdigo ASCII. Es el cdigo de caracteres ms utilizado en las aplicaciones de cmputo. Por sus siglas en ingles se llama Cdigo estndar americano para intercambio de informacin.

En general, una cadena de bits puede representar cualquier carcter, numrico o no. Dado que la mayora de los procesadores de datos incluyen texto, los caracteres que se usan mas frecuentemente forman

parte de un alfabeto, que se representa en el computador con una cadena de bits particular. En este cdigo, cada carcter se representa con una cadena de 7 bits. Este cdigo codifica 128 caracteres diferentes, incluyendo maysculas y minsculas, nmeros, algunos signos de puntuacin, y una serie de caracteres de control. Cada una de las palabras del cdigo ASCII suele almacenar en un byte, que incluye un bit de paridad extra que se usa para deteccin de errores. Cdigo Gray. Un cdigo cclico se puede definir como cualquier cdigo en el que, para cualquier palabra de cdigo, un corrimiento circular produce otra palabra del cdigo. El cdigo Gray es uno de los tipos ms comunes de cdigos cclicos y tiene la caracterstica de que las palabras de cdigo para dos nmeros consecutivos difieren slo en un bit. Es decir, la distancia entre las dos palabras de cdigo es 1. En general la distancia entre dos palabras de cdigo binario es igual al nmero de bits en que difieren las dos palabras.

Para la conversin de cdigo binario a cdigo gray se siguen los siguientes pasos: El bit ms significativo en el cdigo gray, es el mismo de cdigo binario. Yendo de izquierda a derecha, sumar cada par adyacente de los bits en cdigo binario para obtener el siguiente bit en cdigo gray. Se descartan los acarreos. Para convertir de cdigo gray a binario, se siguen los pasos siguientes: El bit ms significativo en cdigo binario, es el mismo que el correspondiente bit en cdigo gray.

A cada bit del cdigo binario generado, se le suma el bit en cdigo gray de la siguiente posicin adyacente. Se descartan los acarreos. Ejemplo: Defina un cdigo Gray para codificar los nmeros decimales del 0 al 15.

Solucin. Se necesitan cuatro bits para representar todos los nmeros, y podemos construir el cdigo necesario asignando al bit i de la palabra de cdigo el valor 0 s los bits i e i + 1 del nmero binario correspondientes son iguales, y 1 en caso contrario. El bit ms significativo del nmero siempre se debe comparar con 0 al utilizar esta tcnica. El cdigo resultante es:

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13

Binario 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101

Gray 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011

14 15 -

1110 1111

1001 1000

Circuitos Conversores de Cdigo: La disponibilidad de una gran variedad de cdigos para los mismos elementos discretos de informacin da como resultados el uso de cdigos diferentes para distintos sistemas digitales. Es necesario, en ocasiones, usar la salida de un sistema como entrada de otro, por lo que debe utilizarse un circuito de conversin entre los dos sistemas, si cada uno usa diferentes cdigos para la misma informacin. De esta forma un conversor de cdigo es un circuito que hace compatibles dos sistemas a pesar de que ambos tengan diferente cdigo binario.

Circuitos Sumadores: UN SUMADOR ES UN CIRCUITO QUE REALIZA LA SUMA

ARITMTICA DE DOS PALABRAS BINARIAS. LA SUMA DE NMEROS BINARIOS DE n BITS NOS DA UN NMERO BINARIO DE n+1 BITS. UN SUMADOR DE DOS BITS DEBER TENER 2 ENTRADAS Y TRES SALIDAS. A ESTE BIT MS SIGNIFICATIVO EN LA SALIDA SE LE CONOCE COMO EL ACARREO. UN DISPOSITIVO QUE REALICE ESTA OPERACIN SE DENOMINA MEDIO SUMADOR

SEMANA 4: Medio Sumador: Un medio sumador es un circuito que se caracteriza por tener dos entradas y dos salidas que vendran a ser el resultado de la suma y el acarreo mientras que los dos bits

de entrada representan el sumando y el aadido de la operacin. La tabla de verdad de un medio sumador es la siguiente: x |y |c |s | 0 |0 |0 |0 | 0 |1 |0 |1 | 1 |0 |0 |1 | 1 |1 |1 |0 | Las ecuaciones lgicas para las salidas s y c son: s= x`y + xy` = x (xor) y. c= xy. Sumador completo: Un sumador completo es un circuito combinacional que forma la suma aritmtica de 3 bits de entrada. El sumador completo consta de 3 entradas y 2 salidas. Las 2 primeras entradas que se denominan x y y representan los dos bits significativos que van a aadirse mientras que la tercer entrada que se denomina z representa la cuenta que se lleva de la posicin previa significativa ms baja. Al igual que en el medio sumador las 2 salidas se denominan s y c. La tabla de verdad de un sumador completo es la siguiente: x |y |z |c |S | 0 |0 |0 |0 |0 | 0 |0 |1 |0 |1 | 0 |1 |0 |0 |1 | 0 |1 |1 |1 |0 | 1 |0 |0 |0 |1 | 1 |0 |1 |1 |0 | 1 |1 |0 |1 |0 | 1 |1 |1 |1 |1 | Las ecuaciones lgicas para s y c son las siguientes: S= x`y`z + x`yz`+ xy`z`+ xyz C= xy + xz+ yz

SEMANA 5 Circuitos Restadores: La sustraccin de dos nmeros binarios puede llevarse a cabo tomando el complemento del sustraendo y agregando al minuendo. Por este mtodo, la operacin de

sustraccin llega a ser una operacin de divisin que requiere sumadores completos para su implementacin en mquina. Es posible implementar la sustraccin con circuitos lgicos en una forma directa, como se hace con lpiz y papel. Por este mtodo cada bit sustraendo del nmero se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma 1 de la siguiente posicin significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par ms alto de bit mediante una seal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa ms alta. En forma precisa as como hay medios sumadores y sumadores completos, hay medio restadores y restadores completos. Bi 0 0 1 1 0 1 0 1 Bi ( total ) 0 1 1 0 Por lo tanto: Para una representacin de n bits si tomo 1 bit para signo, tengo por tanto (n-1) para el rango que ser. Por tanto existe un lmite al tamao de los valores que pueden ser representados, pudindose dar el caso de situaciones de desbordamiento ( overflow ) si el nmero obtenido no est previsto dentro del rango establecido. Por eso muchos de los circuitos sumadores llevan circuitera adicional para detectar situaciones de desbordamiento e identificar que el dato obtenido no es correcto. Medio Restador: Es un circuito combinacional es un circuito combinacional que sustrae 2 bits y produce su diferencia. Tambin tiene la salida para especificar si se a tomado un1.

SEMANA 6 : Restador Completo:

El circuito Restador Completo utiliza: 3 compuertas AND, 2 X OR, 1 OR y 2 NOT. Para la realizacin de este circuito en su protoboard se necesitaran: una una una una compuerta compuerta compuerta compuerta AND 7408 OR 7432 NOT 7404 XOR 7486

Las entradas son A,B y Bin(Borrow In), mientras que las salidas son D (Diferencia) y Bo (Borrow Out). Cabe recordar que en la imagen A y B se repite 2 veces, sin embargo son las mismas entradas. Funciona Exactamente similar al Sumador completo, ya que si se fijan en la tabla de verdad la Diferencia sigue siendo igual a la Salida del circuito del sumador completo que anteriormente aviamos publicado. A continuacin ponemos la Tabla de Verdad: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Bin 0 1 0 1 0 1 0 1 D 0 1 1 0 1 0 0 1 Bout 0 1 1 1 0 0 0 1

Realmente lo nico que cambia es el funcionamiento de Bout, que posteriormente se posteara de manera sencilla como funciona. Con la anteriormente mencionado se puede implementar un restador de "n" bits, y de igual manera mientras ms bits sean los que se procesen mas grande ser el circuito restador. En conclusin El restador resta en binario los bits de entrada y da de resultado a la salida (D) un 1 o un 0 dependiendo de la combinacin de

entrada, y cuando resta y da un bit negativo de resultado, se activa el Borrow (Bo)

SEMANA 7:

Circuitos Comparadores ( 7485 ):

Circuito Comparador de 2 bits: Para este caso solo se requiere crear la tabla de verdad correspondiente y luego determinar las funciones booleanas que producen las salidas requeridas. Sean A y B entradas de un bit, entonces: A< B 0 1 0 0 A= B 1 0 0 1 A> B 0 0 1 0

A B

0 0 0 1 1 0 1 1

Circuito Comparador de n bits:

Antes de construir un comparador binario en cascada se va mostrar como a partir de las expresiones obtenidas en el apartado anterior es posible construir cualquier comparador de n bits utilizando lgica y lgebra booleana. As se definir el razonamiento que lleva a la formulacin de un caso general para n bits y luego se dar un ejemplo para la expresin requerida para un comparador de 4 bits. Sean A y B dos vectores de 2 bits. Circuito A=B Aqu es evidente que dos entradas de n bits A y B, son iguales si solo si, son iguales bit a bit, es decir: A = B si y solo si Q(An-1,Bn-1)*Q(An-2,Bn-2)*...*Q(A1,B1)*Q(A0, B0) = 1 Por lo tanto, si n=4, tenemos que: A = B si y solo si Q(A3, B3)*Q(A2 B2)*Q(A1,B1)*Q(A0,B0) = 1 En adelante, A=B se denominara como F(A,B) Circuito A>B de n bits. Para este caso se va crear una expresin general similar, cuyo enunciado seria: A > B si y solo si Z(An-1,Bn-1) + Q(An-1,Bn-1)*Z(An-2,Bn-2) + Q(An1,Bn-1)*Q(An-2,Bn-2)*Z(An-3,Bn-3) +... + Q(An-1,Bn-1)*Q(An-2,Bn2)*...*Q(A1,B1)*Z(A0,B0) = 1 Por lo tanto, si n=4, tenemos que:

A > B si y solo si Z(A3,B3) + Q(A3,B3)*Z(A2,B2) + Q(A3,B3)*Q(A2,B2)*Z(A1,B1) + Q(A3,B3)*Q(A2,B2)*Q(A1,B1)*Z(A0,B0) = 1 En adelante, A>B se denominara como G(A,B) Circuito A<B de n bits. Formalmente este caso define como: A < B si y solo si X(An-1,Bn-1) + Q(An-1,Bn-1)*X(An-2,Bn-2) + Q(An1,Bn-1)*Q(An-2,Bn-2)*X(An-3,Bn-3) +... + Q(An-1,Bn-1)*Q(An-2,Bn2)*...*Q(A1,B1)*X(A0,B0) = 1 Por lo tanto, si n=4, tenemos que: A < B si y solo si X(A3,B3) + Q(A3,B3)*X(A2,B2) + Q(A3,B3)*Q(A2,B2)*X(A1,B1) + Q(A3,B3)*Q(A2,B2)*Q(A1,B1)*X(A0,B0) = 1 En adelante, A<B se denominara como H(A,B) Pero por deduccin, se puede concluir que: si A=B es FALSO y A>B es FALSO, entonces A<B es VERDADERO lo que seria igual a H(A,B)= [F(A,B)][G(A,B)]. Si se implementa la conclusin anterior mediante compuertas lgicas entonces se habra un gran ahorro de trabajo en el diseo y construccin del circuito. Tambin cabe sealar que la funcin "Q" puede ser reemplazada por una compuerta NXOR.

Decodificadores: Un decodificador o descodificador es un circuito combinacional, cuya funcin es inversa a la del codificador, esto es, convierte un cdigo binario de entrada (natural, BCD, etc.) de N bits de entrada y M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen encontrar como decodificador / demultiplexor. Esto es debido a que un de multiplexor puede comportarse como un decodificador.

Si por ejemplo tenemos un decodificador de 2 entradas con 22=4 salidas, en el que las entradas, su funcionamiento sera el que se indica en la siguiente tabla, donde se ha considerado que las salidas se activen con un "uno" lgico.

Aplicaciones del Decodificador: Su funcin principal es la de direccionar espacios de memoria. Un decodificador de N entradas puede direccionar 2N espacios de memoria. Para poder direccionar 1kb de memoria necesitara 10 bits, ya que la cantidad de salidas seria 210, igual a 1024. De esta manera:

Con 20 bits tengo 220 que es 1Mb. Con 30 bits tengo 230 que es 1Gb.

SEMANA 8: Examen parcial.

SEMANA 9: Decodificadores de BCD a 7 segmentos (7447, 7448)

Decodificador Integrado 7447: El decodificador integrado 7447 es un circuito lgico que convierte el cdigo binario de entradaen formato BCD a niveles lgicos que permiten activar un display de 7 segmentos en donde laposicin de cada barra forma el nmero decodificado.

Decodificador Integrado 7448: El LS48 traduce 4 lneas de de datos de entrada en BCD (8421) en cdigos numricos de 7 segmentos y provee a las 7 correspondientes salidas de resistencias pull-up. estas salidas pueden servir como seales lgicas, con una salida HIGH (estado alto) correspondiente al segmento encendido, o puede proveer 1,3 mA para activar el segmento a travs de la base de un transistor npn. Las entradas auxiliares proveen prueba de lmpara, parpade y funciones de supresin de cero. El 'LS48 decodifica la entrada segn el patrn indicado en la tabla de verdad.

SEMANA 10: Display de 7 segmentos (nodo Comn, Ctodo Comn)

Tenemos dos tipos de display de 7 segmentos:

1) nodo Comn: Es aquel donde los nodos de todos los leds se conectan internamente al punto de unin U y los ctodos se encuentran disponibles desde afuera del integrado.

2) Ctodo Comn: Es aquel donde los ctodos de todos los leds se conectan internamente al punto de unin U y los nodos se encuentran disponibles desde afuera del integrado. Estas definiciones pueden parecer confusas as que veamos grficamente ambos tipos de display y su implementacin en un circuito. Veamos el ctodo comn.

Codificadores :

Un codificador es un circuito combinacional con 2N entradas y N salidas, cuya misin es presentar en la salida el cdigo binario correspondiente a la entrada activada. Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y codificadores con prioridad. En el caso de codificadores sin prioridad, puede darse el caso de salidas cuya entrada no pueda ser conocida: por ejemplo, la salida 0 podra indicar que no hay ninguna entrada activada o que se ha activado la entrada nmero 0. Adems, ciertas entradas pueden hacer que en la salida se presente la suma lgica de dichas entradas, ocasionando mayor confusin. Por ello, este tipo de codificadores es usado nicamente cuando el rango de datos de entrada est correctamente acotado y su funcionamiento garantizado.

SEMANA 11:

Codificadores de Prioridad:

Codificador de prioridad de 4 a 2, con una salida Z que indica si alguna entrada est a 1

SEMANA 12:

Multiplexores o Selectores de Datos

Los multiplexores son circuitos combinacionales con varias entradas y una nica salida de datos, estn dotados de entradas de control capaces de seleccionar una, y slo una, de las entradas de datos para permitir su transmisin desde la entrada seleccionada hacia dicha salida. En el campo de la electrnica el multiplexor se utiliza como dispositivo que puede recibir varias entradas y transmitirlas por un medio de transmisin compartido. Para ello lo que hace es dividir el medio de transmisin en mltiples canales, para que varios nodos puedan comunicarse al mismo tiempo. Una seal que est multiplexada debe de multiplexarse en el otro extremo. Segn la forma en que se realice esta divisin del medio de transmisin, existen varias clases de multiplexacin:

Multiplexacin por divisin de frecuencia Multiplexacin por divisin de tiempo Multiplexacin por divisin de cdigo Multiplexacin por divisin de longitud de onda

Demultiplexores o Distribuidores de Datos

Un multiplexor es un circuito destinado a transmitir una seal binaria a una determinada lnea, elegida mediante un seleccionador, de entre las diversas lneas existentes. El dispositivo mecnico equivalente a un demultiplexor ser un conmutador rotativo unipolar, de tantas posiciones como lneas queramos seleccionar. El seleccionador determina el ngulo de giro del brazo del conmutador.

SEMANA 13:

Introduccin a los Flip Flops: Uno de los elementos bsicos de memoria son los llamados Flip Flops. El estado de un flip flop cambia por un cambio momentneo en sus entradas. Este cambio se denomina disparo (trigger). En los latch bsicos definidos al comienzo (SR con compuertas NAND o NOR) se necesitaba un disparo de entrada definido por un cambio de nivel. Este nivel debe regresar a su nivel inicial antes de aplicar otro disparo. Los FF con reloj eran disparados por pulsos. La realimentacin entre la circuiteria combinacional y el elemento de memoria puede producir inestabilidad, haciendo que el FF cambie varias veces durante la duracin de un pulso de reloj por lo que el intervalo de tiempo desde la aplicacin del pulso hasta que ocurre la transicin de la salida es un factor crtico que requiere un anlisis que va mas all de los requerimientos de este curso. Una manera de resolver este problema es hacer que los FF sean sensitivos a la transicin del pulso ms que a la duracin. Hay dos maneras de hacerlo y que dan origen a dos tipos de flip flops: los flip flops maestro esclavo y los flip flops disparados por flanco.

- Flip-Flop maestro-esclavo

Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin de entrada es transmitida hacia el FF maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los cambios de estado coincidan con la transicin del flanco negativo del pulso.

- Flip-Flop disparado por flanco

Otro tipo de FF que sincroniza el cambio de estado durante la transicin del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especifico ( threshold level), las entradas son aseguradas y el FF no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.

Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o ausencia de una negacin en la entrada de reloj como se muestra en la figura.

- Parmetro de los Flip-Flops

Adems de los parmetros caractersticos de la familia lgica a que pertenecen, como son niveles lgicos, fan-out., tc. Cabe destacar una serie de parmetros, ms o menos normalizados, relativos a la temporizacin de las diferentes seales

que intervienen en la conmutacin de los flip-flops. De ellos cabe destacar los siguientes: Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. Frecuencia mxima de reloj. Es la frecuencia mxima admisible de la seal de reloj que garantiza el fabricante. Duracin del tiempo alto de reloj. Es el tiempo mnimo que debe durar la parte alta del impulso de reloj. Duracin del tiempo bajo de reloj. Es el tiempo mnimo que debe durar la parte baja del impulso de reloj. Tiempo bajo de PRESET Y CLEAR. Es el tiempo mnimo que debe activarse las entradas asncronas para garantizar su funcionamiento. Tiempo de retardo o propagacin.Es el tiempo que transcurre desde el flanco activo del reloj que produce la conmutacin y el momento en que sta tiene lugar.

SEMANA 14: Introduccin al Diseo de Interfaces.

SEMANA 15: Evaluacin de unidad