COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

PLAN DE CAPACITACIN

1.

PRESENTACIN El captulo de Ingenieros Electrnicos, organiza el presente curso de capacitacin denominado HERRAMIENTAS CAD PARA EL DISEO AVANZADO DE PCBS, con la finalidad de capacitar a los profesionales involucrados en el rea del Desarrollo Tecnolgico a fin de la Ingeniera Electrnica. El presente curso de capacitacin se desarrollara utilizando el software Eagle (Easily Applicable Graphical Layout Editor), que es uno de los entornos de desarrollo ms utilizados para el diseo de placas de circuitos impresos. Una placa de circuito impreso (PCB - PrintedCircuitBoard) es usada para conectar elctricamente componentes electrnicos y dar soporte mecnico a los mismos. En este curso se desarrollara los conceptos ms importantes para construir un PCB y tambin crear y aadir componentes a las libreras del programa que usaremos (EAGLE) en aquellos casos en los que el componente que queramos no est ya incluido en la instalacin.

2.

OBJETIVOS 2.1. OBJETIVO GENERAL - Capacitar profesionalmente en el diseo de circuitos impresos PCB, asistido por computador utilizando el software Eagle 6.4.0.

2.2. OBJETIVOS ESPECFICOS - Disear circuitos impresos utilizando el entorno de Desarrollo IDE (Panel de control, Schematic, Board) del software Eagle - Crear Package, Device y Symbol en Library. - Realizar animaciones del PCB con 3D Visualization. - Implementar el proyecto Circuito amplificador de Audio con Amplificadores Operacionales

1/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

3.

JUSTIFICACIN La realizacin del presente curso se justifica ampliamente debido a que en la regin de Puno la tecnologa de la electrnica, es comn y existen varios centros de formacin como son Universidades, Institutos Tecnolgicos, Centros de Formacin Tcnica que no consideran herramientas de desarrollo CAD para construir circuitos impresos en sus slabos. Por este motivo el captulo de Ingenieros Electrnicos cubre este vaco que es importante para el desarrollo tecnolgico de la regin de Puno y as elaborar proyectos en distintas reas relacionados con la tecnologa.

4.

ORGANIZACIN La organizacin del presente curso de capacitacin estar a cargo del Colegio de Ingenieros Sede Departamental de Puno - Captulo de Ingenieros Electrnicos.

5.

METODOLOGA El curso se desarrollara con una metodologa tipo Taller. Cada participante contara con una computadora (Centro de Cmputo del Colegio de Ingenieros del Per) donde estar instalado el software de diseo CAD. Cada sesin estar dirigido por un expositor principal y colaboradores que asistirn a los

participantes en sus inquietudes, de manera que se asegura la comprensin de cada participante. Se entregara materiales impresos para el desarrollo de cada sesin.

6.

INSTRUMENTOS DE ENSEANZA Diapositivas. Software CAD para PCBs. Material impreso.

7.

PARTICIPANTES El curso de Capacitacin est dirigido a estudiantes, tcnicos y profesionales de la Ingeniera Electrnica, Mecatrnica, Robtica, Ingeniera Elctrica, Ingeniera de Sistemas, Telemtica, Control e Instrumentacin, Telecomunicaciones, Mecnica Automotriz, Mecnica Industrial, Informtica, Ingeniera Industrial y ramas afines involucradas en la elaboracin de circuitos impresos (PCB).

2/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

8.

REQUISITOS DE LOS PARTICIPANTES Conocimientos bsicos de Electrnica. Manejo bsico de la Computadora.

9.

INSCRIPCIONES Las inscripciones se realizan en el Colegio de Ingenieros del Per, sede Puno (Jr. Mariano H. Cornejo N 130)

10. LUGAR DE DESARROLLO DEL CURSO El curso de capacitacin se desarrollara en el Centro de computo del colegio de Ingenieros del Per, sede Puno, Jr. H. Cornejo N 130

11. EQUIPO DE CAPACITACIN La capacitacin del presente curso ser desarrollada por profesionales de la Ingeniera Electrnica.

N 01

TEMA

PONENTES

02

03

04

PONENTE A: Denis Daniel Macedo Entorno de Desarrollo IDE (Panel de control, Vilca. Schematic, Board) PONENTE B: Brian Alayn vila Corrales PONENTE A: Denis Daniel Macedo Vilca. Creacin de Package, Device y Symbol en Library. PONENTE B: Brian Alayn vila Corrales PONENTE A: Marcelino Galindo Velsquez. PCB en 3D. PONENTE B: Jaime Antonio Bejar Alzamora. PONENTE A: Denis Daniel Macedo Vilca. Grabado del Circuito amplificador de Audio con PONENTE B: Brian Alayn vila Amplificadores Operacionales Corrales. PONENTE C: Jorge Luis Apaza Cruz

12. DURACIN El curso se desarrollara en 05 sesiones, haciendo un total de 23 horas acadmicas.

3/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

13. HORARIO MODULO 1 2 3 4 FECHA VIERNES 12 de Julio de 2013 VIERNES 19 de Julio de 2013 VIERNES 26 de Julio de 2013 SBADO 27 de Julio de 2013 HORARIO 04:00 a 9:00 pm 04:00 a 9:00 pm 04:00 a 9:00 pm 08:00 a 12:00 am 02:00 a 04:00 pm MTODO Teora = 02 Practica = 03 Teora = 02 Practica = 03 Teora = 02 Practica = 03 Teora = 04 Practica = 04

14. COSTO DEL CURSO El costo del curso incluye el certificado expedido por el Colegio de Ingenieros del Per. - Estudiantes - Colegiados - Profesional : S/. 60.00 : S/. 50.00 : S/. 70.00

15. CERTIFICACIN La certificacin del curso de capacitacin estar a nombre del Colegio de Ingenieros del Per.

16. TEMARIO GENERAL El curso de desarrollara en 04 mdulos, los cuales son: MODULO I MODULO II MODULO III MODULO IV : Entorno de Desarrollo IDE (Panel de control, Schematic, Board) : Creacin de Package, Device y Symbol en Library : PCB en 3D : Grabado del Circuito amplificador de Audio con Amplificadores Operacionales

4/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

17. TEMARIO DETALLADO MODULO TEMA PONENTE A PONENTE B LUGAR FECHA HORARIO :I : Entorno de Desarrollo IDE (Panel de control, Schematic, Board) : Denis Daniel Macedo Vilca. : Brian Alayn vila Corrales : Computo CIP Puno : Viernes 12 de julio de 2013. : 04 a 09 pm (4 horas)

1. Conceptos Bsicos del Diseo de PCBs 2. Instalacin y Configuracin del CADSOFT EAGLE 3. Conociendo el entorno de desarrollo IDE 3.1. Panel de Control 3.2. Schematic 3.2.1. Comandos 3.3. Board 3.3.1. Comandos Change Ripup Autoroute Ratsnets Polygon Silkscreen SolderMask Layers Clearance Distances Group, move Display, Show, info Change Name y value Smash Invoke Net y Bus Label y otros

3.3.2. Reglas de diseo DRC (Design Rule Check)

5/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

Sizes Restring Shapes Supply Drill Vias y microvias Isolation

4. Inicio del desarrollo del proyecto de aplicacin.

MODULO TEMA PONENTE A PONENTE B LUGAR FECHA HORARIO

: II : Creacin de Package, Device y Symbol en Library : Denis Daniel Macedo Vilca. : Brian Alayn vila Corrales. : Computo CIP Puno : Viernes 19 de Julio de 2013. : 04 a 09 pm (5 horas)

1. Introduccin al concepto de libreras 2. Creacin de packages 2.1. Configuracin de rejillas y unidades 2.2. Pad 3. Creacin de Devices 3.1. Configuracin de rejillas y unidades 3.2. Connection 4. Creacin de Symbol 4.1. Configuracin de rejillas y unidades 4.2. Pin 5. Continuando con el desarrollo del proyecto de aplicacin

6/7

COLEGIO DE INGENIEROS DEL PER

CONSEJO DEPARTAMENTAL DE PUNO - CAPITULO DE INGENIEROS ELECTRNICOS

MODULO TEMA PONENTE A PONENTE B LUGAR FECHA HORARIO

: III : PCB con 3D Visualization. : Marcelino Galindo Velsquez. : Jaime Antonio Bejar Alzamora. : Computo CIP Puno : Viernes 26 de Julio de 2013. : 04 a 09 pm (5 horas)

1. Introduccin al concepto de 3D Visualization 2. Encapsulados y componentes. 3. Eagle 3D 4. Pov-Ray 5. Render del PCB

MODULO TEMA PONENTE A PONENTE B PONENTE C LUGAR FECHA HORARIO

: IV : Grabado del Circuito amplificador de Audio con Amplificadores Operacionales. : Denis Daniel Macedo Vilca. : Brian Alayn vila Corrales. : Jorge Luis Apaza Cruz. : Computo CIP Puno : Sbado 27 de Julio de 2013. : Maana (08 a 12 pm) 4 horas : Tarde (02 a 06 pm) 4 horas

1. Mtodos de grabado de Placas Impresas PCB. 2. Grabado de la placa del proyecto de aplicacin. 3. Soldado de componentes del proyecto de aplicacin 4. Prueba del proyecto de aplicacin.

7/7