SEP

SNEST

DGEST

INSTITUTO TECNOLGICO DE TOLUCA

INGENIERIA EN SISTEMAS COMPUTACIONALES

RESUMEN DMA

ASIGNATURA

Arquitectura de Computadoras

PROFESOR(A)

Francisco Ramrez

POR:

Miranda lvarez Evilenia Miguel ngel Ramrez Bautista Miguel ngel Villa Bastida

METEPEC, ESTADO DE MXICO A 10 DE MARZO DE 201110 DE MARZO DE 2011

DMA La tcnica DMA para E/S permite el acceso directo a la memoria mientras el procesador este deshabilitado en forma temporal. Esto permite transferir datos entre la memoria y el dispositivo E/S a una velocidad que solo est limitada por la velocidad de los componentes de la memoria del sistema o controlador de DMA. Su velocidad en transfrencia de 10 a 12 Mbytes. Las transferencias DMA se emplean para refrescar la DRAM, memoria de video para refrescar la pantalla y lecturas y escrituras en el sistema de memoria de disco. En su operacin se utilizan dos seales de control para solicitar y reconoce una transferencia de acceso directo a memoria. HOLD(entrada) se utiliza para solicitar una accin de DMA y HLDA es la que reconoce la accin. HOLD es igual a 1.El microprocesador responde, en unos cuantos pulsos de reloj, suspendiendo la ejecucin del programa y colocando los canales de direccin, datos y de control en su estado de alta impedancia. HOLD tiene mayor prioridad que las entradas de interrupcin INTR o NMI. Interrupciones son al final de la instruccin y HOLD a la mitad de instruccin. RESET es la nica terminal que tiene ms prioridad que HOLD. La seal HLDA se activa para indicar que el microprocesador ha llevado sus canales al estado de lata impedancia. Una lectura de DMA transfiere los datos de la memoria hacia E/S. Una escritura de DMA transfiere los datos a un dispositivo de E/S hacia la memoria. En ambas operaciones, la memoria y el espacio E/S se controlan simultneamente y eso es porque el sistema contiene Seales separadas para control de memoria y E/S. La velocidad de transferencia de datos se determina por la velocidad del dispositivo de memoria o de un controlador que, a menudo, controla las transferencias de DMA. Si la velocidad de memoria es de 100 ns, las transferencias de DMA ocurrirn a una frecuencia de hasta 1/100ns o sea 10 Mbytes por segundo. Si el controlador de DMA en un sistema funciona a una frecuencia mxima de 5 MHz y todava se va a utilizar la memoria de 100 ns, la frecuencia mxima de transferencia es de 5 MMz porque el controlador de DMA es ms lento qtos a alta velocidadue la memoria. En muchos casos, el controlador de DMA reduce la velocidad del sistema cuando ocurren las transferencias de DMA. CONTROLADOR 8237 DE AMD Suministra a la memoria y al E/S seales de control de informacin y direccionamiento a la memoria durante la transferencia de DMA. El es un microprocesador que transfiere da tos a alta velocidad entre la memoria y el espacio E/S. El 8237 tiene cuatro canales y es compatible con los microprocesadores 8086 y 8088. Y puede expandirse para incluir cualquier nmero de entradas de canal DMA, aunque 4 canales son adecuados para muchos sistemas pequeos.

Definicin de terminales CLK: conecta con reloj, siempre y cuando sea de 5MHz o menos CS: selecciona el integrado RESET: inicializa, borra los registros de comandos, estado, solicitud y temporales. READY: el 8237 inserta estados de espera para los componentes de memoria HLDA: reconoce cesin DREQ: son entradas que se emplean para solicitar transferencias de DMA DB: canales de datos IOR: es una terminal bidireccional lee E/S IOW: escribe en E/S EOP: seal bidireccional que se emplea como entrada para terminar un proceso de DMA o como salida para sealar el final de una transferencia de DMA. DACK3-DACK0: reconocimiento de canal DMA AEN: Habilitacin de direccin ADSTB: seal estroboscpica de habilitacin de direccin MEMR: lectura de memoria MEMW: escritura de memoria

REGISTROS INTERNOS Registro de direccin actual (CAR): contiene la direccin en memoria de 16 bits utilizada para la transferencia de DMA. Cada canal tiene su propio registro CAR para ello. Cuando se transfiere un dato durante una operacin de DMA, se incrementa o decrementa el CAR, segn se programo. Registro de contador (CWCR): programa a un canal para el numero de bits(hasta 64) transferidos durante una accin DMA. El no. Cargado en este registro es uno menos que el numero de bits transferidos. Direccin base (BA): y contador de palabras base (BWC): se emplean para seleccionar la auto inicializacin automtica de un canal. En el modo de auto inicializacin, estos registros se emplean para volver a cargar los registros CAR y CWCR despus que ha concluido la accin DMA. Registro de comandos (CR): programa la operacin del controlador 8237. Registro de modo (MR): programa de modo de operacin de un canal. Cada canal tiene su propio registro de modo, seleccionado por las posiciones de bit 1 y 0. Los bits restantes del registro de modo se seleccionan operacin, auto inicializacin, incremento/decremento y modo para el canal. Los modos de funcionamiento, incluyen: modo demanda, nico, modo bloque y modo cascada. Modo demanda transfiere datos hasta que entra la seal EOP externa o hasta que la entrada DREQ se vuelve iniciativa. Modo nico libera la seal de HOLD despus de transferir cada byte de datos. El modo bloque transfiere de forma automtica el numero de bytes indicado por el registro contador del canal. El modo cascada se emplea cuando hay ms de un 8237 que trabaje en un sistema. Registro de solicitud (RR): se emplea para solicitar una transferencia de DMA por programa. Activar o desactivar registro de enmascaramiento (MRSR): Activa o desactiva dicho registro. La seal RESET activa los enmascaramientos deshabilitando todos los canales. Registro de enmascaramiento (SR): habilita o deshabilita todos los enmascaramientos con un comando, en lugar del enmascaramiento individual de cada canal como con MRSR. Registro de Estado (SR): muestra el estado de cada canal de DMA los bits TC indican si el canal ha llegado a su cuenta terminal (transferencia de todos sus bytes). Las funciones de los comandos de programacin son: 1.-Borra el primero/ultimo flip-flop: Esto dentro del 8237, Ese flip-flop selecciona cual byte (alto o bajo) se lee o se escribe en los registros de direccin y de conteo actuales. 2.-Inicio Maestro: Acta en la misma forma exacta que la seal RESET para 8237. Este comando, igual que la seal RESET deshabilita todos los canales. 3.-Desactivar registro de enmascaramiento: habilita a los cuatro canales de DMA.

FUNCIONAMIENTO DEL CANAL DE (BUS) COMPARTIDO Multiprocesamiento es cuando algunos sistemas emplean ms de un microprocesador para efectuar su trabajo, tambin llamado sistema distribuido. Y a un sistema que lleva a cabo ms de una tarea se le llama multitarea. En sistemas que tienen ms de un microprocesador se debe crear y emplear algn mtodo de control. En un ambiente distribuido, multiprocesamiento, multitarea, c