Captulo 3: Anlisis y Diseo de Circuitos Combinacionales

Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 1

Capitulo 3:Anlisis y diseo de circuitos combinacionales
1
ANALISIS Y DISEO DE CIRCUITOS
COMBINACIONALES
Codificadores
Decodificadores
Multiplexores
Comparadores
Generadores/Detectores de paridad
Capitulo 3:Anlisis y diseo de circuitos combinacionales
2
Cdigos BCD
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0
1
2
3
4
5
6
7
8
9
BCD
Aiken
BCD
Exceso tres
BCD
Natural
Sistema
Decimal
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 2
Capitulo 3:Anlisis y diseo de circuitos combinacionales
3
Cdigos Binarios
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Gray Binario Natural Hexadecimal Decimal
Capitulo 3:Anlisis y diseo de circuitos combinacionales
4
Cdigo Hamming
0 0 0 0 0 0 0
0 0 0 0 1 1 1
0 0 1 1 0 0 1
0 0 1 1 1 1 0
0 1 0 1 0 1 0
0 1 0 1 1 0 1
0 1 1 0 0 1 1
0 1 1 0 1 0 0
1 0 0 1 0 1 1
1 0 0 1 1 0 0
0
1
2
3
4
5
6
7
8
9
b7 b6 b5 b4 b3 b2 b1
Obtencin de los bits redundantes
7 5 3 1
b b b b =
7 6 3 2
b b b b =
7 6 5 4
b b b b =
Detector de errores
7 5 3 1 1
b b b b C =
7 6 3 1 2
b b b b C =
7 6 5 4 3
b b b b C =
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 3
Capitulo 3:Anlisis y diseo de circuitos combinacionales
5
Codificador de Prioridad 74148
Capitulo 3:Anlisis y diseo de circuitos combinacionales
6
Tabla de funcionamiento del
Codificador 74148
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 4
Capitulo 3:Anlisis y diseo de circuitos combinacionales
7
Ampliacin de la capacidad de un codificador
de prioridad a 16 bits
LSB
LSB = bit menos significativo MSB = bit ms significativo
EO
5 6 7
A
1 GS
4 3 1 2 EI 0
A
0
A
2
74148
EO
5 6 7
A
1 GS
4 3 1 2 EI 0
A
0
A
2
74148
A3 A2 A1 A0
MSB
Capitulo 3:Anlisis y diseo de circuitos combinacionales
8
Decodificador BCD-7 Segmentos
nodo Comn
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 5
Capitulo 3:Anlisis y diseo de circuitos combinacionales
9
Tabla de funcionamiento del decodificador
7447
Capitulo 3:Anlisis y diseo de circuitos combinacionales
10
Display Ctodo Comn
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 6
Capitulo 3:Anlisis y diseo de circuitos combinacionales
11
Display nodo Comn
Capitulo 3:Anlisis y diseo de circuitos combinacionales
12
Conexin del decodificador al display de
nodo comn y un ctodo comn
e d c
g f a b
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 7
Capitulo 3:Anlisis y diseo de circuitos combinacionales
13
VISUALIDADOR DE TRES DIGITOS
Capitulo 3:Anlisis y diseo de circuitos combinacionales
14
El Multiplexor 74151
12
13
14
15
1
2
3
4
7
9
11
10
74151
W
Y
6
5
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
S
C
A
B
12
13
14
15
1
2
3
4
7
9
11
10
74151
W
Y
6
5
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
EN
C
A
B
0
2
4
5
3
1
2
6
7
0
G
0
7
MUX
ANSI-IEEE 91-1973 ANSI-IEEE 91-1984
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 8
Capitulo 3:Anlisis y diseo de circuitos combinacionales
15
Tabla de funcionamiento del multiplexor
74151
MUX
EN
7
0
11
A
10
B
2
9
C
0
4
D0
1
3
D1
2
2
D2
3
1
D3
4
15
D4
5
14
D5
6
13
D6
7
12
D7
0
7
G
W
6
Y
5
G
ANSI-IEEE 911984
7 6 5 4 3 2 1 0
D C B A D C B A D C B A D C B A D C B A D C B A D C B A D C B A Y + + + + + + + =
Capitulo 3:Anlisis y diseo de circuitos combinacionales
16
Implementacin de una funcin de 3 variables
con un multiplexor de 3 entradas de
direccionamiento
C B A Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
1
1
0
0
0
1
1
7 6 2 1 0
D C B A D C B A D C B A D C B A D C B A Y + + + + =
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
C B A
S
+Vcc
c b a
Y
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 9
Capitulo 3:Anlisis y diseo de circuitos combinacionales
17
Funcin de 4 variables implementada con un
multiplexor de 3 entradas de direccionamiento
0
0
1
0
1
0
1
1
1
0
0
0
1
1
0
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Y d c b a
+Vcc
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
C B A
S
c b a
Y
4
3
2
1
15
14
13
12
9 10 11
5
7
d
Capitulo 3:Anlisis y diseo de circuitos combinacionales
18
Dual multiplexor 74153
G
0
3
0
14
A
1
2
B
EN
1
15
1Y
7
0
6
1C0
1
5
1C1
2
4
1C2
3
3
1C3
10
2C0
11
2C1
12
2C2
13
2C3
2Y
9
1G
2G
MUX
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 10
Capitulo 3:Anlisis y diseo de circuitos combinacionales
19
Tabla de funcionamiento del
multiplexor 74153
G
0
3
0
14
A
1
2
B
EN
1
15
1Y
7
0
6
1C0
1
5
1C1
2
4
1C2
3
3
1C3
10
2C0
11
2C1
12
2C2
13
2C3
2Y
9
1G
2G
MUX
Capitulo 3:Anlisis y diseo de circuitos combinacionales
20
Multiplexor 74150
MUX
EN
0 A
B
C
0 D0
1 D1
2 D2
3 D3
4 D4
5 D5
6 D6
7 D7
0
15
G
W
G
ANSI-IEEE 91-1984
D
3
8 D8
9 D9
10 D10
11 D11
12 D12
13 D13
14 D14
15 D15
H
/E0
/E1
/E2
/E3
/E4
/E5
/E6
/E7
/E8
/E9
/E10
/E11
/E12
/E13
/E14
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L L L L
L L L H
L L H L
L L H H
L H L L
L H L H
L H H L
L H H H
H L L L
H L L H
H L H L
H L H H
H H L L
H H L H
H H H L
H H H H
W STROBE
G
SELECT
D C B A
OUTPUT INPUTS
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 11
Capitulo 3:Anlisis y diseo de circuitos combinacionales
21
Cudruple Multiplexor 74157
2
1A
1
3
1B
5
2A
6
2B
11
3A
10
3B
14
4A
13
EN
15
G1
1
MUX
1
1Y
4
2Y
7
3Y
9
4Y
12
G
A/B
Capitulo 3:Anlisis y diseo de circuitos combinacionales
22
Decodificador de 4 a 10 lneas
15
14
13
12
7442
11
10
9
7
6
5
4
1
2
3
9
8
7
6
5
4
3
0
1
2
A
B
C
D
15
14
13
12
7442
11
10
9
7
6
5
4
1
2
3
9
8
7
6
5
4
3
0
1
2
1
2
4
8
A
B
C
D
9
8
7
6
5
4
3
0
1
2
BCD/DEC
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 12
Capitulo 3:Anlisis y diseo de circuitos combinacionales
23
Tabla de funcionamiento del
decodificador de 4 a 10 lneas 7442
ANSI-IEEE 91-1984
15
A
14
B
13
C
12
D
2
3
2
3
4
3
4
5
4
5
6
5
6
7
6
7
9
7
8
10
8
9
11
9
0
1
0
1
2
1
BCD/DEC
1
2
4
8
Capitulo 3:Anlisis y diseo de circuitos combinacionales
24
Implementacin de una funcin con un
decodificador
0
1
2
3
4
5
6
7
8
9
7442
A
c
b
a F
B
C
D
15
14
13
12
1
2
3
4
5
6
7
9
10
11
1/7420
1
2
4
5
6
0
1
0
1
1
0
0
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y C B A
A B C A B C A B C A B C Y + + + =
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 13
Capitulo 3:Anlisis y diseo de circuitos combinacionales
25
Decodificador de 4 a 16 lneas EL 74154
&
21
22
20
74154
10
9
8
7
6
5
4
1
2
3
9
8
7
6
5
4
3
0
1
2
1
2
4
8
BIN/DEC
ANSI-IEEE 91-1984
10
11
12
13
14
15
11
13
14
15
16
17
A0
A1
A2
A3
G1
G2
23
H H
H L
L H
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
__ __
1G 2G
H H H H H H H H H H H H H H H H
H H H H H H H H H H H H H H H H
H H H H H H H H H H H H H H H H
L H H H H H H H H H H H H H H H
H L H H H H H H H H H H H H H H
H H L H H H H H H H H H H H H H
H H H L H H H H H H H H H H H H
H H H H L H H H H H H H H H H H
H H H H H L H H H H H H H H H H
H H H H H H L H H H H H H H H H
H H H H H H H L H H H H H H H H
H H H H H H H H L H H H H H H H
H H H H H H H H H L H H H H H H
H H H H H H H H H H L H H H H H
H H H H H H H H H H H L H H H H
H H H H H H H H H H H H L H H H
H H H H H H H H H H H H H L H H
H H H H H H H H H H H H H H L H
H H H H H H H H H H H H H H H L
X X X X
X X X X
X X X X
L L L L
L L L H
L L H L
L L H H
L H L L
L H L H
L H H L
L H H H
H L L L
H L L H
H L H L
H L H H
H H L L
H H L H
H H H L
H H H H
Salidas
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Ent. binarias
A3 A2 A1 A0
Capitulo 3:Anlisis y diseo de circuitos combinacionales
26
Doble decodificador de 2 a 4 lneas 74155
Tabla de funcionamiento
ANSI-IEEE 91-1984
X/Y
1
1C
1Y0
7
1Y1
6
1Y2
5
1Y3
4
0
1
2
3
2Y0
9
2Y1
10
2Y2
11
2Y3
12
0
1
2
3
2
1
13
A
2
3
B
14
15
&
&
EN
EN
1G
2G
2C
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 14
Capitulo 3:Anlisis y diseo de circuitos combinacionales
27
Ampliacin del 74155 como
decodificador de 3 a 8 lneas
4
X/Y
3-LINE TO 8-LINE DECODER
C
2Y0
9
2Y1
10
2Y2
11
2Y3
12
0
1
2
3
1Y0
7
1Y1
6
1Y2
5
1Y3
4
4
5
6
7
1
13
A
2
3
B
G
1
15
2
14 EN
Capitulo 3:Anlisis y diseo de circuitos combinacionales
28
Circuito comparador 7485
1
14
11
9
2
3
4
10
15
12
13
B
3
B
2
B
1
B
0
A < B
A = B
A > B
A
0
A
3
A
1
A
2
A > B
A = B
A < B
5
6
7
1
14
11
9
2
3
4
10
15
12
13
3
2
1
0
<
=
>
0
3
1
2
A > B
A = B
A < B
5
6
7
A > B
A = B
A < B
B
3
B
2
B
1
B
0
A
0
A
3
A
1
A
2
B
A
COM
ANSI-IEEE 91-1973 ANSI-IEEE 91-1984
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 15
Capitulo 3:Anlisis y diseo de circuitos combinacionales
29
Tabla de funcionamiento del comparador
7485
L L H
L L L
H H L
X X H
H H L
L L L
A0=B0
A0=B0
A0=B0
A1=B1
A1=B1
A1=B1
A2=B2
A2=B2
A2=B2
A3=B3
A3=B3
A3=B3
H L L
L H L
H L L
L H L
H L L
L H L
H L L
L H L
H L L
L H L
L L H
X X X
X X X
X X X
X X X
X X X
X X X
X X X
X X X
H L L
L H L
L L H
X
X
X
X
X
X
A0>B0
A1>B1
A0=B0
A0=B0
A0=B0
X
X
X
X
A1>B1
A1<B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
X
X
A2>B2
A2<B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A3>b3
A3<B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A>B A<B A=B A>B A<B A=B A0,B0 A1,B1 A2,B2 A3,B3
Salidas Entradas Montaje
Paralelo
Entradas
Capitulo 3:Anlisis y diseo de circuitos combinacionales
30
Comparador de dos palabras de 8 bit con el
7485 (Conexin en cascada)
B
3
A
0
A
2
B
2
A
1
B
1
A<B A=B A>B A>B A=B A<B
B
0
A
3
7485
B
3
A
0
A
2
B
2
A
1
B
1
A<B A=B A>B A>B A=B A<B
B
0
A
3
B
7
A
4
A
6
B
6
A
5
B
5
B
4
A
7
B
3
A
0
A
2
B
2
A
1
B
1
B
0
A
3
Salidas Entradas
L H L
7485
15 1 13 14 12 11 10 9
7 6 5 2 3 4
15 1 13 14 12 11 10 9
7 6 5 2 3 4
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 16
Capitulo 3:Anlisis y diseo de circuitos combinacionales
31
Capitulo 3:Anlisis y diseo de circuitos combinacionales
32
Circuito Generador de Paridad 74280
2k
12
E
8
A
9
B
10
C
11
D
13
F
1
G
2
H
4
I
6
5
EVEN
ODD
TABLA DE FUNCIONAMIENTO
NO. OF INPUTS
A-I
SALIDAS
THAT ARE HIGH
EVEN ODD
0, 2, 4, 6, 8 H L
1, 3, 5, 7, 9 L H
EVEN = PAR
ODD = IMPAR
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 17
Capitulo 3:Anlisis y diseo de circuitos combinacionales
33
Estructura interna del circuito
generador/detector de paridad 74280
Capitulo 3:Anlisis y diseo de circuitos combinacionales
34
Circuito generador/detector de paridad
de 25 lneas
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 18
Capitulo 3:Anlisis y diseo de circuitos combinacionales
35
Circuito generador/detector de paridad
de 8 lneas
Capitulo 3:Anlisis y diseo de circuitos combinacionales
36
Diagrama de bloques del circuito de control
de una mquina para adivinar un nmero
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 19
Capitulo 3:Anlisis y diseo de circuitos combinacionales
37
Capitulo 3:Anlisis y diseo de circuitos combinacionales
38
Codificador de 16 lneas con salida BCD
Captulo 3: Anlisis y Diseo de Circuitos Combinacionales
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 20
Capitulo 3:Anlisis y diseo de circuitos combinacionales
39
Ampliacin de un multiplexor a 32 lneas
Capitulo 3:Anlisis y diseo de circuitos combinacionales
40
Control de antena parablica
Encoder
Circuito de Control