Logicas PDF

2 I.T.
I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas
Electrnica Digital (HB4)
TEMA - 4
INTRODUCCIN A LAS FAMILIAS LGICAS.
1.- Introduccin.
En los ltimos captulos se han visto aplicaciones digitales basadas en el uso de puertas lgicas estndar. Este tema describe los circuitos electrnicos que se pueden usar para llevar a la prctica estas aplicaciones y sus principales caractersticas. En los primeros das de la fabricacin de semiconductores los componentes estaban limitados a transistores sencillos. Conforme mejoraron las tcnicas de fabricacin fue posible incorporar varios componentes activos dentro de un solo encapsulado. Hoy es posible colocar millones de componentes tanto activos como pasivos dentro de un solo chip, lo que permite construir computadoras sobre un trozo de silicio de slo unos cuantos milmetros cuadrados. Todos los elementos y funciones lgicas que hemos visto (y muchas ms) estn disponibles como circuitos integrados (CI). Estos circuitos integrados contiene varias puertas dentro de un solo encapsulado. Los modernos sistemas digitales utilizan CIs casi exclusivamente en su diseo debido a su reducido tamao, alta fiabilidad, bajo coste y consumo de potencia. Un CI monoltico es un circuito electrnico construido enteramente sobre un pequeo chip de silicio. Todos los componentes que conforman el circuito, transistores, diodos, resistencias y condensadores, son parte integrante de un nico chip. La Figura 4-1 muestra una seccin de un encapsulado de CI, donde se ve el chip del circuito dentro del encapsulado. Los terminales del chip se conectan a los pines del encapsulado para permitir las conexiones con las entradas y salidas del mundo exterior. Los circuitos integrados comunes tienen 14, 16 o 20 terminales (pines), aunque dispositivos ms complejos pueden tener 40 o ms. La Figura 4-2 muestra la disposicin de los pines de algunos CI. Los pines estn
Figura 4-1. Seccin de CI.
Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica
2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas
numerados en sentido antihorario y la orientacin del dispositivo est indicada mediante una muesca o punto junto al pin 1.
Figura 4-2. Disposicin comn de pines en circuitos integrados.
Los dispositivos electrnicos que contienen ms de un componente activo se pueden clasificar de acuerdo a su nivel de integracin. En el caso de dispositivos digitales, por la general se clasifican en funcin del nmero de puertas estndar que contengan. La Tabla 4-1 muestra una manera de definir los diversos niveles de integracin.
Tabla 4-1. Niveles de integracin para dispositivos digitales.
Nivel de integracin Pequea escala de integracin (SSI) Media escala de integracin (MSI) Gran escala de integracin (LSI)
N de puertas 1 - 11 12 100 101 1000
Aplicaciones Puertas bsicas y flip-flops Contadores, registros, memorias pequeas Memorias y microprocesadores sencillos
Muy alta escala de integracin (VLSI) 1001 100.000 Memorias grandes, microprocesadores
Aunque los modernos componentes electrnicos digitales son el resultado de aos de desarrollo y evolucin, no hay un conjunto ideal de circuitos que satisfaga todos los requerimientos. Por tanto existen varias familias lgicas, cada una de las cuales ofrece ventajas particulares. Por ejemplo algunas trabajan a velocidades muy altas, otras poseen bajo consumo, mientras que otras toleran bien el ruido electrnico. Parte de la funcin del diseador consiste en seleccionar una familia lgica apropiada para una aplicacin dada.
Las familias lgicas de circuitos integrados se pueden dividir en dos grupos principales: 1. Las que se basan en transistores bipolares. 2. Las que usan transistores de semiconductor de xido de metal (MOS, metal oxide semiconductor). Antes de ver la variedad de familias lgicas resulta til examinar las caractersticas globales de los dispositivos lgicos y establecer una terminologa que describa estas caractersticas. En este tema tambin se estudiarn las dos familias ms importantes, la de lgica transistor-transistor (TTL, transistor-transistor logic) y la de lgica complementaria de semiconductor de xido de metal (CMOS, complementary metal oxide semiconductor).
2.- Caractersticas funcionales de las familias lgicas.

Las prestaciones que nos ofrecen las distintas familias lgicas vienen determinadas por unos valores de tensin, intensidad, consumo, tiempos de retardo, etc. que en definitiva son los que diferencian a unas familias de otras. Como sabemos, un dispositivo lgico puede estar trabajando en rgimen esttico o en conmutacin. Para poder valorar su comportamiento en estos dos regmenes existen unas caractersticas de cuyo estudio nos encargamos a continuacin.
2.1- Caractersticas estticas.

Como ya hemos comentado definen el comportamiento en rgimen esttico o permanente de una familia lgica. Definiremos una serie de conceptos basados en el anlisis de una puerta NAND.
2.1.1. Niveles lgicos

Podemos definir para los niveles de entrada: Margen de cero: El rango de variacin de la tensin de entrada de la puerta que es reconocido como nivel lgico bajo por la misma. El margen del cero (VIL) viene determinado por un valor mximo (VILmx) y por un valor mnimo (VILmn). MARGEN DEL CERO (VIL) = VILmx - VILmn Cualquier valor de la tensin de entrada (VI) comprendido entre VILmn y VILmx ser un nivel lgico bajo, es decir, ser reconocido como 0 en la entrada. Margen de uno: Margen de variacin de la tensin de entrada (VI) dentro del cual sta es reconocida como nivel alto por la puerta. Est delimitado por un valor mximo de la tensin de entrada (VIHmx) y un valor mnimo de la misma (VIHmn). MARGEN DEL UNO (VIH) = VIHmx - VIHmn Cualquier valor de la tensin de entrada comprendido en este margen ser un nivel lgico alto en la entrada (1).
Puntos de transicin: Delimitan los valores crticos de la tensin de entrada. VILmx (Figura 4-3) : Voltaje mximo permitido en una entrada para que sta se interprete como 0 (BAJO). Un valor de tensin de entrada superior a ste dejara de ser considerado como nivel lgico bajo. VIHmn (Figura 4-3): Voltaje mnimo requerido en una entrada para que sta se interprete como 1 (ALTO). Un valor de tensin de entrada inferior a ste dejara de ser considerado como nivel lgico alto. Margen de transicin: Zona determinada por los puntos de transicin donde la tensin de entrada no corresponde a un nivel lgico concreto. Cualquier valor de la tensin de entrada comprendido entre VILmx y VIHmn tendr un nivel indeterminado y la salida de la puerta no tendr un nivel lgico definido. MARGEN DE TRANSICIN = VIHmn - VILmx Tambin definimos valores para las tensiones de salida: Margen de cero: El rango de variacin de la tensin de salida de la puerta que es reconocido como nivel lgico bajo por la misma. MARGEN DEL CERO (VOL) = VOLmx - VOLmn Margen de uno: Margen de variacin de la tensin de salida (VO) dentro del cual sta es reconocida como nivel alto por la puerta. MARGEN DEL UNO (VOH) = VOHmx - VOHmn Puntos de transicin: Delimitan los valores crticos de la tensin de salida. VOLmx : Voltaje mximo que se puede obtener a la salida de una puerta cuando sta se encuentra a nivel bajo 0. VOHmn : Voltaje mnimo que se puede obtener a la salida de una puerta cuando sta se encuentra a nivel alto 1. VIH(mx) VIH
1 ALTO
VOH(mx) VOH
1 ALTO
VIH(mn)
No predecible 0 BAJO No predecible
VOH(mn)
VIL(mx) VOL VIL(mn)

Figura 4-3. Niveles lgicos.
VIL
0 BAJO
VOL(mx) VOL(mn)
2.1.2.- Inmunidad al ruido.

Se denomina ruido a cualquier perturbacin involuntaria que puede originar un cambio no deseado en la salida del circuito. El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin cercanas o por picos de la corriente de alimentacin. Para no verse afectado por el ruido, los circuitos lgicos deben tener cierta inmunidad al ruido, que se define como la capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida. Por ejemplo, si la tensin de ruido en la entrada de una puerta hace que la tensin de nivel alto caiga por debajo de VIHmn el funcionamiento no ser predecible. Del mismo modo si el ruido hace que la tensin de entrada para el estado bajo pase por encima de VILmx, se crea una condicin indeterminada como se ilustra en la Figura 4-4. VOH VIH 0 VIHmn
VILmx 0 VIL
Figura 4-4. Efecto del ruido.
VOL
Para evitar la presencia de errores provocados por el ruido, los fabricantes establecen un margen de seguridad conocido como MARGEN DE RUIDO para no sobrepasar los valores crticos de tensin. En la Figura 4-5 tenemos los valores crticos de las tensiones de entrada y salida de una puerta lgica y los mrgenes de ruido a nivel alto y bajo.
Salida de la puerta 1
VOH(mn) VNIH VIH(mn) VIL(mx) VNIL VOL(mx)
Entrada de la puerta 2
Figura 4-5. Inmunidad al ruido.
Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la tensin mnima de salida a nivel alto debe ser igual o superior a VIHmn. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitir una tensin de salida inferior a VIHmn ms el margen de ruido a nivel alto (VNIH): VOHmn = VIHmn + VNIH
Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOLmx = VILmx - VNIL Margen de ruido a nivel bajo (VNIL):
VNIL = VILmx - VOLmx Margen de ruido a nivel alto (VNIH):
VNIH = VOHmn - VIHmn
2.1.3.- Corrientes.
El fabricante nos da los valores de las corrientes de entrada: IILmx Intensidad mxima de la entrada de una puerta cuando est en estado bajo (el signo negativo indica que esta corriente fluye hacia el exterior del dispositivo). IIHmx Intensidad mxima de entrada de una puerta cuando est en estado alto.
0 IIL
+5V IIH 1
Figura 4-6. Corrientes de entrada
Y de salida: IOLmx Capacidad que tiene la puerta para absorber una intensidad cuando la salida se encuentra a nivel bajo. La puerta acta como sumidero de corriente. IOHmx Intensidad que puede suministrar la puerta cuando la salida est a nivel alto. En este caso la puerta entrega corriente (fuente) a las entradas de las puertas de carga.
IIL IOL 1 0 IIL
IIH IOH 0 1
Figura 4-7. Corrientes de salida
IIH
2.1.4.- Fan-out.
Cuando la salida de una puerta lgica se conecta a una o ms entradas de otras puertas se genera una carga en la puerta excitadora. Existe un lmite para el nmero de entradas que una cierta puerta puede excitar. Este lmite se denomina fan-out o cargabilidad de la puerta. Al conectar ms puertas de carga a una puerta excitadora, la corriente de fuente aumenta y con ello la cada de tensin interna de la puerta excitadora haciendo que la tensin de salida VOH disminuya. Si se conecta un nmero excesivo de puertas de carga, la tensin VOH puede caer por debajo de su valor mnimo VOH mn, lo que supone un fallo en el funcionamiento del circuito. Adems al aumentar la corriente de fuente, aumenta la disipacin de potencia de la puerta excitadora.
+5V
1 1
IOH (fuente)
IIH(1)
IIH(2)
IIH(n)
Figura 4-8. Carga en estado alto.

+ 5V
0 1
IOL
IIL(1)
(absorbida)
+ 5V
IIL(2) + 5V
IIL(n)
Figura 4-9. Carga en estado bajo.
La corriente total de sumidero (absorbida) tambin aumenta con cada entrada que se aade, como muestra la Figura 4-9. Al aumentar esta corriente, la cada de tensin interna de la puerta excitadora aumenta haciendo que VOL aumente. Si se aade un nmero demasiado grande de puertas, VOL se har mayor que VOLmx producindose un dato errneo en la salida. A de cumplirse: IOL IIL 2etapa IOH IIH 2etapa
El fan-out puede venir expresado de dos formas distintas: a) Respecto a la misma familia lgica. Se obtienen dos valores de fan-out uno a nivel alto y otro a nivel bajo, que nos indicarn el mximo nmero de puertas que puede gobernar otra puerta de la misma familia lgica. Fan out (L) = I OLmx IIL Fan out (H) = I OHmx IIH
b) Respecto a la unidad de carga (TTL estndar). Se obtienen dos valores de fan-out (uno a nivel alto y otro a nivel bajo) referidos a la unidad de carga utilizada por el fabricante (U.L. = 1,6 mA, U.H = 40 A), que nos indicarn el mximo nmero de puertas TTL estndar que puede gobernar una puerta de una familia concreta. Fan out (L) = IOLmx (U .L.) 1,6mA Fan out (H) = I OHmx (U .H .) 40 A
Los valores dados por el fabricante de 1,6 mA como U.L.(unidad de carga a nivel bajo) y de 40 A como U.H.(unidad de carga a nivel alto) son los correspondientes a las corrientes IIL y IIH de una puerta TTL estndar (como se ver ms adelante).
2.1.5.- Disipacin de potencia.

Por una puerta lgica circula corriente procedente de una fuente de alimentacin continua. Cuando el estado de la salida de la puerta es alto circula una corriente ICCH y cuando est a nivel bajo circula ICCL. Al aplicar impulsos a las entradas de una puerta, la salida conmuta entre los estados alto y bajo por lo que la corriente de alimentacin vara entre ICCH y ICCL. Por esto, la disipacin de potencia de una puerta lgica se calcula efectuando la media aritmtica de los dos resultados (los clculos se realizan en vaco, sin ninguna carga conectada a la salida de la puerta).
PDmedia =
I CCH VCC + I CCL VCC 2
2.2.- Caractersticas dinmicas.

La mayora de aplicaciones de los circuitos integrados de las distintas familias lgicas se basan en el funcionamiento de los mismos en rgimen de conmutacin, es decir, en rgimen dinmico.
2.2.1.- Retardo de propagacin.

Cuando una seal se propaga a travs de un circuito electrnico, siempre experimenta un retardo de tiempo. Un cambio de nivel de salida siempre se produce en cierto tiempo, llamado tiempo de retardo de propagacin, despus de que se ha realizado un cambio en las entradas.
Existen dos tiempos de propagacin: tpLH : Tiempo entre un determinado punto del pulso de entrada (50% del flanco) y el correspondiente punto (50% del flanco) del impulso de salida cuando la salida cambia de nivel bajo a nivel alto. tpHL : Tiempo entre un determinado punto del pulso de entrada (50% del flanco) y el correspondiente punto (50% del flanco) del impulso de salida cuando la salida cambia de nivel alto a nivel bajo. tpD : Tiempo de propagacin medio. Debido a que los tiempos tpLH y tpH no son iguales en una misma puerta, se da el tiempo de propagacin medio:
t pD =
t pLH + t pHL 2
En la Figura 4-10 se pueden apreciar estos tiempos para una puerta no inversora. H VI 50% L 50% H
VO L
50%
50% L
tpLH
tpHL
Figura 4-10. Retardos de una puerta no inversora.
El retardo de propagacin de una puerta limita la frecuencia a la que puede trabajar. Cuanto mayor es el retardo de propagacin, menor es la frecuencia mxima. Luego, un circuito de muy alta velocidad ser aquel que tenga un retardo de propagacin muy pequeo.
2.2.2.- Producto: tpD x potencia.

Ya que la mayora de aplicaciones trabajarn en rgimen dinmico la velocidad de conmutacin de los circuitos debe ser muy elevada. De esta manera, la velocidad de un circuito junto con la disipacin de potencia se convierten en los factores determinantes de la calidad de una familia lgica. Para facilitar la comparacin de unas familias lgicas con otras, estas dos caractersticas se suelen dar unidas en un producto entre ambas expresado en pJ (picoJulios). La potencia que se utiliza en esta expresin se refiere al rgimen esttico (cuando trabajamos en conmutacin, la potencia de una puerta se incrementa debido a su elevada rapidez, al aumentar la corriente Icc). El fabricante intentar minimizar en lo posible este producto.
3.- Clasificacin de las familias lgicas.

La inmensa mayora de circuitos integrados (CIs ) digitales se dividen en familias lgicas. Cada familia particular est basada en un tipo particular de circuito. Todos los elementos de una familia lgica son compatibles entre s, es decir, operan con los mismos niveles lgicos, pudiendo la salida de un elemento alimentar la entrada de otro. Las principales son estas: Lgica resistencia transistor (RTL, resistor-transistor logic). Lgica de diodos. Lgica diodo transistor(DTL, diode transistor logic). Lgica transistor transistor (TTL, transistor transistor logic). Lgica de emisores acoplados (ECL, emitter coupled logic). De semiconductor de xido de metal (MOS, metal oxide semiconductor). Complementaria de semiconductor de xido de metal (CMOS, complementary metal oxide semiconductor ). Cada familia lgica se ha diseado para una aplicacin diferente y cada una tiene sus ventajas e inconvenientes. La tabla 4.2 ofrece una comparacin de cuatro de las familias lgicas ms importantes respecto a cinco parmetros.
Tabla 4-2. Comparacin de familias lgicas.
Parmetro Puerta bsica Fan-out Potencia por puerta(mW) Inmunidad al ruido tpD (ns)
TTL NAND 10 1-22 Muy buena 1,5 - 33
ECL OR/NOR 25 4 - 55 Buena 1-4
NMOS NAND-NOR 20 0,2 10 Buena 30 -300
CMOS NAND NOR > 50 1 a 1MHz Excelente 1,5 - 200
En algunas familias, como la TTL existen subclasificaciones dentro de la misma familia, que potencian alguna caracterstica especial.
4.- Familias TTL.

TTL es una de las familias lgicas de uso ms extendido, en particular para aplicaciones que requieran pequea y mediana escala de integracin (SSI y MSI). Una amplia gama de fabricantes producen circuitos con esta tecnologa. La familia estndar de componentes TTL contiene un amplio espectro de circuitos, cada uno de los cuales est especificado por un nmero de serie genrico que empieza con los dgitos 54 o 74. Los dispositivos que empiezan por 54 estn especificados para trabajar dentro de un intervalo de temperaturas, de 55 a 125C, mientras que los que empiezan con 74 estn limitados al rango de 0C a 70C. Al prefijo de dos dgitos le sigue un cdigo de 2 o 3 dgitos que representa la funcin del dispositivo, por ejemplo el circuito integrado 7400 contiene 4 puertas NAND de 2 entradas.
10
Adems de los dispositivos 54XX y 74XX estndar, existen familias relacionadas con caractersticas modificadas. Estas se definen mediante letras despus del prefijo 54 o 74, por ejemplo un 74L00 es una versin de baja potencia del 7400. El transistor bipolar (BJT) es el elemento activo de conmutacin utilizado en todos los circuitos TTL.
4.1.- El transistor bipolar.

Un transistor bipolar (BJT) posee tres terminales base, emisor y colector y tiene dos uniones: la unin base-emisor y la unin base-colector. La operacin bsica de conmutacin es la siguiente: cuando la base es aproximadamente 0,7 V, ms positiva que el emisor y se proporciona sufiente corriente de base, el transistor conduce y entra en saturacin. Idealmente acta como un interruptor cerrado entre el colector y el emisor, como ilustra la Figura 4-11. Cuando la base est a menos de 0,7 V por encima del emisor, el transistor no conduce y acta como un interruptor abierto entre el colector y el emisor, como muestra la parte (b). Un nivel alto en la base pone en conduccin al transistor (on), por lo que acta como interruptor cerrado y un nivel bajo bloquea el transistor (off) por lo que trabaja como interruptor abierto.
Vcc
(a)
Vcc
Vcc
(b)
Vcc
RC IB VI =+V ON
RC
RC
RC
VI =0V
OFF
Figura 4-11. Conmutacin ideal del BJT. (a) Transistor saturado. (b) Transistor en corte.
4.2. Inversor TTL.

La Figura 4-12 muestra un circuito TTL estndar para una puerta inversora. La combinacin de los transistores T3 y T4 forma el circuito de salida, a menudo denominado totem-pole. Cuando la entrada es un nivel alto, la unin base-emisor de T1 se polariza en inversa y la unin base-colector en directa. Esto permite que la corriente atraviese R1 y la unin basecolector de T1 llevando a T2 a saturacin. Como resultado, T2 excita a T3 y su tensin de colector, que es la salida, es prxima al potencial de tierra (T4 se mantiene bloqueado). Por consiguiente se obtiene una salida a nivel bajo para una entrada a nivel alto. Cuando la entrada est a nivel bajo, la unin base-emisor de T1 se polariza en directa y la unin base-colector en inversa, por lo que se genera una corriente a travs de R1 y de la unin base-emisor de T1. En la base de T2 no hay corriente por lo que no conduce. El colector T2 est a nivel alto, lo que pone en conduccin a T4. El transistor T4 saturado proporciona un camino de baja resistencia desde Vcc hasta la salida. Por tanto, un nivel bajo a la entrada da lugar a un nivel alto en la salida. El diodo D1 evita los picos negativos de tensin en la entrada que podran daar a T1 y el diodo D2 asegura que T4 quede bloqueado cuando T2 conduce.
11
Vcc= +5V R2 1.6K R3 130 R2 1.6K
Vcc= +5V R3 130
R1 4K
R1 4K
T4 Entrada +V (1) Entrada 0V (0) Salida 0,2V (0) T3 D1 R4 1K 0V D1 R4 1K
T4
T1
T2
D2
T1 T2
D2 Salida 5V (1)
T3
0V
Figura 4-12. Inversor TTL. (a) Entrada a nivel alto. (b) Entrada a nivel bajo.
4.3.- Caractersticas de las puertas TTL estndar.

Niveles lgicos de entrada y salida Mnimo VIL VIH VOL VOH Inmunidad al ruido VNIH = VOH(mn) VIH(mn) = 2,4 2,0 = 0,4 V VNIL = VIL(mx) - VOL(mx) = 0,8 0,4 = 0,4 V Por tanto, la inmunidad al ruido de cada estado lgico es de 0,4V. Corrientes de entrada y fan-out (NAND 7400) IIH = 40 A IOH = 400 A IIL = 1,6 mA IOL = 16 mA Fan out L = Fan out H = IOH 400 = = 10 IIH 40 IOL 16 = = 10 IIL 1,6 __ 2,0 __ 2,4 Tpico __ __ 0,2 3,6 Mximo 0,8 __ 0,4 __
Caractersticas de conmutacin Mnimo tpHL (ns) tpLH (ns) __ __ Tpico 7 11 Mximo 15 22
12
Vcc= +5V 130
4K
1.6K
T4
A B
T1
D3 T2 X T3
A 0 0 1 1
B 0 1 0 1
X 1 1 1 0
D1
D2
1K 0V
Figura 4-13. Puerta NAND TTL de dos entradas.
4.4.- Tipos de salidas.

Hasta ahora slo se ha nombrado el tipo de salida totem-pole, pero los circuitos TTL disponen de otros tipos de salida: en colector abierto y tri-estado. 1. Totem- pole: Es el tipo de salida ms usual. Hay que tener en cuenta que no podemos unir las salidas de circuitos totem-pole (Figura 4-14) porque se produce una corriente excesiva y dara lugar a daos en el dispositivo.
+5V +5V
ON T4 D3 X OFF T3 Y
OFF T4 D3
A B X C D
ON T3
0V
0V
Figura 4-14. Uso incorrecto de circuitos con salida totem-pole.
2. OpenColector: La salida se toma del colector del transistor T3 (Figura 4-15). Para que el circuito funcione se debe conectar una resistencia de pull-up externa entre la salida y la fuente de alimentacin. Cuando T3 no conduce la salida es llevada a Vcc a travs de la resistencia externa. Cuando T3 se satura, la salida se lleva a un potencial prximo a tierra a travs del transistor saturado. La eleccin del valor de la resistencia es un compromiso entre la disipacin de potencia y la velocidad. Las resistencias de valor alto reducen al corriente de colector, y por tanto la potencia, pero tambin limitan la velocidad. An con valores de resistencia bajos el circuito en colector abierto no es tan rpido como el totem-pole.
13
Vcc= +5V
4K
1.6K
A B
T1
T2 X T3 0V
D1
D2
1K
Figura 4.15. Puerta NAND TTL salida open-colector. Una de las ventajas de las puertas de colector abierto es que sus salidas se pueden conectar en paralelo para formar una configuracin AND cableada. La funcin AND cableada resulta de particular inters cuando se deben combinar muchas entradas, pues se elimina la necesidad de disponer de puertas de muchas entradas. En todos los circuitos de AND cableada se requiere una resistencia externa (Figura 4-16).
Vcc
A B C D E F G H
oc oc oc
V X Y Z
X X = VXYZ
A B C D E F G H
V X
X = VXYZ
X Y Z
oc
(a) Salidas open-colector
(b) Salidas totem-pole
(a)
Figura 4-16. Conexin AND de salidas. Vcc Vcc
(b)
Rp
Rp
T1
ON
T1
OFF
T2
OFF
T2
OFF
T3
OFF
T3
OFF
Figura 4-17. AND cableada. (a) Una o ms salidas a 0 .(b) Todas las salidas a 1. Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica
14
3. Tri-estado. Las puertas lgicas convencionales tienen dos estados de salida posibles: 0 y 1. En algunas circunstancias resulta conveniente contar con un tercer estado que corresponde a una condicin de alta impedancia, en la que se permite que la salida flote. El voltaje de salida estar determinado por el circuito exterior que se conecte. La salida de la puerta se habilita o se deshabilita mediante una seal de control (Figura 4-18). Los dispositivos de tres estados se usan en la creacin de buses en los que las salidas de varios dispositivos estn conectadas entre s. Cada dispositivo puede entonces colocar datos sobre la lnea siempre y cuando se habilite la salida de un solo dispositivo a la vez. Las salidas deshabilitadas no afectarn a la seal del bus. La salida de la puerta se habilita o deshabilita mediante una entrada de control C. La Figura 4-18 muestra una puerta con una entrada de control C activa a nivel bajo, es decir, la salida se habilita si C =0 A B C
C 0 0 0 0 1 A 0 0 1 1 X B 0 1 0 1 X X 1 1 1 0 Z
X X
(a) Funcionamiento de C.I. tri-estado
(b) Uso de C.I. con salida tri-estado
Figura 4-18. Salida tri-estado.
4.5.- Otras familias TTL.

Poseen caractersticas de funcionamiento particulares. TTL de bajo consumo (54L/74L): La serie 54L/74L se distingue por su bajo consumo de potencia. Los valores de las resistencias del circuito son mayores que las de la puerta estndar. Cuanto mayor sea la resistencia menor ser la corriente, y por consiguiente, menor potencia se disipar. Sin embargo, el ahorro de potencia se paga con una prdida de velocidad. TTL Schottky (54S/74S): Poseen alta velocidad porque usan transistores y diodos Schottky en lugar de los componentes tradicionales. TTL Schottky de bajo consumo (54LS/74LS): Combinan consideraciones de velocidad y consumo de potencia. TTL Schottky avanzada y Schottky de bajo consumo avanzada (54AS/74AS, 54ALS/74ALS): Son versiones avanzadas de las series S y SL. Existe una versin de las serie AS que se designa como la serie F o FAST (rpida).
15
Tabla 4-3. Comparacin de familias lgicas TTL.
Familia Estndar Bajo consumo Schottky Schottky bajo consumo Schottky avanzada Schottky bajo avanzada consumo
Descriptor 74XX 74LXX 74SXX 74LSXX 74ASXX 74ALSXX
Fan-out 10 2,5 12,5 5
tpD (ns) 9 33 3 9,5 1,5 4
Potencia/puerta (mW) 10 1 19 2 8,5 1
4.6. Consideraciones prcticas sobre circuitos TTL.

Un circuito TTL con unas salida totem-pole tiene limitada la cantidad de corriente que puede absorber (16 mA para la lgica TTL estndar y a 20 mA para la lgica TTL AS). En muchas aplicaciones especiales, una puerta tiene que excitar a dispositivos externos tales como LEDs, lmparas o rels, que pueden requerir ms corriente que la que proporcionan estos dispositivos. +5 V Generalmente para excitar LEDs, lmparas o rels, se utilizan circuitos con salidas en colector abierto. El transistor de salida se conecta al LED o a la lmpara como se muestra en la Figura 4-19. Se utiliza una resistencia de limitacin para mantener la corriente por debajo de la corriente mxima del LED. Cuando la salida de la puerta sea un nivel bajo, el LED se encender.
Figura 4-19 Excitacin de un LED.
Otra consideracin importante es que las entradas sin conectar de una puerta TTL actan como si tuvieran un nivel lgico alto. Sin embargo, debido a la sensibilidad al ruido, es mejor no dejar las entradas no utilizadas desconectadas.
16
5.- Familias CMOS.

Para construir circuitos integrados digitales adems de los transistores bipolares se emplean circuitos basados en transistores MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS). Hoy en da rara vez se usa la tecnologa PMOS. Los circuitos NMOS son ms fciles de fabricar, y por tanto ms econmicos. Pero la tecnologa CMOS es ahora la dominante debido a su bajo consumo. Las siglas CMOS corresponden a Complementary Metal-Oxide Semiconductor. El trmino complementario se refiere a la utilizacin de dos tipos de transistores en el circuito de salida, en una configuracin similar a la ttem-pole de la familia TTL. Se usan conjuntamente MOSFET de canal n y de canal p. El primer fabricante que produjo lgica CMOS, denomin a estos circuitos integrados como la serie 4000 (4000, 4001, etc.), este sistema de numeracin fue adoptado por otros fabricantes. Sin embargo algunos fabricantes han producido una amplia gama de componentes CMOS que siguen las funciones y asignacin de pines de las familias TTL 74XX, stos reciben nmeros de serie como 74CXX, 74HCXX, 74HCTXX, 74ACXX o 74ACTXX, en los cuales la C significa CMOS; la A indica que son dispositivos avanzados y la T indica que estos dispositivos son compatibles con los de las familias TTL (trabajan con los niveles lgicos y de alimentacin TTL).
5.1.- El transistor MOSFET.

Los transistores de efecto campo de semiconductor de metal-xido (MOSFET) son los elementos activos de conmutacin de los circuitos CMOS. Estos dispositivos difieren enormemente tanto en la construccin como en el funcionamiento interno de los BJTs pero, bsicamente, su accin de conmutacin es la misma. En aplicaciones digitales al igual que suceda con los transistores bipolares adoptan dos estados si nos limitamos a trabajar en unos intervalos de voltaje (1 y 0) asemejndose a interruptores cerrados o abiertos (Figura 4-20). + 5V (a) + 5V
Puerta (G) Fuente (S) Drenador (D)
+ 5V
+ 5V
D
+ 5V
RON
(pequea)
0V
G S
ROFF
(grande)
+ 5V (b)
S
+ 5V
+ 5V
+ 5V
0V
RON
G D
(pequea)
+ 5V
G D
ROFF
(grande)
Figura 4-20. Conmutacin del transistor MOSFET. (a) Canal n. (b) Canal p.
17
Los tres terminales de un MOSFET como se puede ver en la Figura 4-20 son: puerta, drenador y fuente. Cuando la tensin de puerta de un MOSFET de canal n es ms positiva que la fuente, el MOSFET conduce (ON) y la resistencia entre drenador y fuente es pequea. Cuando la tensin puerta-fuente es cero, el MOSFET no conduce. Los MOSFET de canal p funcionan con polaridades de tensin opuestas.
5.2.- Inversor CMOS.

La lgica MOS complementaria utiliza MOSFET de canal n y de canal p como muestra la Figura 4-21. VDD VDD
S
T1
G
T1
D D
Entrada
G
Salida T2
Salida
T2
S
0V
0V
Figura 4-21. Inversor lgico CMOS. (a) Arquitectura interna. (b) Circuito equivalente.
Cuando el voltaje de entrada est cerca de 0 V, no conduce (OFF) el dispositivo de canal n T2 pero conduce (ON) el dispositivo de canal p T1. Cuando el voltaje de entrada est prximo al voltaje de alimentacin, la conduccin se invierte y T1 no conduce y T2 s. El circuito de la Figura 4-21 se puede representar mediante el esquema de la derecha (b). Con el conmutador T1 cerrado y T2 abierto, la salida est a nivel alto y con T2 cerrado y T1 abierto, la salida est a nivel bajo.
5.3. Caractersticas de las puertas CMOS de la serie 4000.

Voltaje de alimentacin: 3V VDD 18V Niveles lgicos de entrada y salida VIL(mx) VIH(mn) VOL(mx) VOH(mn) Inmunidad al ruido VNIH = VOH(min) VIH(min) = VDD 0,7x VDD = 0,3 x VDD VNIL = VIL(mx) - VOL(mx) = 0,3 x VDD 0 = 0,3 x VDD con VDD = 5V VNIH= VNIL=1,5V 0,3 x VDD 0,7 x VDD 0 VDD
18
Fan-out. Si no se requiere un funcionamiento de alta velocidad, se pueden conectar hasta 50 puertas a una misma salida. Retardo de propagacin. Las primeras puertas CMOS de las serie 4000 son por lo general ms lentas que las puertas de las familias TTL. En aos recientes ha aumentado considerablemente la velocidad de funcionamiento, las familias 74ACXX y 74ACTXX tienen tiempos de retardo de ns. Disipacin de potencia. Uno de los principales motivos del empleo de la lgica CMOS es su muy bajo consumo de potencia. El consumo en reposo es muy bajo, aumentando conforme aumenta la velocidad de conmutacin. Para un voltaje de alimentacin de 5V, una puerta CMOS consume 1nW a 1KHz, pero aumenta a 1mW, si trabajamos a 1MHz. En frecuencias por encima de 10MHz el consumo es mayor que las puertas de la familia 74LSXX. Entradas CMOS. Son muy sensibles a la electricidad esttica y no pueden dejarse sin conectar. Todas las entradas no utilizadas deben conectarse a nivel alto o bajo.
El inversor sencillo de la Figura 4-21 se puede modificar para proporcionar otras funciones lgicas. En la Figura 4-22 se muestra una puerta NAND de dos entradas. VDD
B A Salida
0V
Figura 4-22. Puerta NAND CMOS.
19
6.- Compatibilidad TTL-CMOS.

6.1.- Conexin TTL-CMOS.
Los niveles lgicos de salida tpicos para una puerta TTL con salida totem pole son 3,6V (1) y 0,2V (0). La entrada de una puerta CMOS interpreta cualquier voltaje menor de 0,3xVDD como 0 lgico y cualquier voltaje mayor de 0,7xVDD como 1 lgico, para una alimentacin de VDD = 5V, VIL(mx) = 1,5V y VIH(mn)= 3,5V. Como se puede observar la salida TTL a nivel alto no es lo bastante alta como para garantizar que se interprete como un 1 en la puerta CMOS. Para solucionar esto se aade una resistencia de pull-up a la salida de la puerta TTL como muestra la Figura 4-23. VDD VCC
Puerta TTL
VDD R
Puerta CMOS
Figura 4-23. Conexin de puertas TTL-CMOS.
6.2.- Conexin CMOS- TTL.

Los niveles lgicos de salida de las puertas CMOS si VDD = 5V son aproximadamente de 0V y 5V, y por lo tanto resultan compatibles con los niveles de entrada de la lgica TTL. Sin embargo, la corriente de salida de los dispositivos CMOS no es suficientemente alta como para atacar las entradas de las puertas TTL estndar. La familia 74LSXX requiere menos corriente de entrada, por lo que un dispositivo CMOS puede conectarse directamente a otro 74LSXX, que luego se puede usar para conectar otras puertas 74LSXX. Tambin se puede aadir una interfaz entre la lgica CMOS y TTL mediante buffers (Figura 4-24 (b)) 5V 5V
74LSXX
(a)
5V
Puertas 74LSXX
15V
(b) 5V 15V 5V
TTL
Puerta CMOS
CMOS
Buffer
Figura 4-24. Conexin de puertas CMOS-TTL. (a) Mediante una puerta 74LSXX. (b) Mediante un buffer.
20
Ejemplo 4-1: Dado el circuito de la figura calcular el tiempo de propagacin ms desfavorable y razonar si el circuito puede funcionar correctamente.
Caracterstica IIH (A) IIL (mA) Fan-outH (U.H.) Fan-outL (U.L.) tpD (ns)
74XX 40 1,6 10 10 10
74LXX 20 0,4 10 2,5 33
74HXX 50 2 25 12,5 6
74SXX 50 2 25 12,5 3
7404
74LSXX 20 0,4 10 5 10
74S02 L
K 74H08 H 74LS02 74LS00
J 74S02 74S32 74LS00 G
74L04
74H00
74L04
74LS00
Resolucin a) Tras denominar a las distintas puertas con letras desde la A a la L, se estudia el tiempo de propagacin en el recorrido A L o I L , porque a primera vista parece el ms desfavorable. El tiempo de propagacin desde que la seal entra en la puerta A o I hasta que se produce la salida correspondiente a esta entrada en la puerta L, se calcula como suma de los tiempos de propagacin de cada una de las puertas desde A a L: tpD(I L) = tpD I + tpD H + tpD J + tpD K + tpD L = 10 + 10 + 6 + 10 + 3 = 39 ns Sin embargo analizando el tipo de puertas empleado en el circuito se aprecia que el recorrido A C o el recorrido AB poseen mayor tiempo de retardo: tpD(A B) = tpD A + tpD B = 10 + 33 = 43 ns tpD = 43 ns
b) Para asegurar el correcto funcionamiento del circuito ha de cumplirse que la corriente de salida de cada puerta sea igual o superior a la suma de las corrientes de entrada de las puertas de la etapa siguiente, es decir, IOL IIL y IOH IIH.
21
La primera puerta que a de ser objeto de estudio es la puerta A porque su salida est conectada a ocho entradas de otras puertas (B, C, D las dos entradas de esta puerta provienen de A, E, F , G y H). Las corrientes de salida se calculan a partir de: Fan out (L) = I OLmx I (U .L.) y Fan out (H) = OHmx (U .H .) 1.6mA 40 A
Al despejar y sustituir los valores de fan-out para la puerta A perteneciente a la familia 74LSXX, se obtiene: I OLmx = Fan out (L) 1.6mA = 5 1.6mA = 8 mA I OHmn = Fan out (H) 40 A = 10 40 A = 400 A La suma de las corrientes de entrada a nivel bajo ser: IIL = IILB + IILC + 2 xIILD + IILE + IILF + IILG + IILH IIL = 0,4 + 0,4 + 2 x 2 + 2 + 2 + 0,4 + 0,4 = 9,6 mA. Como IIL = 9,6 mA < IOLmx = 8 mA
No se puede garantizar que el circuito funcionar correctamente.
22

Logicas PDF

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Logicas PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

2 I.T.

I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

Figura 4-1. Seccin de CI.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

Figura 4-2. Disposicin comn de pines en circuitos integrados.

N de puertas 1 - 11 12 100 101 1000

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

2.- Caractersticas funcionales de las familias lgicas.

2.1- Caractersticas estticas.

2.1.1. Niveles lgicos

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

VIL(mx) VOL VIL(mn)

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

2.1.2.- Inmunidad al ruido.

VOH(mn) VNIH VIH(mn) VIL(mx) VNIL VOL(mx)

Figura 4-5. Inmunidad al ruido.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

VNIL = VILmx - VOLmx Margen de ruido a nivel alto (VNIH):

VNIH = VOHmn - VIHmn

IIL IOL 1 0 IIL

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

Figura 4-8. Carga en estado alto.

Figura 4-9. Carga en estado bajo.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

2.1.5.- Disipacin de potencia.

I CCH VCC + I CCL VCC 2

2.2.- Caractersticas dinmicas.

2.2.1.- Retardo de propagacin.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

Figura 4-10. Retardos de una puerta no inversora.

2.2.2.- Producto: tpD x potencia.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

3.- Clasificacin de las familias lgicas.

TTL NAND 10 1-22 Muy buena 1,5 - 33

ECL OR/NOR 25 4 - 55 Buena 1-4

NMOS NAND-NOR 20 0,2 10 Buena 30 -300

CMOS NAND NOR > 50 1 a 1MHz Excelente 1,5 - 200

4.- Familias TTL.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

2 I.T.I (ELECTRICIDAD) T-4 Introduccin a las familias lgicas

Electrnica Digital (HB4)

4.1.- El transistor bipolar.

4.2. Inversor TTL.

Universidad Politcnica de Cartagena. Departamento de Tecnologa Electrnica

Caractersticas de conmutacin Mnimo tpHL (ns) tpLH (ns) Tpico 7 11 Mximo 15 22