Clase 09 - PWM

Modulo PWM de la Familia DSPIC33E/PIC24E
MODULO PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

CARACTERSTICAS DEL MDULO PWM
El mdulo de PWM de alta velocidad posee las siguientes caractersticas: Hasta cuatro generadores PWM, cada uno con una base de tiempo individual Dos salidas PWM por cada generador PWM Perodo individual y ciclo de trabajo para cada salida PWM El ciclo til, el tiempo muerto, cambio de fase y la resolucin de frecuencia igual al reloj del sistema fuente (TOSC) Entrada de falla Independiente y de corriente lmite de hasta 8 salidas PWM Modo de Salida redundante Modo de salida independiente Modo de salida Push-Pull Modo de salida complementaria Modo PWM centro alineado y Flanco alineado Anulacin de control de salida Disparo de Eventos Especiales Captura del valor PWM Pre-escalador de reloj de entrada Disparo para el ADC por PWM Frecuencia Independiente de PWM, ciclo de trabajo y cambios en desplazamiento de fase Funcionalidad de supresin de primer flanco (LEB=Leading-Edge Blanking) Compensacin de tiempo muerto Reloj de salida para conmutacin (Modo Chop)
UNEXPO-Pto.Ordaz Prof. Rafael Surga MICROPROCESADORES

Arquitectura del Mdulo PWM de alta velocidad
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Arquitectura del Mdulo PWM de alta velocidad
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

El mdulo PWM de alta velocidad contiene varios generadores PWM. Cada generador de PWM proporciona dos salidas PWM: PWMxH y PWMxL. Un generador de base de tiempo maestro proporciona una seal sncrona como una base de tiempo comn para sincronizar las diversas salidas de PWM. Cada generador puede funcionar de forma independiente o de forma sincronizada con la base de tiempo principal. Las salidas individuales del PWM estn disponibles en los pines de salida del dispositivo. Las seales de falla de entrada y de lmite de corriente, cuando se activan, vigilan y protegen el sistema mediante la colocacin de las salidas PWM en un conocido estado "seguro". Cada generador de PWM puede generar un disparo de eventos especiales para el mdulo ADC para muestrear la seal analgica en una instante especfico durante el perodo PWM sobre la base de tiempo maestro. El mdulo PWM de alta velocidad puede sincronizarse con una seal externa, o puede actuar como una fuente de sincronizacin para cualquier dispositivo externo. El pin de entrada SYNCIx , puede sincronizar el mdulo de PWM de alta velocidad con una seal externa. El pin de salida SYNCOx proporciona una seal sncrona a un dispositivo externo. El mdulo de PWM de alta velocidad se puede utilizar para una amplia variedad de aplicaciones de control y conversin de potencia que requieren: Altas frecuencias de operacin con buena resolucin Capacidad para controlar dinmicamente los parmetros de PWM como el ciclo de trabajo, el perodo y el tiempo muerto Capacidad para controlar de forma independiente cada PWM Capacidad para controlar sincrnicamente todos PWMs Asignacin de recursos independiente para cada generador PWM Capacidad de manejo de fallas

Diagrama de Interconexin de los registros del Mdulo PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Diagrama de Interconexin de los registros del Mdulo PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Seleccin de reloj PWM
El reloj del sistema se utiliza para generar el reloj interno para el mdulo de PWM de alta velocidad. La Resolucin de tiempo mximo para este mdulo es TOSC.
Base de tiempo
Cada salida PWM en un generador PWM puede utilizar la base de tiempo maestro o una base de tiempo independiente. El reloj de entrada del mdulo PWM de alta velocidad tiene opciones prescaler (divisor) de 1:1 a 1:64, que se pueden seleccionar mediante los bits (PCLKDIV <2:0>) en el registro divisor de reloj PWM (PTCON2 <2:0>). El valor preescalado tambin afectar la resolucin PWM, lo que ayuda a reducir el consumo de energa del Mdulo PWM de alta velocidad. El reloj preescalado es la entrada para la lgica de control de reloj PWM. La velocidad mxima de reloj es un ciclo de trabajo y la resolucin del perodo es de TOSC. Por ejemplo: Si se selecciona una opcin de pre-escalador de 1:2, se pueden ajustar el ciclo de trabajo PWM y la resolucin del perodo en TOSC * 2. De este modo, el consumo de energa del mdulo de PWM de alta velocidad sera reducido en aproximadamente un 50 por ciento de la operacin de velocidad mxima. Si se selecciona una opcin de pre-escalador de 1:4, se pueden ajustar el ciclo de trabajo PWM y la resolucin del perodo en TOSC * 4. De este modo, el consumo de energa del mdulo de PWM de alta velocidad sera reducido en aproximadamente un 75 por ciento de la operacin de velocidad mxima. El mdulo PWM de alta velocidad puede funcionar en modo flanco o centro alineado para el tiempo base.
Prof. Rafael Surga
UNEXPO-Pto.Ordaz
MICROPROCESADORES

Modo PWM Flanco Alineado
La forma de onda PWM del modo flanco alineado se observa en la diapositiva siguiente. Para crear el flanco alineado, un temporizador o contador circuito cuenta hacia arriba desde cero hasta un valor mximo especificado, llamado Perodo. Otro registro contiene el valor del ciclo til, el cual es constantemente comparado con el valor del temporizador. Cuando el temporizador o el valor del contador es menor que o igual que el valor del ciclo til la seal de salida del PWM se activa. Cuando el valor del contador de tiempo excede el valor del ciclo til, la seal de salida del PWM se desactiva. Cuando el valor del temporizador es mayor o igual que el valor del perodo, el temporizador se reinicia a s mismo y el proceso se repite.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modo PWM Flanco Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo PWM Centro Alineado
El modo centro alineado PWM se observa en la diapositiva siguiente, alinea las seales PWM con respecto a un punto de referencia de modo que la mitad de la seal PWM se produce antes del punto de referencia y la mitad restante de la seal se produce despus de que el punto de referencia. El modo centro alineado es habilitado cuando se seta el bit CAM (PWMCONx <2>). Cuando se trabaja en modo centro alineado, el periodo efectivo del PWM es el doble del valor especificado en los registros PHASEx, debido a que el contador de la base de tiempo independiente en el generador de PWM es contando hacia arriba y luego contando hacia abajo durante el ciclo. La secuencia de conteo Up/Down duplica el valor del perodo del ciclo PWM. Este modo se utiliza en muchas aplicaciones de control de motores.
Nota: El modo de base de tiempo independiente (ITB = 1) debe estar activada para utilizar el Modo alineado al centro. Si ITB = 0, se ignora el bit CAM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo PWM Centro Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Base de tiempo maestro
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Algunas de las tareas comunes de la base de tiempo maestro son los siguientes:
Genera referencia de tiempo para todos los generadores de PWM Genera un disparo de evento especial para el ADC y e interrupcin Soporta la sincronizacin con la seal externa (SYNCIx) Soporta la sincronizacin con dispositivos externos a travs de la seal SYNCOx La base de tiempo principal para un generador PWM se configura mediante la carga de un valor de 16 bits en el registro periodo de base de tiempo primario maestro (PTPER). En el modo de base de tiempo maestro, el valor de los registros PHASEx y SPHASEx proporciona un desplazamiento de fase entre las salidas PWM. El reloj para el temporizador PWM (PMTMR) se deriva del reloj del sistema.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Sincronizacin de Base de Tiempo
La base de tiempo maestro puede ser sincronizado con la seal de sincronizacin externa a travs de la seal de sincronizacin de base de tiempo (SYNCIx). La fuente de sincronizacin (SYNCIx) puede ser seleccionado utilizando los bits SYNCSRC <1:0> del registro (PTCON <5:4>). El bit SYNCPOL (PTCON <9>) selecciona el flanco ascendente o descendente del pulso de sincronizacin, que reinicia el temporizador (PMTMR). La funcin de sincronizacin externa se puede activar o desactivar con el bit SYNCEN (PTCON <7>). El ancho de pulso de la seal de sincronizacin externa (SYNCIx) debe ser ms que el periodo del reloj de entrada despus de la escala para asegurar la deteccin fiable por el tiempo maestro base. Un dispositivo externo tambin se puede sincronizar con la base de tiempo maestro por medio de la Seal de salida de sincronizacin (SYNCOx). Se genera la seal SYNCOx cuando el registro PTPER reinicia el registro PMTMR. El pulso de la seal SYNCOx es 12 * TCY para garantizar que otros dispositivos detectan fiablemente las seales. La polaridad de la seal de SYNCOx se determina por el SYNCPOL bits (PTCON <9>). La seal SYNCOx se puede activar o desactivar seleccionando el bits SYNCOEN (PTCON <8>).

Disparo de Eventos Especiales
El mdulo de PWM de alta velocidad tiene un disparador de eventos especiales maestro que se puede utilizar para la sincronizacin de las conversiones analgico a digital con la base de tiempo de PWM. El ADC y el tiempo de conversin pueden ser programados para producirse durante el perodo PWM. El disparo de eventos especiales permite a la aplicacin diseada por el usuario reducir al mnimo el tiempo transcurrido entre el momento en que resultados de la conversin se adquieren y el tiempo cuando el valor del ciclo de trabajo se actualiza. El disparo de evento especiales se basa en la base de tiempo maestro. El valor del disparador de eventos especiales maestro se carga en el registro de comparacin de evento especial PWM (SEVTCMP). Adems, los bits SEVTPS <3:0> del registro (PTCON <3:0>), controlan la operacin del disparo de evento especial. Para generar un disparo para el mdulo ADC, el valor en el registro PTPER es comparado con el valor del registro SEVTCMP. El disparo de eventos especiales tiene un postscaler que permite una relacin 1:1-1:16. El postscaler est configurado por los bits SEVTPS <3:0> del registro (PTCON <3:0>). El disparo de eventos especiales siempre se genera durante los siguientes casos: En una condicin de comparacin, independientemente del estado de la bandera de habilitacin de interrupcin de eventos especiales (SEIEN) Si el valor de comparacin en el registro SEVTCMP es un valor de cero a un valor mximo de el registro PTPER

Base de tiempo independiente
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
En este modo cada generador de PWM puede funcionar en: Una base de tiempo compartido para las salidas principales (PWMxH) y secundaria (PWMxL) Los perodos de base de tiempo independientes, para ambas salidas PWM (PWMxH y PWMxL) son proporcionada por el registro de desplazamiento de fase primario PWM (PHASEx). Una base de tiempo dedicado para cada una de las salidas primarias (PWMxH) y secundaria (PWMxL) El perodo de base de tiempo independiente para la salida de PWMxH es proporcionada por el valor del registro de desplazamiento de fase primario PWM (PHASEx). El periodo de base de tiempo independiente para las salidas PWMxL es proporcionada por el valor del registro de desplazamiento de fase secundaria PWM (SPHASEx). Los registros PHASEx y SPHASEx proporcionan el valor periodo de tiempo para las salidas PWMx (PWMxH y PWMxL) en el modo de base de tiempo independiente. Nota: Los valores STMRx y PTMRx no se pueden leer
Prof. Rafael Surga
UNEXPO-Pto.Ordaz
MICROPROCESADORES

MODOS DE FUNCIONAMIENTO PWM
El mdulo PWM de alta velocidad es compatible con los siguientes modos de funcionamiento: Modo de salida Push-Pull Modo de salida complementaria Modo de Salida redundante Modo de salida independiente (esta funcin no est disponible en todos los dispositivos) Estos modos de funcionamiento se pueden seleccionar con los bits PMOD <1:0> del registro (IOCONx <11:10>).
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Tabla de modos de trabajo del PWM
Modo de Configuracin Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til maestro y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til maestro y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, flanco alineado Ciclo til y periodos independientes, No hay desplazamiento de fase, centro alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, centro alineado Complementario Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til maestro y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til maestro y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, flanco alineado Ciclo til y periodos independientes, No hay desplazamiento de fase,centro alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, centro alineado
Modo PWM Push-Pull

Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til maestro y fase variable, perodo fijo primario, Flanco-Alineado Ciclo til maestro y fase variable, perodo fijo secundario, Flanco-Alineado Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, flanco alineado Ciclo til y periodos independientes, No hay desplazamiento de fase,centro alineado Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, centro alineado Independiente Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado Ciclo til maestro, fase variable, perodo fijo primario, Flanco-Alineado Ciclo til maestro, fase variable, perodo fijo secundario, Flanco-Alineado Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado Ciclo til maestro, periodos independientes, no hay desplazamiento de fase, flanco alineado Ciclo til y periodos independientes, No hay desplazamiento de fase,centro alineado Ciclo til maestro, periodos independientes, no hay desplazamiento de fase, centro alineado
Redundante

Modo Push-Pull Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
En el modo Push-Pull, las salidas PWM son alternadas en los pines PWMxH y PWMxL

Modo Push-Pull Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
PTPER = 1000; /* Periodo del PWM en tiempo base primario */ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/ PDC1 = 150; PDC2 = 200; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base primario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0000; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull Ciclo til y fase independiente, perodo fijo secundario, Flanco-Alineado
STPER = 1000; /* Periodo del PWM en tiempo base secundario*/ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/ PDC1 = 150; PDC2 = 200; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base secundario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0008; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til maestro y fase independiente, perodo fijo primario, Flanco-Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til maestro y fase independiente, perodo fijo primario, Flanco-Alineado
PTPER = 1000; /* Periodo del PWM en tiempo base primario */ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/
MDC = 200;
/* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base primario, Modo Flanco Alineado y ciclo til maestro */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0100; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til maestro y fase independiente, perodo fijo secundario, Flanco-Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til maestro y fase independiente, perodo fijo secundario, Flanco-Alineado
STPER = 1000; /* Periodo del PWM en tiempo base secundario*/ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/
MDC = 200;
/* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base secundario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0108; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til y periodos independientes, No hay desplazamiento de fase, flanco alineado
/* Configurar periodos en registros fases */ PHASE1 = 1000; PHASE2 = 900; PHASE3 = 800; /* Ciclo til*/ PDC1 = 200; PDC2 = 300; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base independiente, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0200; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, flanco alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, flanco alineado
/* Configurar periodos en registros fases */ PHASE1 = 1000; PHASE2 = 900; PHASE3 = 800; /* Ciclo til*/
MDC = 200;
/* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base independiente, Modo Flanco Alineado y ciclo til maestro*/ PWMCON1 = PWMCON2 = PWMCON3 = 0x0300; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til y periodos independientes, No hay desplazamiento de fase, centro alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til y periodos independientes, No hay desplazamiento de fase, centro alineado
/* Configurar periodos en registros fases */ PHASE1 = 1000; PHASE2 = 900; PHASE3 = 800; /* Ciclo til*/ PDC1 = 200; PDC2 = 300; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base independiente, Modo Centro Alineado y ciclo til independiente*/ PWMCON1 = PWMCON2 = PWMCON3 = 0x0204; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Push-Pull, Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, centro alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Push-Pull, Ciclo til maestro y periodos independientes, no hay desplazamiento de fase, centro alineado
/* Configurar periodos en registros fases */ PHASE1 = 1000; PHASE2 = 900; PHASE3 = 800; /* Ciclo til*/ MDC=200; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Push-Pull */ IOCON1 = IOCON2 = IOCON3 = 0xC800; /* Tiempo base independiente, Modo Centro Alineado y ciclo til maestro*/ PWMCON1 = PWMCON2 = PWMCON3 = 0x0304; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;

Modo Complementario, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
En el modo PWM complementario, la salida PWMxH es el complemento de la salida PWMxL


Modo Complementario, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
PTPER = 1000; /* Periodo del PWM en tiempo base primario */ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/ PDC1 = 150; PDC2 = 200; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 25; ALTDTR1 = ALTDTR2 = ALTDTR3 = 25; /* Modo Complementario */ IOCON1 = IOCON2 = IOCON3 = 0xC000; /* Tiempo base primario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0000; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;
Dems modos complementarios , ver data sheet
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Redundante, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
En el modo de salida PWM redundante, el mdulo PWM de alta velocidad tiene la capacidad de proporcionar dos copias de una seal de salida PWM solo por cada pin par PWM (PWMxH, PWMxL). Este modo Utiliza el registro PDCx para especificar el ciclo de trabajo. En este modo de salida, los dos pines de salida PWM proporcionarn la misma seal PWM a menos el software del usuario especifique una valor invalido de los registros
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Redundante, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
STPER = 1000; /* Periodo del PWM en tiempo base secundario */ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 100; PHASE3 = 200; /* Ciclo til*/ PDC1 = 150; PDC2 = 200; PDC3 = 400; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 0; ALTDTR1 = ALTDTR2 = ALTDTR3 = 0; /* Modo Redundante */ IOCON1 = IOCON2 = IOCON3 = 0xC400; /* Tiempo base primario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0000; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;
Dems modos redundantes, ver data sheet
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Independiente, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

En el modo de salida independiente PWM (PMOD = 11), las salidas de PWM (PWMxH y PWMxL) puede tener diferentes ciclos til. El registro PDCx especifica el ciclo til para la salida PWMxH, mientras que el registro SDCX especifica el ciclo til para la salida PWMxL. Adems, la PWMxH y salidas PWMxL pueden o no tener diferentes perodos o pueden ser desfasadas uno respecto al otro. Cuando ITB = 1, el registro PHASEx especifica el perodo de PWM para la salida y PWMxH y el registro SPHASEx especifica el perodo de PWM para la salida PWMxL Cuando ITB = 0, el registro PHASEx especifica el desplazamiento de fase para la salida PWMxH y el registro SPHASEx especifica el desplazamiento de fase para la salida PWMxL. Nota: En el modo de base de tiempo independiente (ITB = 1), puede que no haya una relacin de fase entre las salidas PWMxH y PWMxL.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo Independiente, Ciclo til y fase independiente, perodo fijo primario, Flanco-Alineado
STPER = 1000; /* Periodo del PWM en tiempo base secundario */ /* Desplazamiento de fase */ PHASE1 = 0; PHASE2 = 200; PHASE3 = 400; SPHASE1 = 100; SPHASE2 = 300; SPHASE3 = 500; /* Ciclo til*/ PDC1 = 100; PDC2 = 300; PDC3 = 500; SDC1 = 200; SDC2 = 400; SDC3 = 600; /* Tiempo muerto*/ DTR1 = DTR2 = DTR3 = 0; ALTDTR1 = ALTDTR2 = ALTDTR3 = 0; /* Modo Redundante */ IOCON1 = IOCON2 = IOCON3 = 0xCC00; /* Tiempo base primario, Modo Flanco Alineado y ciclo til independiente */ PWMCON1 = PWMCON2 = PWMCON3 = 0x0000; /* Configuracin de fallas */ FCLCON1 = FCLCON2 = FCLCON3 = 0x0003; /* prescaler 1:1 */ PTCON2 = 0x0000; /* habilitacin de mdulo PWM*/ PTCON = 0x8000;
Dems modos independientes, ver data sheet
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Perodo del PWM
El valor del perodo PWM define la frecuencia de conmutacin de los pulsos PWM. El periodo PWM valor puede ser controlado por el registro (PTPER), o por PHASEx y SPHASEx para las salidas primaria y secundaria respectivamente, si est disponible. El valor del perodo PWM se puede controlar de dos maneras, cuando el mdulo de PWM de alta velocidad opera en el modo de base de tiempo independiente: En algunos modos, el registro PHASEx controla el valor del perodo PWM de las seales (PWMxH y PWMxL) En el modo de salida de Independiente el registro PHASEx controla el valor del perodo de PWM la seal de salida PWMxH y el registro SPHASEx controla el valor del perodo PWM del Seal de salida PWMxL Cuando el mdulo PWM de alta velocidad funciona en modo de base de tiempo maestro, el registro de la PTPER tiene el valor de 16 bits, que especifica el periodo de clculo para el temporizador PMTMR. cuando el Mdulo PWM de alta velocidad funciona en modo de base de tiempo independiente, los registros PHASEx y SPHASEx tienen el valor de 16 bits que especifica el periodo de clculo para la PTMRx y STMRx, respectivamente. El perodo del temporizador se puede actualizar en cualquier momento por el software del usuario.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Calculo del periodo en modo flanco alienado
Calculo del periodo en modo centro alienado
Donde:
FPWM = Frecuencia deseada PWM FOSC = salida del oscilador Prescaler del PWM = valor definido en los bits PCLKDIV <2:0> del registro (PTCON2 <2:0)

Ciclo til del PWM
El ciclo til determina el perodo de tiempo que la salida PWM debe permanecer en el estado activo. Cada registro del ciclo til permite que se especifique un valor de 16. Los valores de ciclo til se pueden actualizar en cualquier momento activando el bit IUE (PWMCONx <0>). Si el bit IUE es '0 ', los cambios en el registro se realizarn en el inicio del siguiente ciclo de PWM. El registro de Ciclo til Maestro (MDC) permite que varios generadores PWM compartan un ciclo til comn registrarse. El registro MDC tiene un papel importante en el modo de base de tiempo maestro. Adems, cada generador de PWM tiene un registro de ciclo de trabajo primario (PDCx) y en ciertos dispositivos, un registro de Ciclo til Secundaria (SDCX) que ofrece ciclos de trabajo por separado para cada PWM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

CICLO UTIL MAESTRO (MDC)
El generador de base de tiempo maestro controla el ciclo til maestro. El bit de MDCS, (PWMCONx <8>), determina si el ciclo til de cada una de las salidas PWMxH y PWMxL son controlados por el Registro MDC o por los registros PDCx y SDCx. El registro MDC permite compartir un ciclo til comn entre mltiples generadores PWM y evita la sobrecarga del CPU que se requiere en la actualizacin de varios registros de ciclo til.
CICLO UTIL PRIMARIO (PDCx)

La base de tiempo independiente controla el ciclo de trabajo primario cuando el bit ITB (PWMCONx <9>) es puesto a '1 '. El registro PDCx es un registro de entrada que proporciona el valor del ciclo til para la seal de salida PWM primaria (PWMxH).
CICLO UTIL SECUNDARIO (SDCX)

La base de tiempo independiente controla el ciclo de trabajo secundario cuando el bit ITB (PWMCONx <9>) es puesto a '1 '. El registro SDCx es un registro de entrada que proporciona el valor del ciclo til para la seal de salida PWM secundaria (PWMxL).

Comparacin ciclo til primario
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Comparacin ciclo til secundario
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Calculo de MDC, PDCx y SDCx
Donde: FPWM = Frecuencia deseada PWM FOSC = salida del oscilador Prescaler del PWM = valor definido en los bits PCLKDIV <2:0> del registro (PTCON2 <2:0) Ciclo til = Ciclo til deseado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Nota 1: Si un valor de ciclo til es mayor o igual que el valor del periodo, la seal tendr un ciclo til del 100 por ciento. Nota 2: Cuando la compensacin de tiempo muerto se desactiva si PDCx no cumple que (PDCx> ((ALTDTRx / 2) -1)) la salida PWMxH ser alto y constante. Nota 3: Si la condicin PDCx> (ALTDTRx + DTRx 1) no se cumple podra resultar en una o ambos de las siguientes condiciones: a) Prdida de tiempo muerto. b) PWMxH ser alto y constante.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Generacin de Tiempo Muerto

El tiempo muerto se refiere a un perodo de tiempo programable (especificado por el registro Tiempo Muerto (DTRx) o el registro alternativo Tiempo Muerto (ALTDTRx)), lo que impide que una salida PWM sea activado hasta que su seal PWM complementaria haya sido desactivada para el tiempo especificado por el usuario. El mdulo PWM de alta velocidad cuenta con cuatro unidades de control de tiempo muerto. Cada unidad de control de tiempo muerto tiene su propio valor de tiempo muerto. La generacin Tiempo muerto se puede proporcionar cuando cualquiera de los pares de pines PWM de E/S estn operando en modo de salida complementaria. Muchos circuitos convertidores de energa requieren un tiempo muerto porque los Transistores de potencia no pueden cambiar instantneamente. Para evitar sobrecorrientes en estos transistores, una cierta cantidad de tiempo debe ser proporcionada entre el evento de apagado de una salida PWM y el encendido de la otra salida PWM en un par complementario.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

El mdulo PWM de alta velocidad proporciona tanto positivos como negativos de tiempo muerto. El tiempo muerto positivo evita la superposicin de salidas PWM. La generacin de tiempo muerto Positivo est disponible para todos los modos de salida. El Tiempo muerto negativo es la superposicin de las seales forzadas PWMxH y PWMxL. El Tiempo muerto negativo funciona cuando el perodo de extensin de la salida PWM activa se superpone a la salida PWM que se acaba de desactivar. El Tiempo muerto negativo slo se especifica para las seales PWM complementarias. Tiempo muerto negativo no se aplica a los usuarios , lmite de corriente o fallas. Este modo puede ser implementado mediante el uso de valores de desplazamiento de fase en los registros PHASEx . El Tiempo muerto negativo solo puede ser implementado para el modo flanco alineados (CAM = 0).
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Formas de onda dual de Tiempo muerto para el modo Flanco Alineado.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Formas de onda dual de Tiempo muerto para el modo Centro Alineado.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Generadores de tiempo muerto
Cada par de salidas complementarias para el mdulo PWM de alta velocidad tiene un contador de 12 bits decreciente para generar la insercin de tiempo muerto. Cada unidad de tiempo muerto tiene un detector de flancos de subida y bajada conectado a la salida de comparacin del ciclo til. Dependiendo de si el flanco es subida o bajada, una de las transiciones en las salidas complementarias se retrasa hasta que el contador de tiempo muerto asociado genera el perodo de retardo especificado. La lgica tiempo muerto supervisa los flancos de subida y bajada de la seal PWM. El tiempo muerto reinicia los contadores cuando la seal PWM asociada est inactiva, y empiezan a contar cuando el seal PWM est activa. Cualquier fuente de seal seleccionada que proporciona la seal de salida PWM es procesada por la lgica de tiempo muerto. La funcin de tiempo muerto se puede desactivar para cada generador PWM. La funcin de tiempo muerto es controlado por los bits DTC <1:0> del registro (PWMCONx <7:6>)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Calculo del tiempo muerto
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

TIEMPO MUERTO POSITIVO
El modo Tiempo Muerto Positivo describe un perodo de tiempo cuando ambas salidas PWMxH y PWMxL no estn activadas. Este modo es til cuando el diseador de la aplicacin tiene que asignar tiempo para desactivar algunos transistores de potencia antes de habilitar otros transistores. Cuando se especifica el modo Tiempo muerto positivo en modo flanco alineados (CAM = 0), el registro DTRx especifica el tiempo muerto para la salida PWMxH, y el Registro ALTDTRx especifica el tiempo muerto para la salida PWMxL. Cuando el modo centro alineado es habilitado (CAM = 1), el registro ALTDTR especifica el tiempo muerto, mientras que el registro DTRx es ignorado.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Tiempo Muerto Positivo, Flanco Alineado en modo complementario
Tiempo Muerto Positivo, Centro Alineado en modo complementario
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

TIEMPO MUERTO NEGATIVO
El modo Tiempo muerto negativo indica un perodo de tiempo cuando ambas salidas PWMxH y PWMxL se activan. Este modo es til en sistemas en que la corriente alimentada que necesitan para proporcionar una ruta para que la corriente fluya cuando los transistores de potencia estn cambiando. Cuando se especifica el modo Tiempo muerto negativo en el modo flanco alineado, el registro DTRx especifica el tiempo muerto negativo para la salida PWMxL y el registro ALTDTRx especifica el tiempo muerto negativo para la salida PWMxH. Cuando el modo centro alineado est habilitado (CAM = 1), el tiempo muerto negativo no es compatible, y los registros ALTDTRx y DTRx son ignorado
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Tiempo Muerto Negativo, Flanco Alineado en modo complementario
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

COMPENSACIN DE TIEMPO MUERTO
Cuando el tiempo muerto se aplica a las seales de PWM en aplicaciones de control de motores de corriente alterna, los transistores estn desactivados. Durante el tiempo muerto, la corriente del motor contina fluyendo a travs de los diodos free-wheeling, pero la tensin aplicada es cero. El voltaje aplicado cero durante tiempos muertos causa una distorsin de la forma de onda de voltaje deseado y, posteriormente, una distorsin de la corriente del motor. Esta distorsin provoca variaciones del par que pueden afectar a la estabilidad del sistema de control, y el el rendimiento del motor. El modo de correccin Tiempo Muerto permite una seal externa (DTCMPx) para modificar el ciclo de til para corregir la corriente de distorsin del motor provocada por el tiempo muerto. Cuando se selecciona el modo de compensacin de tiempo muerto a travs de los bits DTC <1:0> del registro (PWMCONx <7:6>), una seal de entrada externa (DTCMPx) har que el valor en el registro DTRx para sea aadido o restado al ciclo til especificado por los registros PDCx o MDC. El registro ALTDTRx especificar el tiempo muerto, tanto para la seal de salida PWMxL como para PWMxH. La Compensacin de tiempo muerto slo est disponible para el modo de salida PWM complementario con Modo Tiempo Muerto Positivo. Tiempos muertos negativos o cualquier otro modo de salida PWM no son compatibles con el Modo de Compensacin de Tiempo Muerto.

Compensacin de tiempo muerto en el modo Flanco Alineado (DTCMPx Pin = 0 y DTCP = 0 o DTCMPx Pin = 1 y DTCP = 1)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Compensacin de tiempo muerto en el modo Flanco Alineado (DTCMPx Pin = 1 y DTCP = 0 o DTCMPx Pin = 0 y DTCP = 1)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Compensacin de tiempo muerto en el modo Centro Alineado (DTCMPx Pin = 0 y DTCP = 0 o DTCMPx Pin = 1 y DTCP = 1)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Compensacin de tiempo muerto en el modo Centro Alineado (DTCMPx Pin = 0 y DTCP = 1 o DTCMPx Pin = 1 y DTCP = 0)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Insercin del Tiempo muerto en modo centro alineado
Mientras se utiliza el modo centro alineado y complementaria PWM, slo el registro ALTDTRx debe ser utilizado para la insercin de tiempo muerto.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Desplazamiento de Fase
El cambio de fase es el desplazamiento relativo entre PWMxH o PWMxL con respecto al tiempo maestro base. En el modo de salida independiente, el registro PHASEx determina el desfase relativo entre PWMxH y la base de tiempo Maestro. El registro SPHASEx determina la relacin de desfase entre PWMxL y la base de tiempo maestro. El contenido del registro PHASEx es utilizado como valor de inicializacin para el registro PTMRx, y el contenido del registro SPHASEx es utilizado como valor de inicializacin para el registro STMRx.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Desplazamiento de fase ( Modo Complementario)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Desplazamiento de fase ( Modo Independiente)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
El valor de desplazamiento de fase puede ser cualquier valor entre cero y el valor en el registro PTPER. Cualquier valor mayor de PHASEx o SPHASEx que el valor del periodo se considerarn como un valor igual a el perodo. No es posible crear desplazamientos de fase mayor que el Perodo.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

DISPARO EN EL PWM
Para el mdulo ADC, el registro TRIGx especifica el punto de disparo para las salidas PWMxH y PWMxL respectivamente. Se generar una seal de disparo para el ADC cuando el valor del registro contador de tiempo base independiente (PTMRx) coincide con el valor del registro TRIGx especificado. Los bits TRGDIV <3:0> en el registro TRGCONx actuan como un postscaler para el registro TRIGx para generar disparos en el ADC. Esto permite que la seal de disparo al ADC sea generado una vez para todos los 1, 2, 3 .... y 16 eventos de disparo. Estos bits especifican la frecuencia con la que se genera el disparo ADC. Cada generador PWM tiene los bits TRGSTRT <5:0> del registro (TRGCONx <5:0>) que especifica el nmero de ciclos PWM que se debe espera antes de generar el primer disparo ADC.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Disparador PWM para la conversin analgico a digital
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Seal de disparo PWM en relacin con la salida PWM en modo Flanco Alineado(TRGDIV = 1, TRGSTRT = 1)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Seal de disparo PWM en relacin con la salida PWM en modo Centro Alineado(TRGDIV = 1, TRGSTRT = 1)
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Efecto del cambio de fase en el disparo del PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Independiente, Ciclo de til y fase independiente, perodo fijo primario, Flanco-Alineado, tiempo base primario usando disparo
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Independiente, Ciclo de til y fase independiente, perodo fijo primario, Flanco-Alineado, Generador PWM usando disparo
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

ADxCON1(1) SSRCG SSRC 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 UNEXPO-Pto.Ordaz 011 101 000 000 000 001 001 001 010 010 010 011 011 011 100 100 100 101 101 101 110 110 110 PWMCONx ITB MTBS x x 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 Prof. Rafael Surga x x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x Funcin Periodo de Evento de disparo ADC disparo ADC PTPER SEVTCMP STPER SSEVTCMP PTPER TRIG1 STPER TRIG1 PHASE1 TRIG1 PTPER TRIG2 STPER TRIG2 PHASE2 TRIG2 PTPER TRIG3 STPER TRIG3 PHASE3 TRIG3 PTPER TRIG4 STPER TRIG4 PHASE4 TRIG4 PTPER TRIG5 STPER TRIG5 PHASE5 TRIG5 PTPER TRIG6 STPER TRIG6 PHASE6 TRIG6 PTPER TRIG7 STPER TRIG7 PHASE7 TRIG7 MICROPROCESADORES

Interrupcin en el PWM
El mdulo PWM de alta velocidad puede generar interrupciones en base a seales de temporizacin internas o seales externas a travs de las entradas de corriente lmite y falla. El mdulo de base de tiempo primario puede generar una peticin de interrupcin cuando se produce un evento especificado. Cada mdulo generador de PWM proporciona su propia seal de peticin de interrupcin al controlador de interrupciones. La interrupcin para cada generador PWM es un booleano OR de la solicitud que activa el evento de interrupcin, el evento de entrada de lmite de corriente, o la entrada de fallo correspondiente a dicho mdulo. Adems de una seal de peticin de interrupcin por generador PWM, el controlador de interrupciones recibe una solicitud de interrupcin de la base de tiempo primario en eventos especiales. Las solicitudes de interrupcin procedentes de cada generador PWM se llaman interrupciones individuales PWM. La solicitud de interrupcin (IRQ) para cada una de estas interrupciones individuales puede venir del PWM disparo individual, lgica de fallas PWM o lgica PWM de lmite de corriente. Cada generador de PWM tiene una bandera de interrupcin PWM en el registro IFSx. Cuando una solicitud de interrupcin se genera por cualquiera de los de las fuentes arriba mencionadas, se activa el indicador de interrupcin PWM asociado con el generador PWM seleccionada. Si est activado ms de una fuente de IRQ, la fuente de interrupcin se determina utilizando el software del usuario chequeando los bits TRGSTAT, FLTSTAT y CLSTAT en el registro PWMCONx.

Base de tiempo de la Interrupcin PWM
En cada generador PWM, el mdulo de PWM de alta velocidad puede generar interrupciones basadas en el principal base de tiempo y/o la base de tiempo individual. El registro de comparacin de Eventos Especial PWM(SEVTCMP) especifica interrupciones basadas de la base de tiempo maestro y el registro TRIGx especificar las interrupciones basadas para las bases de tiempo individual. La base de tiempo de interrupcin de evento especial primaria se activa mediante el bit SEIEN (PTCON <11>). En cada generador PWM, las interrupciones de la base de tiempos individuales generadas por la lgica de activacin son controlado por el bit de TRGIEN (PWMCON <10>).
Nota: Cuando se produce una condicin de coincidencia adecuada, la seal de disparo de Eventos Especiales y los pulsos de activacin PWM individuales a el ADC siempre se generan independientemente de la configuracin de sus respectivos bits de habilitacin de interrupcin.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

PINES DE FALLA PWM
Las principales funciones de los pines de entrada de falla PWM son los siguientes: Cada generador PWM puede seleccionar su propia fuente de entrada de fallo de una seleccin de un mximo de ocho fallos y los pines de corriente lmite Cada generador PWM tiene los bits FLTSRC <4:0> del registro (FCLCONx <7:3>). Estos bits especifican la fuente para la seal de entrada de falla. Cada generador PWM tiene el bit FLTIEN (PWMCONx <12>). Este bit permite la generacin de solicitudes de interrupcin por falla. Cada generador de PWM tiene el bit FLTPOL (FCLCONx <2>). Este bit selecciona el estado activo de la entrada de falla seleccionada. Tras la aparicin de una condicin de fallo, las salidas PWMxH y PWMxL pueden ser obligados a uno de los siguientes estados: - Si el bit IFLTMOD est habilitado, los bits FLTDAT <1:0> (High/Low) del registro (IOCONx <5:4>) proporciona los valores de datos que se asignarn a las salidas PWMxH y PWMxL - En el modo de falla, los bits FLTDAT <1:0> (High/Low) proporciona los valores de los datos a ser asignado a las salidas PWMxH y PWMxL
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

La siguiente lista describe las funciones principales de la clavija de entrada de falla: Un fallo puede anular las salidas PWM. Los bits FLTDAT <1:0> del registro (IOCONx <5:4>) puede tener un valor de '0 'o '1'. Si FLTDAT se pone a '0 ', se procesa de forma asncrona para permitir el apagado inmediato de los transistores de potencia asociadas en el circuito de aplicacin. Si FLTDAT se pone a '1 ', este es procesado por la lgica de tiempo muerto y luego se aplica a la salidas PWM. Las seales de falla pueden generar interrupciones. El bit FLTIEN (PWMCONx <12>) controla la generacin de seal de interrupcin por falla. El software del usuario puede especificar la generacin de interrupcin, aunque los bits FLTMOD desactivan la funcin de interrupcin por falla. Esto permite que la seal de falla de entrada para ser utilizado como una seal de peticin de interrupcin externa de propsito general. La seal de entrada de falla se puede utilizar como una seal de disparo al ADC, la cual inicia una Proceso de conversin ADC. Las seales de disparo de ADC estn siempre activas sin tener en cuenta el estado del mdulo PWM de alta velocidad, los bits FLTMOD o el bit FLTIEN. Los pines FLTx son normalmente activo-alto. El bit FLTPOL (FCLCONx <2>), cuando se pone a '1 ', invierte la seal de entrada de fallo seleccionado, por lo tanto, estos pines se establece como activos bajos. Los pines de falla tambin se pueden leer a travs de la lgica de puerto de E / S cuando el mdulo PWM de alta velocidad es habilitado. Esto permite que la aplicacin asignado por el usuario para sondear el estado de las pines de fallo en el software.

Diagrama de bloques del mdulo de control de falla PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Falla PWM generada por el comparador analgico

Los dispositivos dsPIC33E/PIC24E admiten conexiones virtuales (interna) a la salida de la mdulos comparador CxOUT . Conexiones virtuales proporcionan una forma simple de conexin entre perifricos sin utilizar un pin fsico. Por ejemplo, mediante la configuracin de los bits FLT1R <6:0> del registro RPINR12 al valor 'b0000001, la salida del comparador analgico, C1OUT, estar conectado a la entrada de falla1 del PWM, que permite que el comparador analgico pueda provocar fallas en el PWM sin el uso de un pin fsico real en el dispositivo.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

MODOS DE FALLA DE PIN DE ENTRADA
El pin de entrada de falla tiene dos modos de funcionamiento: Modo Latch: En el modo Latch, las salidas PWM siguen los estados definidos por los bits FLTDAT en el registro IOCONx cuando el pin de falla se activa. Las salidas de PWM permanecen en este estado hasta que el pin de falla se desactiva y la bandera de interrupcin correspondiente haya sido limpiada por software. Cuando se hayan producido estas acciones, las salidas PWM volvern a la normalidad al comienzo del siguiente de ciclo de PWM. Si el bit FLTSTAT del registro (PWMCONx <15>) es limpiado antes de que termine la condicin de fallo, el mdulo PWM de alta velocidad espera hasta que el pin de falla no se encuentre activo. El software puede borrar el bit FLTSTAT escribiendo '0 al bit FLTIEN en el registro PWMCONx. Modo ciclo a ciclo: En el modo de ciclo por ciclo, las salidas PWM permanecen en el modo desactivado siempre y cuando el pin de entrada de falla permanece activado. En modo de salida complementario, PWMxH es baja (desactivado) y PWMxL es alta (activado). Despus de que el pin de falla es llevado a alto, las salidas de PWM volvern al funcionamiento normal en el comienzo de la siguiente ciclo del PWM. El modo de funcionamiento de cada pin de entrada de falla se selecciona utilizando los bits FLTMOD (FCLCONx <1:0>).

Pines de Lmite de corriente PWM
Las funcin clave de los pines de lmite de corriente PWM son los siguientes: Cada generador PWM puede seleccionar su propia fuente de entrada de lmite de corriente de hasta cuatro pines de falla para lmite de corriente. Para esto debe configurar el comparador analgico como fuente de corriente lmite. Cada generador PWM tiene los bits de control, CLSRC <4:0> (FCLCONx <14:10>). Estos bits especifican el origen de la seal de entrada de lmite de corriente. Cada generador PWM tiene un bit CLIEN del registro (PWMCONx <11>). Este bit permite la generacin de solicitudes de interrupcin de lmite de corriente . Cada generador de PWM tiene un bit CLPOL del registro (FCLCONx <9>). Tras la aparicin de la condicin de lmite de corriente, las salidas del generador PWMxH y PWMxL cambiarn a uno de los siguientes estados: - Si el bit de habilitacin de modo de falla Independiente (IFLTMOD) se setea, los bit CLDAT <1:0> no se utilizan para las funciones de falla - Si el bit de habilitacin de modo de falla Independiente (IFLTMOD) se limpia, y el bit de habilitacin de modo de lmite de corriente (CLMOD) se setea, habilita la funcin de lmite de corriente, y los bits CLDAT <1:0> proporcionan los valores de los datos que se asignar a las salidas PWMxH y PWMxL cuando un lmite de corriente se activa.

Diagrama de bloques del mdulo de lmite de corriente del PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Un ejemplo de aplicacin del modo lmite de corriente por ciclo a ciclo se observa en la diapositiva siguiente, se trunca la activacin de la seal de salida PWM cuando la seal de falla externo seleccionada se activa. Los valores de salida PWM son especificados por los bits CLDAT <1:0> del registro (IOCONx <3:2>). Las salidas de falla se mantienen hasta el inicio del siguiente ciclo de PWM. Esto se utiliza a veces en la correccin del factor de potencia (PFC) en circuitos donde la corriente del inductor controla el PWM On-Time. Esta es una frecuencia PWM constante.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Lmite corriente PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Modo CHOP
Muchas aplicaciones de control de potencia utilizan configuraciones de transistor que requieren un transistor aislado de excitacin de puerta. Un ejemplo es una configuracin trifasica "de puente en H", donde los transistores superiores estn a un potencial elctrico elevado. Un mtodo para lograr un circuito de excitacin de puerta aislada es utilizar transformadores de pulsos para acoplar las Seales PWM a travs de una barrera de aislamiento galvnico a los transistores. Por desgracia, en aplicaciones que utilizan tanto valores altos de ciclo til, o bajas frecuencias PWM, los transformadores de pulsos tienen una respuesta pobre. El transformador de pulsos no puede pasar una seal de largo periodo PWM al transistor (s) aislado. Si las seales PWM son Choppeados" o cerradas por una seal de reloj de alta frecuencia, la seal alterna de alta frecuencia pasa fcilmente a travs del transformador de pulsos. La frecuencia choppping es tpicamente cientos o miles de veces ms alta en la frecuencia en comparacin con la Frecuencia PWM. Cuanto ms alto sea el chopping (portadora) de frecuencia relativa a la frecuencia PWM, ms se conserva la resolucin de ciclo de trabajo PWM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Chopping de alta frecuencia PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

La funcin de Chopping realiza una operacin lgica AND de las salidas PWM. Debido a el perodo finito de reloj del choppping, la resolucin ciclo de trabajo PWM resultante est limitada a un medio del periodo de reloj de chop. El registro CHOP permite al usuario especificar una frecuencia de reloj de chopping. El valor CHOP especifica una relacin de divisin del reloj PWM. El reloj del divisor chop funciona a la frecuencia de reloj PWM especificado por los bits de seleccin de reloj Divisor PWM, PCLKDIV <2:0> del registro(PTCON2 <02:0>). El bit CHPCLKEN (CHOP <15>) habilita al generador de reloj CHOP. Los bits CHOPHEN y CHOPLEN en el registro AUXCONx permiten el reloj chop sea aplicado a las salidas de PWM. Los bits CHOPSEL <3:0> del registro (AUXCONx <5:2>), seleccionan la fuente deseada para el reloj chop. La seleccin por defecto es el generador de reloj chop controlado por el registro CHOP. Los bits CHOPSEL <3:0> permiten al usuario seleccionar otros generadores PWM como chopping de la fuente de reloj. Si los bits CHOPHEN o CHOPLEN se setean en el registro AUXCONx, la funcin de chop es aplicada a las seales de salida PWM despus de las funciones de lmite de corriente y el falla se aplican a la Seal PWM. La seal de reloj chop est disponible para la salida desde el mdulo para su uso como una seal de salida para el dispositivo. Normalmente, la frecuencia de reloj de chopping es mayor que la frecuencia de ciclo PWM, pero nuevas aplicaciones pueden utilizar frecuencias de reloj chop que son mucho ms bajos que la frecuencia del ciclo PWM. La diapositiva siguiente muestra una baja frecuencia chop PWM . En esta figura, otro PWM generador funciona a una frecuencia ms baja chop
Modulo PWM de la Familia DSPIC33E/PIC24E Modo Chopping de Baja frecuencia PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Proteccin contra escritura
Algunos dispositivos incorporan una funcin de proteccin contra escritura del los registros IOCONx y FCLCONx, lo que impide cualquier escritura inadvertida estos. Esta caracterstica puede ser controlada por el Bit de Configuracin PWMLOCK (FOSCSEL <6>). El estado por defecto de la funcin de proteccin contra escritura Es de habilitado (PWMLOCK = 1). Para obtener acceso de escritura a los registros de bloqueo, la aplicacin de usuario debe escribir consecutivos dos valores de 0xABCD y 0x4321 al registro PWMKEY. El acceso de escritura a los registros IOCONx o FCLCONx debe ser accesar el SFR siguiendo con la secuencia de desbloqueo, no puede haber ningn acceso a otro SFR durante el proceso de desbloqueo y el acceso a escritura posterior. Para grabar en los registros IOCONx y FCLCONx se requiere dos operaciones de desbloqueo.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Secuencia de desbloqueo de proteccin de escritura en los registros PWM
; Pin de falla debe estar en alto externamente para para mantenerlo desactivado ; Para escribir en FCLCON1 se activa secuencia de desbloqueo mov #0xabcd,w10 ;Carga primera clave de desbloqueo en el registro W10 mov #0x4321,w11 ;Carga segunda clave de desbloqueo en el registro W11 mov #0x0000,w0 ;Carga valor deseado de FCLCON1 en W0 mov w10, PWMKEY ;Escribe primera clave de desbloqueo en PWMKEY mov w11, PWMKEY ; Escribe segunda clave de desbloqueo en PWMKEY mov w0,FCLCON1 ;Escribe valor deseado en FCLCON1 ; Para escribir en IOCON1 se activa secuencia de desbloqueo
mov #0xabcd,w10 ; Carga primera clave de desbloqueo en el registro W10 mov #0x4321,w11 ; Carga segunda clave de desbloqueo en el registro W11 mov #0xF000,w0 ; Carga valor deseado de IOCON1en W0 mov w10, PWMKEY ; Escribe primera clave de desbloqueo en PWMKEY mov w11, PWMKEY ; Escribe segunda clave de desbloqueo en PWMKEY mov w0,IOCON1 ; Escribe valor deseado en IOCON1

Supresin de vanguardia (LEB) Cada generador PWM soporta LEB de las entradas de corriente lmite y falla configurados utilizando los bits LEBCONx y LEBDLYx en el registro de control de supresin de vanguardia. El propsito de LEB es enmascarar los transitorios que se producen en la placa de circuito impreso de la aplicacin cuando los transistores se encienden y se apagan. Los bits LEB son sensibles a los flancos. Estos bits apoyan la supresin (ignorando) el lmite de corriente y entradas de falla para un perodo de 0 a (4095 * TOSC) despus de cualquier flanco ascendente o descendente especificado de las seales PWMxH y PWMxL Duracin LEB a mxima velocidad = (LEBDLYx<11:0>) * TOSC
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

En aplicaciones de conmutacin de alta velocidad, interruptores (tales como MOSFETs e IGBTs) tpicamente generan muy grandes transitorios. Estos transitorios pueden provocar errores de medicin. La funcin LEB permite a la aplicacin del usuario hacer caso omiso de los transitorios previstas a causa de la MOSFET / IGBT de conmutacin que se produce cerca de los flancos de las seales de salida PWM. El PHR, PHF, PLR y PLF bits del registro LEBCONx selecciona el tipo de flanco de las seales PWMxH y PWMxL, que inicia la supresin del temporizador. Si un nuev flanco seleccionado desencadena la LEB del temporizador mientras el temporizador sigue activo desde un flanco seleccionado previamente PWM, el temporizador se reinicializa y contina contando.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Blanking Leading-Edge
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Captura de Tiempo Base Individual
Cada generador PWM tiene un registro PWMCAPx que captura automticamente el valor independiente del contador de tiempo de base cuando se detecta el flanco de subida de la seal de lmite de corriente. Esta caracterstica es activa slo en la funcin de LEB. La aplicacin del usuario debe leer el registro antes de que el siguiente ciclo de PWM cause que la captura de registro a ser actualizado de nuevo. El registro de captura se utiliza en las aplicaciones actuales de control de modo que utilizan el comparador anlogo o circuitos externos para terminar el ciclo de trabajo del PWM o el perodo. Mediante la lectura de la valor base de tiempo independiente en el umbral actual, la aplicacin del usuario puede calcular la pendiente del aumento de la corriente en el inductor. La base de tiempo independiente de secundaria no tiene un registro de captura asociada.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

State Blanking ( Estado de Borrado)
Cada generador de PWM soporta estado de borrado en los que es posible especificar condiciones en las que el lmite de corriente y/o seal de falla se ignora por completo. Los bits BCH, BCL, BPHH, BPHL, BPLH y BPLL del registro LEBCONx seleccionan cualquier combinacin de las seales PWMxH, PWMxL y reloj CHOP como la fuente de la funcin de estado de borrado. La seal de Falla seleccionada o de lmite de corriente pueden ser ignorados cuando el pin de salida PWMxH o PWMxL es alta o baja. Adems, los bits BLANKSEL <3:0> del registro (AUXCONx <11:09>) se pueden utilizar para seleccionar otro generador de PWM como fuente de seal de borrado.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

State Blanking
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Funcin lgica de anulacin de Salida PWM
La funcin de anulacin de salida PWM se utiliza para conducir las salidas individuales PWM a un estado deseado sobre la base de los requisitos del sistema. La salida puede ser conducida tanto al estado activo, as como al estado inactivo. Todos los bits de control asociados con la funcin de anulacin de salida PWM estn contenidas en el Registro IOCONx . Si los bits, PENH (IOCONx <15>) y PENL (IOCONx <14>) se ponen a 1, el Mdulo PWM de alta velocidad controla los pines de salida PWMx. Los bits de PWM de Anulacin de salida permiten a la aplicacin de usuario conducir manualmente los pines PWM de E/S a estados lgicos especificados, independiente de las unidades de comparacin del ciclo til. Los bits OVRDAT <1:0> del registro (IOCONx <7:6>), determinan el estado de los pines de PWM de E/S cuando una salida en particular se reemplaza por los bits, OVRENH (IOCONx <9>) y OVRENL (IOCONx <8>). Los bits OVRENH y OVRENL son bits de control activo en alto. Cuando se setean estos bits, el correspondiente bit de OVRDAT anula la salida PWM deel generador de PWM. Cuando el PWM est en el modo de salida PWM complementario, el generador de tiempo muerto sigue siendo activo de anulaciones. Las anulaciones de salida y de fallas generan seales de control utilizados por la Unidad de tiempo muerto para configurar los resultados segn lo solicitado. La insercin de tiempo muerto se puede realizar cuando el Canal de PWM se reemplaza de forma manual.

Prioridad de Anulacin
Al ajustar los pines PENH y PENL, las siguientes prioridades se aplican a la salida PWM: 1. Si hay un fallo activo, los bits de Falla de Anulacin de datos (FLTDAT <1:0>) anularn todas las dems fuentes y configuraran las salidas PWM. 2. Si el fallo no est activo, pero el modo lmite de corriente est activa, los bits CLDAT <1:0> del registro (IOCONx <3:2>) se seleccionan como fuente para configurar las salidas PWM. 3. Si ni una falla ni un evento de lmite de corriente est activo, y un usuario activa el bit de habilitacin de anulacin para OVRENH, OVRENL, los bits OVRDAT <1:0> del registro (IOCONx <7:6>) configurarn la Salida PWM. 4. Si no hay condiciones de anulacin activa, las seales PWM generadas por la base de tiempo y el ciclo til son las fuentes que marcan las salidas PWM .
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE TIEMPO BASE DEL PWM (PTCON) Byte superior PTEN Bit 15 PTEN: Bit de Habilitacin del mdulo PWM. 1 =Modulo PWM habilitado. 0 = Modulo PWM deshabilitado. Bit<14>: No implementado, ledo como 0. ---PTSIDL SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
PTSIDL: Bit de trabajo de tiempo base del PWM en modo IDLE
1 = Modulo no opera en modo IDLE.

0 = Modulo opera en modo IDLE.

REGISTRO DE CONTROL DE TIEMPO BASE DEL PWM (PTCON) Byte superior PTEN Bit 15 SESTAT: Bit de Estado de Interrupcin de eventos especiales. 1 = Interrupcin de eventos especiales esta pendiente. 0 = Interrupcin de eventos especiales no esta pendiente. SEIEN: Bit de Habilitacin de interrupcin de eventos especiales. 1 = Interrupcin de eventos especiales esta habilitado. 0 = Interrupcin de eventos especiales esta deshabilitado. ---PTSIDL SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE TIEMPO BASE DEL PWM (PTCON) Byte superior PTEN Bit 15 EIPU: Bit de Habilitacin de Actualizacin inmediata de Periodo. 1 = Registro de Periodo activo es actualizado inmediatamente. 0 = Registro de Periodo activo es actualizado en el siguiente ciclo del PWM. SYNCPOL: Bit de Sincronizacin de la polaridad de entrada y salida. 1 = SYNCIx / SYNCO Polaridad invertida (activa en bajo). 0 = SYNCIx / SYNCO Activo en alto. SYNCOEN: Bit de Habilitacin del pin SYNCO. ---PTSIDL SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
1 = Salida SYNCO es Habilitada.

0 = Salida SYNCO es Deshabilitada.

REGISTRO DE CONTROL DE TIEMPO BASE DEL PWM (PTCON) Byte inferior SYNCEN Bit 7 SYNCEN: Bit de Habilitacin de sincronizacin de tiempo base externo. 1 = Sincronizacin externa de tiempo base primario es habilitado. 0 = Sincronizacin externa de tiempo base primario es deshabilitado. SYNCSRC<2:0>: Bits de Seleccin de fuente de sincronizacin. 111 = Reserved 010 = Reserved 001 = SYNCI2 000 = SYNCI1
SYNCSRC<2:0>
SEVTPS<3:0> Bit 0

REGISTRO DE CONTROL DE TIEMPO BASE DEL PWM (PTCON) Byte inferior SYNCEN Bit 7 eventos especiales por PWM. 1111 = 1 : 16 Post-escalador. 0001 = 1 : 2 Post-escalador. 0000 = 1 : 1 Pos-escalador. SYNCSRC<2:0> SEVTPS<3:0> Bit 0
SEVTPS<3:0>: Bits de seleccin del post-escalador de salida de disparo de
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE SELECCIN DE DIVISOR DE RELOJ DE PWM (PTCON2) Byte inferior ---Bit 7 111 = Reservado 110 = Dividido por 64 101 = Dividido por 32 100 = Dividido por 16 011 = Dividido por 8 010 = Dividido por 4 ------------PCLKDIV<2:0> Bit 0
PCLKDIV<2:0>: Bits de seleccin de entrada de Prescalador de reloj de PWM.
001 = Dividido por 2

000 = Dividido por 1, Mxima resolucin de tiempo PWM (Por defecto al encender)

REGISTRO DE PERIODO DE TIEMPO BASE MAESTRO DEL PMW (PTPER) Registro completo PTPER<15:0> Bit 15 PTPER<15:0>: Bits de Valor del periodo de tiempo base maestro primario. Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIO (STCON) Byte superior ---Bit 15 Bits <15:13>: No implementados, ledos como 0. SESTAT: Bit de Estado de Interrupcin de eventos especiales. 1 = Interrupcin de eventos especiales secundarios esta pendiente. ------SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
0 = Interrupcin de eventos especiales secundarios no esta pendiente.

SEIEN: Bit de Habilitacin de interrupcin de eventos especiales. 1 = Interrupcin de eventos especiales secundarios esta habilitado. 0 = Interrupcin de eventos especiales secundarios esta deshabilitado.

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIA (STCON) Byte superior ---Bit 15 EIPU: Bit de Habilitacin de Actualizacin inmediata de Periodo. 1 = Registro de Periodo secundario activo es actualizado inmediatamente. 0 = Registro de Periodo secundario activo es actualizado en el siguiente ciclo de la PWM. SYNCPOL: Bit de Sincronizacin de polaridad de entrada y salida. 1 = SYNCIx / SYNCO Polaridad invertida (activa en bajo). 0 = SYNCIx / SYNCO Activo en alto. ------SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIA (STCON) Byte superior ---Bit 15 SYNCOEN: Bit de Habilitacin del pin SYNCO 1 = Salida SYNCO es Habilitada. 0 = Salida SYNCO es Deshabilitada. ------SESTAT SEIEN EIPU SYNCPOL SYNCOEN Bit 8
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIA (STCON) Byte inferior SYNCEN Bit 7 SYNCEN: Bit de Habilitacin de sincronizacin de tiempo base externo secundario. 1 = Sincronizacin externa de tiempo base secundario es habilitado. SYNCSRC<2:0> SEVTPS<3:0> Bit 0
0 = Sincronizacin externa de tiempo base secundario es deshabilitado.

SYNCSRC<2:0>: Bits de Seleccin de fuente de sincronizacin. 111 = Reserved 010 = Reserved 001 = SYNCI2 000 = SYNCI1

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIO (STCON) Byte inferior SYNCEN Bit 7 eventos especiales secundario por PWM. 1111 = 1 : 16 Post-escalador. SYNCSRC<2:0> SEVTPS<3:0> Bit 0
SEVTPS<3:0>: Bits de seleccin del post-escalador de salida de disparo de
0001 = 1 : 2 Post-escalador. 0000 = 1 : 1 Pos-escalador.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE PERIODO DE TIEMPO BASE DE PMW SECUNDARIO (STCON2) Byte inferior ---Bit 7 111 = Reservado 110 = Dividido por 64 ------------PCLKDIV<2:0> Bit 0
PCLKDIV<2:0>: Bits de seleccin de entrada de Prescalador de reloj de PWM.
101 = Dividido por 32

100 = Dividido por 16 011 = Dividido por 8 010 = Dividido por 4 001 = Dividido por 2 000 = Dividido por 1, Mxima resolucin de tiempo PWM (Por defecto al encender)

REGISTRO DE PERIODO DE TIEMPO BASE SECUNDARIO DEL PMW (STPER) Registro completo STPER<15:0> Bit 15 Bit 0
STPER<15:0>: Bits de Valor del periodo de tiempo base maestro secundario.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CICLO UTIL DE PWM MAESTRO (MDC) Registro completo MDC<15:0> Bit 15 MDC<15:0>: Bits de Valor de ciclo til de PWM maestro Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE COMPARACION DE EVENTOS ESPACIALES (SEVTCMP) Registro Completo SEVTCMP<15:0> Bit 15 SEVTCMP<15:0>: Bits de Valor de comparacin de eventos especiales. Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE COMPARACION DE EVENTOS ESPACIALES SECUNDARIOS (SSEVTCMP) Registro Completo SSEVTCMP<15:0> Bit 15 SSEVTCMP<15:0>: Bits de Valor de comparacin de eventos especiales secundarios. Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO GENERADOR DE RELOJ CHOP (CHOP) Registro Completo
CHPCLKEN
Bit 15
----
----
----
----
----
CHOPCLK<9:0>
Bit 0
CHPCLKEN: Bits de Habilitacin de generador de reloj chop 1 = Generador de reloj chop esta habilitado 0 = Generador de reloj chop esta deshabilitado. Bits <14:10>: No implementado, ledos como 0. CHOPCLK<9:0>: Bits de divisor de reloj chop
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE DESBLOQUEO DE PWM (PWMKEY) Registro completo PWMKEY<15:0> Bit 15 PWMKEY<15:0>: Bits de Desbloqueo de PWM Bit 0
Si se activa el bit de configuracin PWMLOCK (PWMLOCK = 1), los registros IOCONx y FCLCONx se pueden escribir slo despus de que la secuencia correcta se escriba en el registro PWMKEY. Si el bit de configuracin PWMLOCK se desactiva (PWMLOCK = 0), los registros IOCONx y FCLCONx se pueden escribir en todo momento.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte superior FLSTAT Bit 15 FLSTAT: Bit de Estado de interrupcin de falla. 1 = Interrupcin de falla esta pendiente. 0 = Interrupcin de falla no esta pendiente. CLSTAT: Bit de Estado de interrupcin de Limite de corriente . 1 = Interrupcin de limite de corriente esta pendiente. 0 = Interrupcin de limite de corriente no esta pendiente. TRGSTAT: Bit de Estado de interrupcin de Disparo. CLSTAT TRGSTAT FLTIEN CLIEN TRGIEN ITB MDCS Bit 8
1 = Interrupcin de Disparo esta pendiente.

0 = Interrupcin de Disparo no esta pendiente.

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte superior FLSTAT Bit 15 FLTIEN: Bit de Habilitacin de interrupcin de Falla 1 = Interrupcin de falla Habilitada. 0 = Interrupcin de falla Deshabilitada. CLIEN: Bit de Habilitacin de interrupcin de limite de corriente . 1 = Interrupcin de limite de corriente Habilitado. 0 = Interrupcin de limite de corriente Deshabilitado. TRGIEN: Bit de Habilitacin de Interrupcin por disparo. CLSTAT TRGSTAT FLTIEN CLIEN TRGIEN ITB MDCS Bit 8
1 = Un evento de disparo genera un solicitud de interrupcin.

0 = Interrupcin por evento de disparo deshabilitado y el bit TRGSTAT es borrado

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte superior FLSTAT Bit 15 ITB: Bit de Modo de tiempo base independiente. 1 = Registros PHASEx/SPHASEx proporcionan periodo de tiempo base para generador PWM. CLSTAT TRGSTAT FLTIEN CLIEN TRGIEN ITB MDCS Bit 8
0 = Registro PTPER proporciona la sincronizacin para este generador.

MDCS: Bit de Seleccin registro de ciclo til maestro. 1 = Registro MDC proporciona ciclo til para la generacin de PWM.
0 = Registros PDCx y SDCx proporciona ciclo til para la generacin de PWM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte inferior DTC <1:0> Bit 7 DTC<1:0>: Bit de Control de Tiempo Muerto. 11 = Modo de compensacin de tiempo muerto Habilitado. 10 = Funcin de tiempo muerto es Deshabilitado. 01 = Tiempo Muerto negativo activado aplicado para salida en modo complementaria. 00 = Tiempo Muerto Positivo activado aplicado para todos los modos de salida. DTCP ---MTBS CAM XPRES IUE Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte inferior DTC <1:0> Bit 7 DTCP: Bit de Compensacin de polaridad de Tiempo Muerto 1 = Si el pin DTCMPx = 0, PWMxL es acortado y PWMxH es alargado. Si el pin DTCMPx = 1, PWMxH es acortado y PWMxL es alargado. 0 = Si el pin DTCMPx = 0, PWMxH es acortado y PWMxL es alargado. Si el pin DTCMPx = 1, PWMxL es acortado y PWMxH es alargado. Bit <4>: No implementado, leido como 0. DTCP ---MTBS CAM XPRES IUE Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte inferior DTC <1:0> Bit 7 MTBS: Bit de Seleccin de tiempo base maestro. 1 = Generador PWM utliza el tiempo base maestro secundario para la sincronizacin y la fuente de reloj para la generacin lgica de PWM (si un tiempo DTCP ---MTBS CAM XPRES IUE Bit 0
base secundario esta disponible)

0 = Generador PWM utliza el tiempo base maestro primario para la sincronizacin y la fuente de reloj para la generacin lgica de PWM
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte inferior DTC <1:0> Bit 7 CAM: Bit de Habilitacin de modo Centro-Alineado. 1 = Modo Centro-Alineado es Habilitado. 0 = Modo Centro-Alineado es Deshabilitado. XPRES: Bit de Control de Reset Externo de PWM. 1 = Fuente de Limite de corriente reinicia el tiempo base local primario para la Generacin de PWM si esta en tiempo base independiente. 0 = Pines externos no afecta el tiempo base de PWM.
DTCP
----
MTBS
CAM
XPRES
IUE Bit 0

REGISTRO DE CONTROL DEL PWM (PWMCONx) Byte inferior DTC <1:0> Bit 7 IUE: Bit de Habilitacin de Actualizacin Inmediata. 1 = Las actualizaciones de los registros activos MDC / PDCx / SDCx / DTRx / ALTDTRx / PHASEx son inmediatas. DTCP ---MTBS CAM XPRES IUE Bit 0
0 = Las actualizaciones de los registros activos MDC / PDCx / SDCx / DTRx /

ALTDTRx / PHASEx son sincronizados por el tiempo base del PWM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte superior PENH Bit 15 PENH: Bit de Propiedad de pin de salida PWMxH. 1 = Modulo PWM controla pin PWMxH 0 = Modulo GPIO controla pin PWMxH PENL POLH POLL PMOD<1:0> OVRENH OVRENL Bit 8
PENL: Bit de Propiedad de pin de salida PWMxL. 1 = Modulo PWM controla pin PWMxL 0 = Modulo GPIO controla pin PWMxL
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte superior PENH Bit 15 POLH: Bit de Polaridad de pin de salida PWMxH. 1 = Pin PWMxH es activo en bajo. 0 = Pin PWMxH es activo en alto. PENL POLH POLL PMOD<1:0> OVRENH OVRENL Bit 8
POLL: Bit de Polaridad de pin de salida PWMxL. 1 = Pin PWMxL es activo en bajo. 0 = Pin PWMxL es activo en alto.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte superior PENH Bit 15 PMOD<1:0>: Bits de Modo de Pin E/S de PWM 11 = Par de Pines PWM E/S esta en modo de salida independiente de PWM. 10 = Par de Pines PWM E/S esta modo de salida Push-Pull 01 = Par de Pines PWM E/S esta modo de salida Redundante. 00 = Par de Pines PWM E/S esta modo de salida Complementaria. OVRENH: Bit de Habilitacin de Anulacin de Pin PWMxH. 1 = OVRDAT<1:0> proporciona datos para la salida en pin PWMxH PENL POLH POLL PMOD<1:0> OVRENH OVRENL Bit 8
0 = Generador PWM proporciona dato para pin PWMxH.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte superior PENH Bit 15 PENL POLH POLL PMOD<1:0> OVRENH OVRENL Bit 8
OVRENL: Bit de Habilitacin de Anulacin de Pin PWMxL. 1 = OVRDAT<0> proporciona datos para la salida en pin PWMxL 0 = Generador PWM proporciona dato para pin PWMxL.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte inferior OVRDAT<1:0> Bit 7 FLTDAT<1:0> CLDAT<1:0> SWAP OSYNC Bit 0
OVRDAT: Bits de Estado de pines de PWMxH, PWMxL si anulacin esta Habilitado. 1 = Si OVERENH = 1, OVRDAT<1> proporciona informacin para PWMxH. 0 = Si OVERENL = 1, OVRDAT<0> proporciona informacin para PWMxL.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

FLTDAT<1:0>: Bits de Estado de pines para PWMxH y PWMxL si FLTMOD es Habilitado. IFLTMOD (FCLCONx<15>) = 0: Modo de Falla Normal: Si falla se activa, FLTDAT<1> proporciona el estado para PWMxH
Si falla se activa, FLTDAT<0> proporciona el estado para PWMxL

IFLTMOD (FCLCONx<15>) = 1: Modo de Falla Independiente: Si limite de corriente se activa, CLDAT<1> proporciona el estado para PWMxH Si limite de corriente se activa, CLDAT<0> proporciona el estado para PWMxL

CLDAT<1:0>: Bits de Estado de pines para PWMxH y PWMxL si FLTMOD es Habilitado. IFLTMOD (FCLCONx<15>) = 0: Modo de Falla Normal: Si limite de corriente se activa, CLDAT<1> proporciona el estado para PWMxH Si limite de corriente se activa, CLDAT<0> proporciona el estado para PWMxL IFLTMOD (FCLCONx<15>) = 1: Modo de Falla Independiente:
Los Bits CLDAT<1:0> se ignoran.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL E/S DE PWM (IOCONx) Byte inferior OVRDAT<1:0> Bit 7 SWAP: Bit de Intercambio de los pines de PWMxH y PWMxL. 1 = Seal de salida de PWMxH es conectada al pin PWMxL, Seal de salida de PWMxL es conectada al pin PWMxH. 0 = Seales de salida de los pines de PWMxH y PWMxL se asignan a sus respectivos pines. OSYNC: Bit de Sincronizacin de Anulacin de salida. 1 = Salidas anuladas a travs de los Bits OVRDAT<1:0> se sincronizan con la base de tiempo de PWM. FLTDAT<1:0> CLDAT<1:0> SWAP OSYNC Bit 0
0 = Salidas anuladas a travs de los Bits OVRDAT<1:0> ocurre en el siguiente Flanco de reloj del CPU.

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte superior IFLTMOD Bit 15 IFLTMOD: Bit de Habilitacin de Modo de Falla Independiente. 1 = Modo de Falla Independiente: Entrada de Limite de Corriente FLTDAT<1> para la salida PWMxH, y Entrada de limite de corriente FLTDAT<0> para la salida PWMxL. Los bits CLDAT<1:0> no son usados para la funciones de anulacin. 0 = Modo de Falla Normal: Entrada de falla y limite de corriente CLDAT<1:0> y FLTDAT<1:0> para las salidas de PWMxH y PWMxL. CLSRC<4:0> CLPOL CLMOD Bit 8
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte superior IFLTMOD Bit 15 CLSRC<4:0>: Bits de seleccin de Fuente de seal de control de limite de corriente para la generacin de PWM. 11111 = Reservado 01001 = Reservado 01010 = Comparator 3 01001 = Comparator 2 01000 = Comparator 1 00111 = Reservado 00110 = Reservado
CLSRC<4:0>
CLPOL
CLMOD Bit 8

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte superior IFLTMOD Bit 15 CLSRC<4:0>: Bits de seleccin de Fuente de seal de control de limite de corriente para la generacin de PWM. 00101 = Reservado 00100 = Reservado 00011 = Falla 4 00010 = Falla 3 00001 = Falla 2 00000 = Falla 1 CLSRC<4:0> CLPOL CLMOD Bit 8
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte superior IFLTMOD Bit 15 CLPOL: Bit de Polaridad de Limite de Corriente para Generador de PWM. 1 = La seleccin de fuente de limite de corriente es activo en Bajo. 0 = La seleccin de fuente de limite de corriente es activo en Alto. CLSRC<4:0> CLPOL CLMOD Bit 8
CLMOD: Bit de Habilitacin de Modo de limite de corriente para generador de PWM. 1 = Modo de Limite de Corriente es Habilitado. 0 = Modo de Limite de Corriente es Deshabilitado.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte inferior FLTSCR<4:0> Bit 7 FLTSCR<4:0>: Bits de Seleccin de fuente de seal de control de falla para generador de PWM. 11111 = Reservado 01001 = Reservado 01010 = Comparator 3 01001 = Comparator 2 01000 = Comparator 1 00111 = Reservado 00110 = Reservado
Prof. Rafael Surga
FLTPOL
FLTMOD<1:0> Bit 0
UNEXPO-Pto.Ordaz
MICROPROCESADORES

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte inferior FLTSCR<4:0> Bit 7 FLTSCR<4:0>: Bits de Seleccin de fuente de seal de control de falla para generador de PWM. 00101 = Reservado 00100 = Reservado 00011 = Falla 4 00010 = Falla 3 00001 = Falla 2 00000 = Falla 1 FLTPOL: Bit de Polaridad de falla para generador de PWM. 1 = La seleccin de la fuente de falla es activo en bajo. 0 = La seleccin de la fuente de falla es activo en alto.
FLTPOL
FLTMOD<1:0> Bit 0

REGISTRO DE CONTROL DE FALLA DE LIMITE DE CORRIENTE (FCLCONx) Byte inferior FLTSCR<4:0> Bit 7 FLTMOD<1:0>: Bits de modo de Falla para generador de PWM 11 = Entrada de Falla es deshabilitada. 10 = Reservado. 01 = La seleccin de fuente de falla fuerza a los pines PWMxH, PWMxL al valor de FLTDAT (ciclo). 00 = La seleccin de fuente de falla fuerza a los pines PWMxH, PWMxL al valor de FLTDAT (condicin de seguridad) FLTPOL FLTMOD<1:0> Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CICLO UTIL DE GENERACION DE PWM (PDCx) Registro Completo PDCx<15:0> Bit 15 PDCx <15:0>: Bits de ciclo til de generacin de PWM. Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE DESPLAZAMIENTO DE FASE DE PWM PRIMARIO (PHASEx) Registro Completo PHASEx<15:0> Bit 15 Bit 0
PHASEx <15:0>: Bits de Periodo de Tiempo Base Independiente o Valor de desplazamiento de fase de generador de PMW.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CICLO UTIL DE PWM SECUNDARIA (SDCx) Registro Completo SDCx<15:0> Bit 15 Bit 0
SDCx <15:0>: Bits de ciclo til de PWM Secundaria para salida en el pin PWMxL
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE DESPLAZAMIENTO DE FASE DE PWM SECUNDARIO (SPHASEx) Registro Completo SPHASEx<15:0> Bit 15 Bit 0
SPHASEx <15:0>: Bits de Compensacin de fase secundario para la salida en el pin PWMxL.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE TIEMPO MUERTO DE PWM (DTRx) Registro Completo --Bit 15 Bits <15:14>: No implementados, ledos como 0. DTRx <13:0>: Bits de Valor de tiempo Muerto sin signo para Unidad de tiempo muerto del PWMx --DTRx<13:0> Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE TIEMPO MUERTO ANTERNATIVO DE PWM (ALTDTRx) Registro Completo --Bit 15 Bits <15:14>: No implementados, ledos como 0. ALTDTRx <13:0>: Bits de Valor de tiempo Muerto sin signo para Unidad de tiempo muerto del PWMx --ALTDTRx<13:0> Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE VALOR DE COMPARACION DE DISPARO DE PWM (TRIGx) Registro Completo TRIGCMPx<15:0> Bit 15 TRIGCMPx <15:0>: Bits de Valor de control de Disparo. Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL DE DISPARO DE PWM (TRGCONx) Byte superior TRGDIV<3:0> Bit 15 TRIGDIV<3:0>: Bits de Divisor de salida de Disparo. 1111 = Disparo en salida cada 16 eventos. 0010 = Disparo en salida cada 3 eventos 0001 = Disparo en salida cada 2 eventos 0000 = Disparo en salida cada 1 eventos Bits <11:8>: No implementados, ledos como 0.
----
----
----
---Bit 8

REGISTRO DE CONTROL DE DISPARO DE PWM (TRGCONx) Byte inferior ---Bit 7 Bits <7:6>: No implementados, ledos como 0. TRIGDIV<5:0>: Bits de Seleccin de habilitacin de Post-escalador de disparo. 11111 = Espera 63 ciclos PWM antes de generar el primer eventos despus de que el mdulo est habilitado ---TRGSTRT<5:0> Bit 0
000010 = Espera 63 ciclos PWM antes de generar el primer eventos despus de que el mdulo est habilitado
Prof. Rafael Surga
UNEXPO-Pto.Ordaz
MICROPROCESADORES

REGISTRO DE CONTROL DE DISPARO DE PWM (TRGCONx) Byte inferior ---Bit 7 ---TRGSTRT<5:0> Bit 0
000001 = Disparo en salida cada 2 eventos de disparo. 000000 = Disparo en salida cada 1 eventos de disparo.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte superior PHR Bit 15 PHR: Bit de Habilitacin de Flanco Ascendente de Disparo de PWMxH 1 = Flanco ascendente en salida para PWMxH se dispara Leading-Edge y limpia el contador. 0 = Leading-Edge se limpia e ignora el flanco ascendente de PWMxH. PHF PLR PLF FLTLEBEN CLLEBEN --------Bit 8
PHF: Bit de Habilitacin de Flanco Descendente de Disparo de PWMxH

1 = Flanco Descendente en salida para PWMxH se dispara Leading-Edge y limpia el contador. 0 = Leading-Edge se limpia e ignora el flanco Descendente de PWMxH.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte superior PHR Bit 15 PLR: Bit de Habilitacin de Flanco Ascendente de Disparo de PWMxL 1 = Flanco ascendente en salida para PWMxL se dispara Leading-Edge y limpia el contador. 0 = Leading-Edge se limpia e ignora el flanco ascendente de PWMxL. PHF PLR PLF FLTLEBEN CLLEBEN --------Bit 8
PLF: Bit de Habilitacin de Flanco Descendente de Disparo de PWMxL

1 = Flanco Descendente en salida para PWMxL se dispara Leading-Edge y limpia el contador. 0 = Leading-Edge se limpia e ignora el flanco Descendente de PWMxL.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte superior PHR Bit 15 FLTLEBEN: Bit de Habilitacin para limpiar la entrada de Leading-Edge 1 = Borrado de Leading-Edge se aplica a la entrada de falla seleccionada. 0 = Borrado de Leading-Edge no se aplica a la entrada de falla seleccionada. CLLEBEN: Bit de Habilitacin para limpiar el Limite de Corriente. 1 = Borrado de Leading-Edge es aplicado en la entrada de limite de corriente seleccionada. 0 = Borrado de Leading-Edge no es aplicado en la entrada de limite de corriente seleccionada. Bits <9:8>: No implementado, leido como 0.
Prof. Rafael Surga
PHF
PLR
PLF
FLTLEBEN
CLLEBEN
-----
----Bit 8
UNEXPO-Pto.Ordaz
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte inferior ---Bit 7 Bits <7:6>: No implementado, leido como 0. BCH: Bit de Habilitacin de Limpiado en Seal de Borrado en Alto 1 = Borrado de estado (de limite de corriente y/o falla de seal de entrada) cuando la seal seleccionada es borrada en alto. 0 = No borra cuando la seal seleccionada de borrado es bajo. ---BCH BCL BPHH BPHL BPLH BPLL Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte inferior ---Bit 7 ---BCH BCL BPHH BPHL BPLH BPLL Bit 0
BCL: Bit de Habilitacin de Limpiado en Seal de Borrado en Bajo 1 = Borrado de estado (de limite de corriente y/o falla de seal de entrada) cuando la seal seleccionada es borrada en bajo. 0 = No borra cuando la seal seleccionada de borrado es bajo.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL BORRADO DE LEADING-EDGE (LEBCONx) Byte inferior ---Bit 7 BPHH: Bit de Habilitacin de borrado de PWMxH en Alto. 1 = Estado borrado (de limite de corriente y/o falla de seal de entrada) cuando las salidas de PWMxH es Alto. ---BCH BCL BPHH BPHL BPLH BPLL Bit 0
0 = No borra cuando las salidas de PWMxH es Alto.

BPLH: Bit de Habilitacin de borrado de PWMxH en Bajo. 1 = Estado borrado (de limite de corriente y/o falla de seal de entrada) cuando
las salidas de PWMxH es Bajo.

0 = No borra cuando las salidas de PWMxH es bajo.

REGISTRO DE RETARDO DE BORRADO DE LEADING-EDGE (LEBDLYx) Registro Completo ---Bit 15 Bits <15:12>: No implementado, leido como 0. LEB <11:0>: Bits de Retardo de borrado de Leading-Edge para limite de corriente y Fallas de Entradas. ---------LEB<11:0> Bit 0
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CAPTURA DE TIEMPO BASE DE PWM PRIMARIO (PWMCAPx) Registro Completo PWMCAP<15:0> Bit 15 Bit 0
PWMCAP <15:0>: Bits de valor de Tiempo base de Captura de PWM.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

REGISTRO DE CONTROL AUXILIAR DE PWM (AUXCONx) Byte superior ---Bit 15 Bits <15:12>: No implementados, ledos como 0. BLANKSEL<3:0>: Bits de Seleccin de fuente de estado de borrado del PWM. 1001 = Reservado 1000 = Reservado 0111 = No aplica 0110 = No aplica 0101 = No aplica 0100 = PWM4H seleccionado como fuente estado para borrado 0011 = PWM3H seleccionado como fuente estado para borrado 0010 = PWM2H seleccionado como fuente estado para borrado 0001 = PWM1H seleccionado como fuente estado para borrado 0000 = No estado para borrado
----
----
----
BLANKSEL<3:0> Bit 8

REGISTRO DE CONTROL AUXILIAR DE PWM (AUXCONx) Byte inferior ---Bit 7 Bits <7:6>: No implementados, ledos como 0. CHOPSEL<3:0>: Bits de Seleccin de fuente de Chopeado de reloj de PWMxH. 1001 = Reservado 1000 = Reservado 0111 = No aplica 0110 = No aplica 0101 = No aplica 0100 = PWM4H seleccionado como fuente de reloj CHOP 0011 = PWM3H seleccionado como fuente de reloj CHOP 0010 = PWM2H seleccionado como fuente de reloj CHOP 0001 = PWM1H seleccionado como fuente de reloj CHOP 0000 = Generador de reloj Chop seleccionado como fuente de reloj CHOP
----
CHOPSEL<3:0>
CHOPHEN
CHOPLEN Bit 0

REGISTRO DE CONTROL AUXILIAR DE PWM (AUXCONx) Byte inferior ---Bit 7 CHOPHEN: Bit de habilitacin de salida Chopping de PWMxH 1 = Funcin Chopping de PWMxH es habilitada. 0 = Funcin Chopping de PWMxH es Deshabilitada. ---CHOPSEL<3:0> CHOPHEN CHOPLEN Bit 0
CHOPLEN: Bit de habilitacin de salida Chopping de PWMxH 1 = Funcin Chopping de PWMxL es habilitada. 0 = Funcin Chopping de PWMxL es Deshabilitada.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Aplicacin para el mdulo PWM Se desea realizar una aplicacin mediante el dsPIC33EP256MU806, que permita controlar 4 motores independientemente, cada motor debe tener una velocidad distinta de los otros. El dsPIC33EP256MU806 posee cuatro para el PWM, cada canal consta de dos pines los cuales pueden ser configurados en modo independiente o complementario, el modo complementario es ampliamente utilizado en el control de motores ya que el mismo permite no solo controla la velocidad de los motores sino que tambin el sentido de giro. Hemos configurado el mdulo PWM con salidas en modo complementario, es por esto que para cada canal se pueden visualizar dos seales. Es importante resaltar que al hacer control sobre motores con este mdulo PWM, es requerida la configuracin de un tiempo muerto incorporado en el mismo, ya que, los transistores poseen un tiempo de apagado y al no respetar dicho tiempo se corre el riesgo de dao para la parte de potencia. Para nuestra aplicacin hemos seleccionado un tiempo muerto de 9us, el cual es ms que suficiente para un transistor BJT promedio cuyo tiempo de apagado no sobrepasa los 300ns.
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

void main() { //puertos de E/S digitales ANSELC=0; ANSELD=0; ANSELE=0; ANSELB=0; PTCONbits.PTEN=1; //habilita el mdulo PWM IOCON1bits.PENH=1; //PWM1H es controlado por el mdulo PWM IOCON1bits.PENL=1; //PWM1L es controlado por el mdulo PWM IOCON2bits.PENH=1; //PWM2H es controlado por el mdulo PWM IOCON2bits.PENL=1; //PWM2L es controlado por el mdulo PWM IOCON3bits.PENH=1; //PWM3H es controlado por el mdulo PWM IOCON3bits.PENL=1; //PWM3L es controlado por el mdulo PWM IOCON4bits.PENH=1; //PWM4H es controlado por el mdulo PWM IOCON4bits.PENL=1; //PWM4L es controlado por el mdulo PWM //tiempo muerto de 9us DTR1=100; DTR2=100; DTR3=100; DTR4=100;

PTPER=10000; // periodo de 900us PDC1=10000; //100% PDC2=7500; //75% PDC3=5000; //50% PDC4=2500; //25% while(1); }
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES
UNEXPO-Pto.Ordaz
Prof. Rafael Surga
MICROPROCESADORES

Clase 09 - PWM

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Clase 09 - PWM

Diunggah oleh

Hak Cipta:

Format Tersedia

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modo PWM Flanco Alineado

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modo PWM Push-Pull

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

Prof. Rafael Surga

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E

En el modo PWM complementario, la salida PWMxH es el complemento de la salida PWMxL

Modulo PWM de la Familia DSPIC33E/PIC24E

Modulo PWM de la Familia DSPIC33E/PIC24E