Clase 7: Circuitos Secuenciales

Parte-1

Circuitos secuenciales
Contenido: Introduccin. Circuitos secuenciales bsicos: el Latch. Circuitos secuenciales bsicos: el flip-flop. Aplicaciones bsicas de los flip-flops: Los registros y los contadores. Objetivos: Conocer las caractersticas de un circuito secuencial. Conocer el funcionamiento de los: Latches y flip-flops. Conocer el funcionamiento y diseo de los registros y contadores. Comprender la informacin que proporcionan los catlogos de los circuitos integrados secuenciales. Adquirir destreza en el anlisis y diseo de los circuitos secuenciales.
2
Prsentat ion

Circuitos secuenciales
Circuitos combinacionales con realimentacin se denominan secuenciales. En un circuito secuencial la salida no slo depende de su entrada actual, tambin de las entradas anteriores, que quedan almacenadas en un estado.

Comparacin

Biestables: Tipos
1. Circuitos asncronos cambian los estados de sus salidas como resultado del cambio de las entradas. (Latch) 2. Circuitos sncronos pueden cambiar el estado de sus salidas en instantes de tiempo discretos bajo el control de una seal de reloj. (Flip-Flop)
RS Asncrono Por nivel Por flanco Maestro Esclavo Uso comn JK Inters terico D T

Inters terico Inters terico Uso comn Inters terico Uso comn Uso comn Uso comn
5

Uso comn Uso comn

Inters terico Inters terico

Dispositivos de almacenamiento de 1 bit

En una memoria digital, la mnima cantidad de informacin (1 bit), se almacena en un biestable (0 o 1). Un conjunto de biestables pueden almacenar la informacin correspondiente a una cierta cantidad de bits. Cerrojos o latch. (Almacena 1 bit) Flip-flops (1 bit) Registros (4,8,16,32,64 bit) Memorias. (1kb - 2Gb) Contadores (4,8,16 bits)

Estructura de un circuito secuencial

Entradas
Circuito combinacional

Salidas

Circuitos con flip-flop

Reloj

Realimentacin

Los circuitos secuenciales funcionan sobre la base del tiempo. Es decir, las salidas dependen no slo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
7
Prsentat ion

Elementos Biestables: Latch (Cerrojo)

Latch Set: La salida se estabiliza en uno Set

t
8

Elementos Biestables: Latch (Cerrojo)

Latch Reset: la salida se estabiliza en cero

Latch Set-Reset

Latch R-S

10

Latch R-S

RS=11 no permitida. Produce oscilaciones indeseadas de un estado a otro de forma incontrolada.

11

Latch R-S
S Q

S 0 0

R 0 1 0 1

Q x 1 0 Q

Q x 0 1 Q

Set

S FF

1 1

Reset

12

Prsentat ion

Latch R-S
Ejercicio: Encontrar Q para las seales R, S dadas
1 0 1 1 1 1 1 0

S 0 0 1

R 0 1 0 1

Q x 1 0 Q

S R

S Q FF t
13

Q
Prsentat ion

Flip Flop
Latch con seal de control de tiempo (CLK-Reloj) para reducir el efecto de interferencias que puedan afectar los datos almacenados. Agregar un circuito de deteccin de flanco de subida o de bajada que produzca un pulso de corta duracin, para realizar una operacin en el latch.

14

Flip Flop
Circuito detector de flanco de subida (0 1)

Pequeo pulso generado al detectar el flanco de subida (0 1)

Aprovechando el retardo real de un inversor

15

Flip Flop
Circuito detector de flanco de bajada (1 0)

Pequeo pulso generado al detectar el flanco de bajada (1 0)

16

Flip-Flop SR (Flanco de subida)

17

Flip Flop RS sncrono

S CK Q R Q Tabla de verdad
CK S 0 R 0 1 0 1 Q Q 0 1 ?

set clock reset

0 1 1

CK FF R Q

18

Prsentat ion

Flip Flops
Ejercicio: Encontrar Q para las seales R, S dadas usando FF RS sncrono
CK S 0 0 1 R 0 1 0 1 Q Q 0 1 1

CK S R

CK FF Q R t
19
Prsentat ion

Flip Flops
Ejercicio: Encontrar Q para las seales R, S dadas usando FF RS sncrono
CK S 0 0 R 0 1 0 1 Q Q 0 1 1

CK S R

1 1

CK FF Q R t
20
Prsentat ion

Flip Flops activados por flancos

Flanco de subida Flanco de bajada

21

Ejemplo: Flip Flop D

Diagrama de tiempos.

Q solo cambia cuando se presenta un flanco de subida.

22

Flip Flop tipo D

D data clock S Q CK FF R Q
basado en FF-SR, con flanco de subida

Tabla de verdad
CK D 0 1 Q 0 1

Sin clock la salida no cambia

Ecuacin caracterstica:
23

Qt+1 = Dt
Prsentat ion

Flip Flop tipo D

Flip-flop D: con entradas asncronas CLEAR y PRESET PR data clock D CK Q Q Tabla de verdad
PR 0 1 1 1 1 CLR 1 0 1 1 1 CK X X 0 D X X 1 0 X Q 1 0 1 0 Q

CLR
24
Prsentat ion

Flip Flops: Aplicacin

Registro de corrimiento basado en Flip-Flops D (shift register)

data

D1 CK

Q1

D2 CK

Q2

D3 CK

Q3

D4 CK

Q4

25

Prsentat ion

Flip Flops: Aplicacin

Divisor de frecuencia basado en Flip-Flops D

D CK

Q FQ = (FRELOJ)/2 Q

FRELOJ
26
Prsentat ion

Flip Flop tipo JK

Flip-flop JK: con flanco de bajada
CK J 0 0 1 1 X K 0 1 0 1 X Q Q 0 1 Q Q

data clock

J CK K

Ecuacin caracterstica:

Qt+1 = Qt.J + Qt.K

27
Prsentat ion

Flip Flops
Tabla de Operaciones del flip-flop JK

Qt 0 0 1 1

Qt+1 0 1 0 1

J 0 1 X x

K X X 1 0

Ecuacin caracterstica:

Qt+1 = Qt.J + Qt.K

28
Prsentat ion

Ejemplo: FF-JK
Solo cambia la salida Q en los flancos de subida

29

Flip Flops: Aplicacin

Contador de 4 bits basado en Flip-Flop JK

J1 CK K1

Q1

J2 CK K2

Q2

J3 CK K3

Q3

J4 CK K4

Q4

1 LSB

MSB
30
Prsentat ion

Flip Flops
Divisor de frecuencia basado en el Flip-Flop JK

J CK

Q FQ = (FRELOJ)/2 Q

FRELOJ
31
Prsentat ion

Flip Flops: Mquina de estados

Diseo de un circuito secuencial Ejemplo: Disee un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11, cuando la seal de control x est en 1 y existe una seal de reloj (clock), cambie de estado. 00 01 10
Prsentat ion

11

Diagrama de estado
32

Flip Flops: Mquina de estados

Diseo de un circuito secuencial x=0 x=1 x=0 01 x=1 10 x=0 Diagrama de estado
33

00

x=1 11 x=1 x=0

x : seal de control
Prsentat ion

Flip Flops: Mquina de estados

t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A ? ? ? ? ? ? ? ? B ? ? ? ? ? ? ? ?

Como el contador tiene dos bits, se usarn dos flip-flops (A y B), uno para cada bit. x=0 x=1 01 x=0 x=1 10 x=0
34

AB

00

x=1 11 x=1 x : seal de reloj

Prsentat ion

x=0

control Diagrama de estado

Flip Flops: Mquina de estados

t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A ? ? ? ? ? ? ? ? B ? ? ? ? ? ? ? ?

Tabla de estado x=0 x=1 01 x=0 x=1 10 x=0

35

00

x=1 11 x=1 x : seal de reloj

Prsentat ion

x=0

control Diagrama de estado

Flip Flops
t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JA ? ? ? ? ? ? ? ? KA ? ? ? ? ? ? ? ?

CK

J 0 0 1 1

K 0 1 0 1

Q Q 0 1 Q

CK FF control Usando flip-flops JK cmo deben ser sus entradas para que A cambie de su estado t a su estado t+1?
36

Prsentat ion

Flip Flops
t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JA 0 0 0 1 X X X X KA X X X X 0 0 0 1

CK

J 0 0 1 1

K 0 1 0 1

Q Q 0 1 Q

CK FF K Q

control Tabla de excitacin

37

Prsentat ion

Flip Flops
t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JA 0 0 0 1 X X X X KA X X X X 0 0 0 1

Mapas de Karnaugh

JA A

x KA A B

x
38
Prsentat ion

Flip Flops
t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JA 0 0 0 1 X X X X KA X X X X 0 0 0 1

Mapas de Karnaugh

JA A
X 0

B
X 1 X 0 X 0

x KA A
0 X

B
1 X 0 X 0 X

x
39
Prsentat ion

Flip Flops
Mapas de Karnaugh

JA A JA = Bx KA A
0 X X 0

B
X 1 X 0 X 0

x B
1 X 0 X 0 X

KA = Bx

x
40
Prsentat ion

Flip Flops
t
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1

t +1
A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JB ? ? ? ? ? ? ? ? KB ? ? ? ? ? ? ? ?

CK

J 0 0 1 1

K 0 1 0 1

Q Q 0 1 Q

CK FF control Usando flip-flops JK cmo deben ser sus entradas para que B cambie de su estado t a su estado t+1?
41

Prsentat ion

Flip Flops
t +1 JB
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1 A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JB 0 1 X X 0 1 X X KB X X 0 1 X X 0 1

Mapas de Karnaugh

x KB A B

x
42
Prsentat ion

Flip Flops
t +1 JB
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 x 0 1 0 1 0 1 0 1 A 0 0 0 1 1 1 1 0 B 0 1 1 0 0 1 1 0 JB 0 1 X X 0 1 X X KB X X 0 1 X X 0 1

Mapas de Karnaugh

B
X X X X 1 1 0 0

x KB A
0 0

B
1 1 X X X X

x
43
Prsentat ion

Flip Flops
Mapas de Karnaugh

JB A JB = x KB A
0 0 X X

B
X X 1 1 0 0

x B
1 1 X X X X

KB = x

x
44
Prsentat ion

Flip Flops
JA JA = Bx KA = Bx JB = x JB KB = x CK KB
45

Q
FFA

CK KA

Q B

Q
FFB

Flip Flops
JA JA = Bx KA = Bx JB = x JB KB = x CK x clock
46

Q
FFA

CK KA

Q
FFB

KB

Flip Flops
Consideraciones de diseo: 1. Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un crculo, un flecha es una transicin de un estado a otro. 2. El nmero de flip-flops necesarios para el circuito es el nmero de bits que tienen los estados. 3. Se realiza la tabla de estados y la tabla de excitacin para cada flip-flop. 4. Se disea el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. 5. Se implementa el circuito secuencial.
47

Flip Flops
Flip-flop tipo T: Toggle

48

Flip Flops
Flip-flop tipo T
CK T 0 0 1 1 Qt 0 1 0 1 Qt+1 0 1 1 0

data clock

T CK

Ecuacin caracterstica:

Qt+1 = Qt.T + Qt.T = QtT

49
Prsentat ion