El transistor de efecto de campo metal-xido-semiconductor o MOSFET (en ingls Metal-oxide-semiconductor Field-effect transistor) es un transistor utilizado para amplificar o conmutar

seales electrnicas. Es el transistor ms utilizado en la industria microelectrnica, ya sea en circuitos analgicos o digitales, aunque el transistor de unin bipolar fue mucho ms popular en otro tiempo. rcticamente la totalidad de los microprocesadores comerciales estn basados en transistores !"#$E%. El trmino &metal& en el nombre de los transistores !"#$E% es actualmente incorrecto debido a que el material de la compuerta, que antes era metlico, ahora se construye con una capa de silicio policristalino. En sus inicios se utiliz aluminio para fabricar la compuerta, hasta mediados de '()* cuando el silicio policristalino comenz a dominar el mercado gracias a su capacidad de formar compuertas auto+alineadas. ,as compuertas metlicas estn -ol-iendo a ganar popularidad, debido a que es complicado incrementar la -elocidad de operacin de los transistores sin utilizar componentes metlicos en la compuerta. .e manera similar, el &/ido& utilizado como aislante en la compuerta tambin se ha reemplazado por otros materiales con el propsito de obtener canales fuertes con la aplicacin de tensiones ms pequeas. 0unque el !"#$E% es un dispositi-o de cuatro terminales llamadas surtidor (#), drenador (.), compuerta (1) y sustrato (2), el sustrato generalmente est conectado internamente a la terminal del surtidor, y por este moti-o se pueden encontrar dispositi-os de tres terminales similares a otros transistores de efecto de campo. 3n transistor de efecto de campo de compuerta aislada o 41$E% (Insulated-gate fieldeffect transistor) es un trmino relacionado que es equi-alente a un !"#$E%. El trmino 41$E% es un poco ms inclusi-o, debido a que muchos transistores !"#$E% utilizan una compuerta que no es metlica, y un aislante de compuerta que no es un /ido. "tro dispositi-o relacionado es el !4#$E%, que es un transistor de efecto de campo metal+aislante+semiconductor (Metal-insulator-semiconductor field-effect transistor).

Smbolos de circuito
E/isten distintos s5mbolos que se utilizan para representar el transistor !"#$E%. El diseo bsico consiste en una l5nea recta para dibu6ar el canal, con l5neas que salen del canal en ngulo recto y luego hacia afuera del dibu6o de forma paralela al canal, para dibu6ar el surtidor y el drenador. En algunos casos, se utiliza una l5nea segmentada en tres partes para el canal del !"#$E% de enriquecimiento, y una l5nea slida para el canal del !"#$E% de empobrecimiento. "tra l5nea es dibu6ada en forma paralela al canal para destacar la compuerta. ,a cone/in del sustrato, en los casos donde se muestra, se coloca en la parte central del canal con una flecha que indica si el transistor es !"# o 7!"#. ,a flecha siempre apunta en la direccin hacia 7, de forma que un 7!"# (8anal 7 en una tina o sustrato ) tiene la flecha apuntando hacia adentro (desde el sustrato hacia el canal). #i el sustrato est conectado internamente al surtidor (como generalmente ocurre en dispositi-os discretos) se conecta con una l5nea en el dibu6o entre el sustrato y el surtidor. #i el sustrato no se muestra en el dibu6o (como generalmente ocurre en el caso de los diseos de circuitos integrados, debido a que se utiliza un sustrato com9n) se utiliza un s5mbolo de in-ersin para identificar los transistores !"#, y de forma

alternati-a se puede utilizar una flecha en el surtidor de forma similar a como se usa en los transistores bipolares (la flecha hacia afuera para un 7!"# y hacia adentro para un !"#). En esta figura se tiene una comparacin entre los s5mbolos de los !"#$E% de enriquecimiento y de empobrecimiento, 6unto con los s5mbolos para los :$E% (dibu6ados con el surtidor y el drenador ordenados de modo que las tensiones ms ele-adas aparecen en la parte superior de la pgina).

8anal Empob.

8anal 7:$E%!"#$E% Enriq.!"#$E% Enriq. (sin sustrato)!"#$E%

ara aquellos s5mbolos en los que la terminal del sustrato se muestra, aqu5 se representa conectada internamente al surtidor. Esta es la configuracin t5pica, pero no significa que sea la 9nica configuracin importante. En general, el !"#$E% es un dispositi-o de cuatro terminales, y en los circuitos integrados muchos de los !"#$E% comparten una cone/in com9n entre el sustrato, que no est necesariamente conectada a las terminales del surtidor de todos los transistores.

Funcionamiento
E/isten dos tipos de transistores !"#$E%, ambos basados en la estructura !"#. ,os !"#$E% de enriquecimiento se basan en la creacin de un canal entre el drenador y el surtidor, al aplicar una tensin en la compuerta. ,a tensin de la compuerta atrae portadores minoritarios hacia el canal, de manera que se forma una regin de in-ersin, es decir, una regin con dopado opuesto al que ten5a el sustrato originalmente. El trmino enriquecimiento hace referencia al incremento de la conducti-idad elctrica debido a un aumento de la cantidad de portadores de carga en la regin correspondiente al canal. El canal puede formarse con un incremento en la concentracin de electrones (en un n!"#$E% o 7!"#), o huecos (en un p!"#$E% o !"#). .e este modo un transistor 7!"# se construye con un sustrato tipo p y tiene un canal de tipo n, mientras que un transistor !"# se construye con un sustrato tipo n y tiene un canal de tipo p. ,os !"#$E% de empobrecimiento tienen un canal conductor en su estado de reposo, que se debe hacer desaparecer mediante la aplicacin de la tensin elctrica en la compuerta, lo cual ocasiona una disminucin de la cantidad de portadores de carga y una disminucin respecti-a de la conducti-idad.;

Estructura metal-xido-semiconductor
<ase tambin= Estructura !"#.

Estructura !etal+/ido+semiconductor construida con un sustrato de silicio tipo p 3na estructura metal+/ido+semiconductor (!"#) tradicional se obtiene haciendo crecer una capa de di/ido de silicio (#i">) sobre un sustrato de silicio, y luego depositando una capa de metal o silicio policristalino, siendo el segundo el ms

utilizado. .ebido a que el di/ido de silicio es un material dielctrico, esta estructura equi-ale a un condensador plano, en donde uno de los electrodos ha sido reemplazado por un semiconductor. 8uando se aplica un potencial a tra-s de la estructura !"#, se modifica la distribucin de cargas en el semiconductor. #i consideramos un semiconductor de tipo p (con una densidad de aceptores 70), p es la densidad de huecos? p = NA en el silicio intr5nseco), una tensin positi-a <12 aplicada entre la compuerta y el sustrato (-er figura) crea una regin de agotamiento debido a que los huecos cargados positi-amente son repelidos de la interfaz entre el aislante de compuerta y el semiconductor. Esto de6a e/puesta una zona libre de portadores, que est constituida por los iones de los tomos aceptores cargados negati-amente (-er .opa6e (semiconductores)). #i <12 es lo suficientemente alto, una alta concentracin de portadores de carga negati-os formar una regin de inversin localizada en una fran6a delgada contigua a la interfaz entre el semiconductor y el aislante. .e manera distinta al !"#$E%, en donde la zona de in-ersin ocasiona que los portadores de carga se establezcan rpidamente a tra-s del drenador y el surtidor, en un condensador !"# los electrones se generan mucho ms lentamente mediante generacin trmica en los centros de generacin y recombinacin de portadores que estn en la regin de agotamiento. .e forma con-encional, la tensin de compuerta a la cual la densidad -olumtrica de electrones en la regin de in-ersin es la misma que la densidad -olumtrica de huecos en el sustrato se llama tensin de umbral. Esta estructura con un sustrato de tipo p es la base de los transistores n!"#$E%, los cuales requieren el dopado local de regiones de tipo n para el drenador y el surtidor.

Estructura MOSFET y formacin del canal

Formacin del canal en un MOSFE NMOS= #uperior= 3na tensin de compuerta dobla las bandas de energ5a, y se agotan los huecos de la superficie cercana a la compuerta (izquierda). ,a carga que induce el doblamiento de bandas se equilibra con una capa de cargas negati-as de iones aceptores (derecha). 4nferior= 3na tensin toda-5a mayor aplicada en la compuerta agota los huecos, y la banda de conduccin disminuye de forma que se logra la conduccin a tra-s del canal. 3n transistor de efecto de campo metal+/ido+semiconductor (!"#$E%) se basa en controlar la concentracin de portadores de carga mediante un condensador !"# e/istente entre los electrodos del sustrato y la compuerta. ,a compuerta est localizada encima del sustrato y aislada de todas las dems regiones del dispositi-o por una capa de dielctrico, que en el caso del !"#$E% es un /ido, como el di/ido de silicio. #i se utilizan otros materiales dielctricos que no sean /idos, el dispositi-o es conocido como un transistor de efecto de campo metal+aislante+semiconductor (!4#$E%). 8omparado con el condensador !"#, el !"#$E% incluye dos terminales adicionales (surtidor y drenador), cada uno conectado a regiones altamente dopadas que estn separadas por la regin del sustrato. Estas regiones pueden ser de tipo p o n, pero deben ser ambas del mismo tipo, y del tipo opuesto al del sustrato. El surtidor y el drenador (de forma distinta al sustrato) estn fuertemente dopadas y en la notacin se indica con un signo &@& despus del tipo de dopado.

#i el !"#$E% es de canal n (7!"#) entonces las regiones de dopado para el surtidor y el drenador son regiones &n@& y el sustrato es una regin de tipo &p&. #i el !"#$E% es de canal p ( !"#) entonces las regiones de dopado para el surtidor y el drenador son regiones &p@& y el sustrato es una regin de tipo &n&. El surtidor se denomina as5 porque es la fuente de los portadores de carga (electrones en el canal n, huecos en el canal p) que fluyen a tra-s del canal? de forma similar, el drenador es el punto en el cual los portadores de carga abandonan el canal. ,a ocupacin de las bandas de energ5a en un semiconductor est determinada por la posicin del ni-el de $ermi con respecto a los bordes de las bandas de energ5a del semiconductor. 8omo se describe anteriormente, y como se puede apreciar en la figura, cuando se aplica una tensin de compuerta suficiente, el borde de la banda de -alencia se ale6a del ni-el de $ermi, y los huecos presentes en el sustrato son repelidos de la compuerta. 8uando se polariza toda-5a ms la compuerta, el borde de la banda de conduccin se acerca al ni-el de $ermi en la regin cercana a la superficie del semiconductor, y esta regin se llena de electrones en una regin de in!ersin o un canal de tipo n originado en la interfaz entre el sustrato tipo p y el /ido. Este canal conductor se e/tiende entre el drenador y el surtidor, y la corriente fluye a tra-s del dispositi-o cuando se aplica un potencial entre el drenador y el surtidor. 0l aumentar la tensin en la compuerta, se incrementa la densidad de electrones en la regin de in-ersin y por lo tanto se incrementa el flu6o de corriente entre el drenador y el surtidor. ara tensiones de compuerta inferiores a la tensin de umbral, el canal no tiene suficientes portadores de carga para formar la zona de in-ersin, y de esta forma slo una pequea corriente de subumbral puede fluir entre el drenador y el surtidor. 8uando se aplica una tensin negati-a entre compuerta+surtidor (positi-a entre surtidor+ compuerta) se crea un canal de tipo p en una superficie del sustrato tipo n, de forma anloga al canal n, pero con polaridades opuestas para las cargas y las tensiones. 8uando una tensin menos negati-a que la tensin de umbral es aplicada (una tensin negati-a para el canal tipo p) el canal desaparece y slo puede fluir una pequea corriente de subumbral entre el drenador y el surtidor.

Modos de operacin
,a operacin de un transistor !"#$E% se puede di-idir en tres diferentes regiones de operacin, dependiendo de las tensiones en sus terminales. En la presente discusin se utiliza un modelo algebraico que es -lido para las tecnolog5as bsicas antiguas, y se incluye aqu5 con fines didcticos. En los !"#$E% modernos se requieren modelos computacionales que e/hiben un comportamiento mucho ms comple6o. ara un transistor NMOS de enriquecimiento se tienen las siguientes regiones=

orte
NMOS en modo de corte! ,a regin blanca indica que no e/isten portadores libres en esta zona, debido a que los electrones son repelidos del canal.

uando "#S $ "t% en donde <th es la tensin de umbral del transistor .e acuerdo con el modelo bsico del transistor, en esta regin el dispositi-o se encuentra apagado. 7o hay conduccin entre el surtidor y el drenador, de modo que el !"#$E% se comporta como un interruptor abierto. 3n modelo ms e/acto considera el efecto de la energ5a trmica descrita por la distribucin de 2oltzmann para las energ5as de los electrones, en donde se permite que los electrones con alta energ5a presentes en el surtidor ingresen al canal y fluyan hacia el drenador. Esto ocasiona una corriente de subumbral, que es una funcin e/ponencial de la tensin entre compuerta+surtidor. ,a corriente de subumbral est descrita apro/imadamente por la siguiente e/presin=

en donde 4.* es la corriente que e/iste cuando <1# A <th, <% A B%Cq es el -olta6e trmico, n A ' @ 8.C8"D en donde 8. es la capacitancia de la regin de agotamiento, y 8"D es la capacitancia de la capa de /ido

&egin lineal
NMOS en la regin lineal! #e forma un canal de tipo n al lograr la in-ersin del sustrato, y la corriente fluye de drenador a surtidor. uando "#S ' "t% ( ")S $ * "#S + "t% , 0l polarizarse la puerta con una tensin mayor que la tensin de umbral, se crea una regin de agotamiento en la regin que separa la fuente y el drenador. #i esta tensin crece lo suficiente, aparecern portadores minoritarios (huecos en !"#, electrones en 7!"#) en la regin de agotamiento, que darn lugar a un canal de conduccin. El transistor pasa entonces a estado de conduccin, de modo que una diferencia de potencial entre fuente y drenador dar lugar a una corriente. El transistor se comporta como una resistencia controlada por la tensin de compuerta. ,a corriente entre el drenador y el surtidor es modelada por medio de la ecuacin= donde es la mo-ilidad efecti-a de los portadores de carga, es el ancho de compuerta, es la longitud de compuerta y es la capacitancia del /ido por unidad de rea.

Saturacin
NMOS en la regin de saturacin! 0l aplicar una tensin de drenador ms alta, los electrones son atra5dos con ms fuerza hacia el drenador y el canal se deforma.

uando "#S ' "t% ( ")S ' * "#S + "t% , 8uando la tensin entre drenador y fuente supera cierto l5mite, el canal de conduccin ba6o la puerta sufre un estrangulamiento en las cercan5as del drenador y desaparece. ,a corriente entre fuente y drenador no se interrumpe, ya que es debido al campo elctrico entre ambos, pero se hace independiente de la diferencia de potencial entre ambos terminales. En esta regin la corriente de drenador se modela con la siguiente ecuacin=

Estas ecuaciones son un modelo sencillo de funcionamiento de los transistores !"#$E%, pero no tienen en cuenta un buen n9mero de efectos de segundo orden, como por e6emplo=

#aturacin de -elocidad= ,a relacin entre la tensin de puerta y la corriente de drenador no crece cuadrticamente en transistores de canal corto. Efecto cuerpo o efecto sustrato= ,a tensin entre fuente y sustrato modifica la tensin umbral que da lugar al canal de conduccin !odulacin de longitud de canal.

-plicaciones
,a forma ms habitual de emplear transistores !"#$E% es en circuitos de tipo 8!"#, consistentes en el uso de transistores !"# y 7!"# complementarios. <ase %ecnolog5a 8!"# ,as aplicaciones de !"#$E% discretos ms comunes son=

Eesistencia controlada por tensin. 8ircuitos de conmutacin de potencia (FED$E%, $EE.$E%, etc). !ezcladores de frecuencia, con !"#$E% de doble puerta.

"enta.as con respecto a trasistores bipolares

,a principal aplicacin de los !"#$E% est en los circuitos integrados !"#, 7!"# y 8!"#, debido a las siguientes -enta6as de los transistores de efecto de campo con respecto a los transistores bipolares=

8onsumo en modo esttico muy ba6o. %amao muy inferior al transistor bipolar (actualmente del orden de media micra). 1ran capacidad de integracin debido a su reducido tamao. $uncionamiento por tensin, son controlados por -olta6e por lo que tienen una impedancia de entrada muy alta. ,a intensidad que circula por la puerta es del orden de los nanoamperios.

,os circuitos digitales realizados con !"#$E% no necesitan resistencias, con el ahorro de superficie que conlle-a. ,a -elocidad de conmutacin es muy alta, siendo del orden de los nanosegundos. 8ada -ez se encuentran ms en aplicaciones en los con-ertidores de alta frecuencias y ba6a potencia.

Escalamiento del MOSFET

,as dimensiones caracter5sticas de un transistor !"#$E% son la longitud de canal (,) y el ancho de la compuerta (G). ,as dimensiones ms importantes en un transistor !"#$E% son la longitud del canal (,) y el ancho de la compuerta (G). En un proceso de fabricacin se pueden a6ustar estos dos parmetros para modificar el comportamiento elctrico del dispositi-o. ,a longitud del canal (,) se utiliza adems para referirse a la tecnolog5a con la cual fue fabricado el componente electrnico. .e esta manera, un transistor fabricado con tecnolog5a de ;H nm es un transistor cuya longitud de canal es igual a ;H nm. El !"#$E% ha sido escalado continuamente para reducir su tamao por -arias razones. El moti-o principal es que se pueden poner ms transistores en una misma rea superficial, aumentando la densidad de integracin y la potencia de clculo de los microprocesadores. ara tener una idea, los primeros transistores ten5an longitudes de canal de -arios micrmetros, mientras que los dispositi-os modernos utilizan tecnolog5as de apenas decenas de nanmetros. En un microprocesador 8ore i) de tercera generacin fabricado con tecnolog5a de >> nm se tienen apro/imadamente ';I* millones de transistores.H ,os traba6os de Eichard $eynman y posteriormente de Eobert F. .ennard sobre la teor5a de escalamiento fueron la cla-e para reconocer que la reduccin continua del dispositi-o era posible. 0dicionalmente la industria microelectrnica ha tratado de mantener con -igencia la ley de !oore, una tendencia que indica que la cantidad de transistores en un circuito integrado se duplica cada dos aos. ara continuar con esta tendencia, 4ntel inici un proceso de produccin en donde la longitud de la compuerta es de J> nm en el >**( y contin9a reduciendo la escala en el >*'' con procesos de >> nm. or otro lado, la industria de semiconductores mantiene un KroadmapK, el 4%E#, L que marca las metas del desarrollo de la tecnolog5a !"#$E%.

Razones para el escalamiento del MOSFET

,os !"#$E% pequeos son deseables por -arias razones. El moti-o principal para reducir el tamao de los transistores es que permite incluir cada -ez ms dispositi-os en la misma rea de un circuito integrado. Esto resulta en circuitos con la misma funcionalidad en reas ms pequeas, o bien circuitos con ms funcionalidades en la misma rea. .ebido a que los costos de fabricacin para una oblea de semiconductor son relati-amente estables, el costo por cada circuito integrado que se produce est relacionado principalmente al n9mero de circuitos que se pueden producir por cada

oblea. .e esta forma, los circuitos integrados pequeos permiten integrar ms circuitos por oblea, reduciendo el precio de cada circuito. .e hecho, a lo largo de las 9ltimas tres dcadas el n9mero de transistores por cada circuito integrado se ha duplicado cada dos o tres aos, cada -ez que un nue-o nodo de tecnolog5a es introducido. or e6emplo el n9mero de !"#$E%s en un microprocesador fabricado con una tecnolog5a de ;H nm podr5a ser el doble que para un microprocesador fabricado con tecnolog5a de LH nm. Esta duplicacin de la densidad de integracin de transistores fue obser-ada por 1ordon !oore en '(LH y es conocida como la ,ey de !oore.)

%endencia de la longitud del canal y el ancho de compuerta en transistores !"#$E% fabricados por 4ntel, a partir de la tecnolog5a de 'J* nm. %ambin se espera que los transistores ms pequeos conmuten ms rpido. or e6emplo, un enfoque de escalamiento utilizado en el !"#$E% requiere que todas las dimensiones sean reducidas de forma proporcional. ,as dimensiones principales de un transistor son la longitud, el ancho, y el espesor de la capa de /ido. 8ada una de estas dimensiones se escala con un factor de apro/imadamente *.) por cada nodo. .e esta forma, la resistencia del canal del transistor no cambia con el escalamiento, mientras que la capacitancia de la compuerta se reduce por un factor de *.). .e esta manera la constante de tiempo del circuito E8 tambin se escala con un factor de *.). ,as caracter5sticas anteriores han sido el caso tradicional para las tecnolog5as antiguas, pero para los transistores !"#$E% de las generaciones recientes, la reduccin de las dimensiones del transistor no necesariamente implica que la -elocidad de los circuitos se incremente, debido a que el retardo debido a las intercone/iones se -uel-e cada -ez ms importante.

Dificultades en la reduccin de tamao del MOSFET

Fistricamente, las dificultades de reducir el tamao del !"#$E% se han asociado con el proceso de fabricacin de los dispositi-os semiconductores, la necesidad de utilizar tensiones cada -ez ms ba6as, y con ba6o desempeo elctrico, requiriendo el rediseo de los circuitos y la inno-acin (los !"#$E%s pequeos presentan mayor corriente de fuga, e impedancia de salida ms ba6a). roducir !"#$E%s con longitudes de canal mucho ms pequeas que un micrmetro es todo un reto, y las dificultades de la fabricacin de semiconductores son siempre un factor que limita el a-ance de la tecnolog5a de circuitos integrados. En los aos recientes, el tamao reducido del !"#$E%, ms all de las decenas de nanmetros, ha creado di-ersos problemas operacionales. 0lgunos de los factores que limitan el escalamiento del !"#$E% son las siguientes=

0umento de la corriente de subumbral 0umento en las fugas compuerta+/ido 0umento en las fugas de las uniones surtidor+sustrato y drenador+sustrato Eeduccin de la resistencia de salida Eeduccin de la transconductancia 8apacitancia de intercone/in

roduccin y disipacin de calor <ariaciones en el proceso de fabricacin Eetos en el modelado matemtico