Bus Conjunto de conexiones fsicas que pueden compartirse con diferentes conjuntos de hardware para que se comuniquen entre

si, el propsito del bus es reducir el nmero de rutas necesarias para la comunicacin entre los distintos componentes, se caracterizan por la cantidad de informacin que trasmite simultneamente este volumen se expresa en bits. Un cable plano de 32 hilos permite la trasmisin de 32 bits en paralelo Bus de direcciones (bus de memoria) Transporta la direcciones de memoria al que el procesador desea acceder para leer o escribir datos se trata de un bus unidireccional. El bus de direcciones es un canal del microprocesador totalmente independiente del bus de datos donde se establece la direccin de memoria del dato en trnsito. El bus de direccin consiste en el conjunto de lneas elctricas necesarias para establecer una direccin. La capacidad de la memoria que se puede direccionar depende de la cantidad de bits que conforman el bus de direcciones, siendo 2n el tamao mximo en bits del banco de memoria que se podr direccionar con n lneas. Por ejemplo, para direccionar una memoria de 256 bits, son necesarias al menos 8 lneas, pues 28 = 256. Adicionalmente pueden ser necesarias lneas de control para sealar cuando la direccin est disponible en el bus. Esto depende del diseo del propio bus. Bus de datos Transfieren tanto las instrucciones que provienen del procesador, como las que se dirigen hacia l, se trata de un bus bidireccional. Un bus de datos es un dispositivo mediante el cual al interior de una computadora se transportan datos e informacin relevante. Para la informtica, el bus es una serie de cables que funcionan cargando datos en la memoria para transportarlos a la Unidad Central de Procesamiento o CPU. En otras palabras, un bus de datos es una autopista o canal de transmisin de informacin dentro de la computadora que comunica a los componentes de dicho sistema con el microprocesador. El bus funciona ordenando la informacin que es transmitida desde distintas unidades y perifricos a la unidad central, haciendo las veces de semforo o regulador de prioridades y operaciones a ejecutar.

Su funcionamiento es sencillo: en un bus, todos los distintos nodos que lo componen reciben datos indistintamente, aquellos a los que estos datos no son dirigidos los ignoran y, en cambio, aquellos para los cuales los datos tienen relevancia, los comunican. Desde el punto de vista tcnico, un bus de datos es un conjunto de cables o conductores elctricos en pistas metlicas sobre la tarjeta madre o mother del ordenador.

Bus de control Transporta las ordenes y las seales que provienen de la unidad de control y viajan hacia los distintos componentes de hardware se trata de un bus bidireccional . El bus de control gobierna el uso y acceso a las lneas de datos y de direcciones. Como stas lneas estn compartidas por todos los componentes, tiene que proveerse de determinados mecanismos que controlen su utilizacin. Las seales de control transmiten tanto rdenes como informacin de temporizacin entre los mdulos. Mejor dicho, es el que permite que no haya colisin de informacin en el sistema.

Direccionamiento Direccionamiento de memoria: Es un identificador nico para una ubicacin de la memoria, con las cuales una CPU u otros Dispositivos pueden almacenar, modificar o recuperar datos de la misma por lo general, las direcciones de memoria se expresan en base Hexadecimal. Objetivo: Reducir el espacio ocupado en memoria con las instrucciones. Permite la reubicacin del cdigo. Facilitar el manejo de estructura de datos. El direccionamiento se puede considerar desde dos puntos de vista. Fsico: se refiere a los medios electrnicos utilizados en el ordenador para acceder a las diversas posiciones de memoria. Lgico: se refiere a las formas que se expresan y guardan las direcciones, se refiere exclusivamente a la forma en que son tratadas las direcciones de memoria PC

Modos de direccionamiento Modo Real

Ventajas Se utiliza para preparar el procesador para que opere en modo protegido Es un modo de operacin del 80286 y posteriores CPUs compatibles de la arquitectura x86. Acceso directo del software a las rutinas del BIOS y el hardware perifrico. Los ms recientes CPUs x86 se inician en modo real al encenderse. Los sistemas operativos DOS (MSDOS, DR-DOS, etc.) trabajan en modo real. Sus direcciones estn indicadas en 5 dgitos hexadecimales.

Desventajas Caracterizado por 20 bits de espacio de direcciones segmentado. No tiene conceptos de proteccin de me moria o multitarea a nivel de hardware. Mxima cantidad de memoria direccionable: 1 Mbyte. No puede utilizarse en todos los recursos de CPU. Es unitarea. Limita a un mximo de 640K de memoria RAM . Para direccionar esta seccin extendida el

Modo Protegido

Tiene un espacio de direccin fsico de 32 bits.

 Proteccin de memoria y soporte de hardware. Utiliza los registros de segmento como punteros a unos nuevos registros de direccin de 24 bits que permiten acceder a un mximo de (16 MBytes) de memoria fsica. La mayora de los programas escritos para funcionar en modo real funcionarn sin cambios en el modo protegido. Puede direccionar hasta 4 Gb de longitud. Tiene nuevas caractersticas diseadas para mejorar las multitareas y la estabilidad del sistema: proteccin de memoria, soporte de hardware para memoria virtual y comunicacin de tareas. Modo Virtual Diseado para mejorar las multitareas y la estabilidad del sistema. Hacer creer al programa que dispone de ms memoria que la fsicamente disponible en RAM. Bajo este modo de funcionamiento puede haber no slo varias tareas V86 ejecutndose simultneamente, sino que tambi n se pueden ejecutar varias tare as en80386.

sistema de memoria se requiere un cambio en el esquema de direccionamiento de segmento ms desplazamiento usado en el modo real.

No interactuar con el resto de las mquinas virtuales.

Temporizacin La finalidad de la temporizacin es retardar el paso de una seal desde un nodo del circuito hasta otro punto, el diseo de este circuito se realiza con un dispositivo que se conoce con el nombre de monoestable temporizador, ste elemento electrnico dispone de una entrada E y una salida S, se tienen tres temporizadores bsicos que se denominan; el primero, temporizacin a la activacin, el segundo se llama temporizacin a la desactivacin y el tercero es una combinacin de las dos anteriores, temporizacin a la activacin y desactivacin simultaneas. Se dispone de dos tipos de comportamiento en que se manifiestan las salidas de los temporizadores, "redisparables" y "no redisparables" y su entrada responde a dos tipos de disparo, "activacin" y "desactivacin" Reloj de sistema Reloj del sistema El reloj de una computadora se utiliza para dos funciones principales: 1. Para sincronizar las diversas operaciones que realizan los diferentes subcomponentes del sistema informtico. 2. Para saber la hora. El reloj fsicamente es un circuito integrado que emite una cantidad de pulsos por segundo, de manera constante. Al nmero de pulsos que emite el reloj cada segundo sellama Frecuencia del Reloj. La frecuencia del reloj se mide en Ciclos por Segundo, tambin llamados Hertzios,siendo cada ciclo un pulso del reloj. Como la frecuencia del reloj es de varios millonesde pulsos por segundo se expresa habitualmente en Megaherzios.El reloj marca la velocidad de proceso de la computadora generando una seal peridicaque es utilizada por todos los componentes del sistema informtico para sincronizar ycoordinar las actividades operativas, evitando el que un componente maneje unos datos incorrectamente o que la velocidad de transmisin de datos entre dos componentes seadistinta.Cuanto mayor sea la frecuencia del reloj mayor ser la velocidad de proceso de lacomputadora y podr realizar mayor cantidad de instrucciones elementales en unsegundo.El rango de frecuencia de los microprocesadores oscila entre los 4,77 megaherzios del primer PC diseado por IBM y los 200 megaherzios de las actuales computadoras basadas en los chips Intel Pentium.En mquinas de arquitectura Von Neumann la mayora de las operaciones sonserializadas, esto significa que la computadora ejecuta los comandos en un orden preestablecido. Para asegurarnos de que todas las operaciones ocurren justo en el tiempoadecuado, las mquinas 80x86 utilizan una seal alternante llamada el reloj del sistema.En su forma bsica, el reloj del sistema maneja toda la sincronizacin de un sistema decmputo. El reloj del sistema es una seal elctrica en el bus de control que alterna entrelos valores de cero y uno a una tasa dada. La frecuencia en la cual el reloj del sistemaalterna entre cero y uno es llamada frecuencia del reloj de sistema. El timepo que toma para cambiar de cero a uno y luego volver a cero se le llama periodo de reloj, tambinllamado ciclo de reloj. La frecuencia del reloj es

simplemente el nmero de ciclos dereloj que ocurren en un segundo, en sistemas actuales, ste valor excede los 200 ciclos por segundo, siendo ya comn frecuencias del orden de los 366 Mhz. (MegaHertz, queequivale a un milln de ciclos por segundo). Observe que el periodo de reloj es el valor inverso de la frecuencia, por lo tanto, para un sistema de 200 Mhz el periodo es igual a5 nanosegundos. Para asegurar la sincronizacin, el CPU inicia una operacin ya sea enel flanco ascendente (cuando la seal cambia de cero a uno) en el descendente(cuando la seal cambia de uno a cero). Como todas las operaciones de un CPU estnsincronizadas en torno a su reloj, un CPU no puede ejecutar operaciones ms rpido que la velocidad del reloj.

Acceso a memoria y el reloj del sistema El acceso a memoria es probablemente la actividad ms comn de un CPU, se trata endefinitiva de una operacin sincronizada al reloj del sistema, esto es, la lectura oescritura no puede ser ms rpida que un ciclo de reloj, de hecho, en muchos sistemas80x86 el acceso a memoria toma varios ciclos de reloj. El tiempo de acceso a memoriaes el nmero de ciclos de reloj que el sistema necesita para acceder a una ubicacin dememoria, este es un valor importante ya que a mayor nmero de ciclos menor desempeo. El tiempo de acceso a memoria es la cantidad de tiempo que transcurredesde que se solicita una operacin (sea de lectura escritura) y el tiempo en que lamemoria completa dicha operacin. En procesadores de 5 Mhz (80x88, 80x86) eltiempo de acceso a memoria es de aproximadamente 800 ns. (nanosegundos), encambio, un procesador de 50 Mhz (80x486) el tiempo es de aproximadamente 20 ns. Eltiempo de acceso a memoria en el procesador 80x486 es casi 40 veces ms rpido queen el caso del procesador 80x86 porque ste ltimo consume ms ciclos de reloj para e la cceso a memoria adems del incremento en la velocidad de reloj. Los dispositivos de memoria presentan varias caractersticas pero las principales son su capacidad de almacenamiento y el tiempo de acceso. Una memoria de acceso aleatorio(RAM) tpica tiene una capacidad de 16 ms megabytes y un tiempo de acceso de 70nanosegundos menos, con estos datos seguramente se estar preguntando cmo es posible que stas memorias relativamente lentas trabajan en procesadores mucho msrpidos. La respuesta son los estados de espera. Un estado de espera es una seal que se coloca en el bus de control por parte del dispositivo de memoria para detener temporalmente el trabajo realizado por el CPU, como consecuencia utilizar uno o msestados de espera tiene el mismo efecto que reducir proporcionalmente la velocidad dereloj, obviamente introducir estados de espera no es una opcin deseable por lareduccin en el desempeo del sistema. Los diseadores de hardware han encontrado unmecanismo que tiene un efecto similar a introducir estados de espera pero sin afectar notablemente el rendimiento de la computadora, a este mecanismo se le llama memoriacache ( se pronuncia "cash").Una memoria cache es un dispositivo sin estados de espera que se encuentra construidacomo parte integral del CPU, fsicamente se encuentra entre el CPU y los mdulos dememoria RAM, su funcin es evitar la generacin de estados de espera por parte de losmdulos de memoria RAM y as aprovechar al mximo el rendimiento esperado por elCPU, sin embargo la memoria cache no es un dispositivo perfecto pues hay ocasionesen que no es posible colocar en memoria cache los datos que requiere el programa paraejecutarse forzando al

sistema a leer dichos datos directamente de los mdulos dememoria RAM y por lo tanto generando estados de espera, cuando ocurre stefenmeno se le llama prdida cache (cache miss), cuando tienen xito las operacionesen memoria cache se le llama xito cache (cache hit). Por lo general el radio entre xitoy prdida en memoria cache est entre 85 y 90%. Este rendimiento disminuye alaumentar la cantidad de memoria cache y por esta razn la memoria cache esrelativamente pequea, sus valores de almacenamiento oscilan entre 256 y 512 Kb. ESTADOS DE ESPERA Cuando se conectan tarjetas al bus de la PC, un problema comn es igualar lavelocidad de los ciclos del bus con la de las tarjetas. Es comn que una tarjetasea ms lenta que el bus. As, el bus de la PC esta diseado para resolver esteproblema. La seal READY del bus se puede usar para extender la longitud delciclo del bus para igualar una tarjeta lenta o parar el bus del sistema hasta quese sincronice con el ciclo de la tarjeta.Como se mencion anteriormente, los ciclos del bus del 8088 normalmente sonde cuatro pulsos y se describen por T1 hasta T4. En algunos ciclos el hardwarede la PC, automticamente inserta un pulso ocioso extra llamado TW. La sealREADY se usa para insertar estados nuevos o adicionales de espera.

Retet de sistema Se conoce como reset a la puesta en condiciones iniciales de un sistema. Este puede ser mecnico, electrnico o de otro tipo. Normalmente se realiza al conectar el mismo, aunque, habitualmente, existe un mecanismo, normalmente un pulsador, que sirve para realzar la puesta en condiciones iniciales manualmente. Perro guardin En electrnica, un perro guardin (en ingls watchdog) es un mecanismo de seguridad que provoca un reset del sistema en caso de que ste se haya bloqueado. Consiste en un temporizador que ir continuamente decrementando un contador, inicialmente con un valor alto. Cuando este contador llegue a cero, se reiniciar el sistema, as que se debe disear una subrutina en el programa de manera que refresque o reinicie al perro guardin antes de que provoque el reset. Si el programa falla o se bloquea, al no actualizar el contador del perro guardin a su valor de inicio, ste llegar a decrementarse hasta cero y se reiniciar el sistema.