Unidad 6: Arquitectura y Organizacin de computadoras Subsistema de Memoria Organizacin de Memoria Principal

Bibliografa: William Stallings Organizacin y Arquitectura de computadores 5ta. Edition. Editorial Pearson Educacin.-

Memorias
Conceptualmente sencillas Presentan la mas amplia diversidad de tipos, tecnologa, estructura, prestaciones y coste Ninguna tecnologa es ptima para satisfacer las necesidades de memoria Un computador esta equipado con una jerarqua de memorias: Algunas internas y otras externas ( accesibles por mdulos de entrada/salida)

Caractersticas de los sistemas de memorias

Ubicacin Procesador Interna (principal) Externa (secundaria) Capacidad Tamao de la palabra Numero de palabras Unidad de transferencia Palabra Bloque Mtodo de acceso Acceso secuencial Acceso directo Acceso aleatorio Acceso asociativo Prestaciones Tiempo de acceso Tiempo de ciclo Velocidad de transferencia Dispositivo fsico Semiconductor Soporte magntico Soporte ptico Magneto-ptico Caractersticas fsicas Voltil/no voltil Borrable/no borrable Organizacin

Ubicacin
El termino ubicacin indica si la memoria es interna o externa al computador. La memoria interna generalmente se relaciona con la memoria principal. Otras formas de memoria internas:
Memoria del procesador. Memoria de la Unidad de Control. Memoria cach

Memorias externas. Discos, cintas, etc.

Capacidad
Para memorias internas se expresa normalmente en trminos de bytes (1 bytes = 8 bits) o de palabras. Longitudes comunes son; 8, 16, 32 bits. La capacidad de las memorias externas se suele expresar en bytes.

Unidad de transferencia
Para memorias internas, la unidad de transferencia es igual al numero de lneas de entrada/salida de datos del mdulo de memoria. Gralmente es igual a la palabra, pero suele ser >, por ej. 64,128 o 256 bits. Conceptos relacionados con la memoria interna:
Palabra: es la unidad natural de organizacin de la memoria, suele coincidir con el numero de bits utilizados para representar nmeros y con la longitud de las instrucciones. Existen numerosas excepciones.

Unidad de transferencia (2)

Unidades direccionables: en algunos sistemas la unidad es la palabra. Sin embargo muchos de ellos permiten direccionar a nivel de bytes. La relacin entre la longitud A de una direccin y el numero N de unidades direccionables es 2A = N Unidad de transferencia: para la memoria principal, es el numero de bits que se leen o escriben en memoria a la vez. No tiene porque coincidir con una palabra o con una unidad direccionable. Para memoria externa, los datos se transfieren en unidades mas grandes llamadas bloques.

Mtodos de acceso (1)

Acceso secuencial: la memoria se organiza en unidades llamadas registros. El acceso debe realizarse con una secuencia lineal especifica. Ej. Cinta Acceso directo: Tiene asociado un mecanismo de lectura-escritura. Los bloques individuales o registros tienen una direccin nica basada en su direccin fsica. Se accede directamente a una vecindad dada, seguido de una bsqueda secuencial, hasta alcanzar la posicin final. Ej. Discos.

Mtodo de acceso (2)

Acceso aleatorio (random): cada posicin direccionable de memoria tiene un nico mecanismo de acceso cableado fsicamente. El tiempo para acceder a una posicin dada es constante e independiente de la secuencia de accesos previos. Cualquier direccin puede seleccionarse aleatoriamente y ser direccionada y accedida directamente. Ej. Memoria principal y cache

Mtodo de acceso (3)

Asociativa: es del tipo de acceso aleatorio que permite hacer una comparacin de ciertas posiciones de bits dentro de una palabra buscando que coincidan con unos valores dados y hacer esto para todas las palabras simultneamente. Una palabra es recuperada en base a una porcin de su contenido en lugar de su direccin. Ej. Memorias cache
Desde el punto de vista del usuario: las dos caractersticas mas importantes son: su capacidad y sus prestaciones.

Prestaciones (1)
Se utilizan tres parmetros de medida para evaluar las prestaciones.
Tiempo de acceso (latencia): para memorias de acceso aleatorio es el tiempo que tarda en realizarse una operacin de escritura o lectura. Tiempo que transcurre desde que se presenta una direccin a la memoria hasta que el dato, o ha sido memorizado o esta disponible para su uso. Para otro tipo de memorias, es el tiempo que se tarde en situar el mecanismo de lectura/escritura en la posicin adecuada.

Prestaciones (2)
Se utilizan tres parmetros de medida para evaluar las prestaciones.
Tiempo de ciclo de memoria: Se aplica a memorias aleatorias. Consiste en el tiempo de acceso y algn tiempo mas que se requiere antes de que pueda iniciarse un segundo acceso a memoria. Es necesario para finalizar las transiciones en las lneas de seal o para regenerar datos en lecturas destructivas. Depende de las caractersticas del bus del sistema y no del procesador.

Prestaciones (3)
Se utilizan tres parmetros de medida para evaluar las prestaciones.
Velocidad de transferencia: es la velocidad a la que se pueden transferir datos a, o desde, una unidad de memoria. Para memorias de acceso aleatorio coincide con el inverso del tiempo de ciclo.

Soportes Fsicos
Las mas comunes en la actualidad son las memorias:
Semiconductoras, Las memorias de superficies magnticas, utilizadas para discos y cintas, Y las memorias pticas y magneto-pticas.

Caractersticas fsicas
Memorias voltiles: la informacin se va perdiendo o desaparece cuando se desconecta la alimentacin. Memorias no Voltiles: la informacin permanece hasta que se modifique intencionalmente. No necesita fuente de alimentacin para retener informacin. Ej. Memorias de superficie magntica. Memorias no borrables: no pueden modificarse a menos que se destruya la unidad. Las memorias semiconductoras de este tipo, se las conoce como memorias de solo lectura (ROM, Read Only Memory).

ORGANIZACION
En memorias de acceso aleatorio, su organizacin es un aspecto clave de diseo. Disposicin o estructura fsica en bits para formar palabras.

Memoria
Velocidad del procesador: se duplica cada 18 meses (sin variar su precio) la cantidad de instrucciones ejecutadas por segundo. Memoria: se cuadruplica su tamao cada 36 meses (al mismo precio). Velocidad aumenta a razn de un 10% anual. Para conseguir prestaciones ptimas, la memoria debe seguir al procesador.

Memoria (2)
A medida que aumenta la brecha entre las velocidades del procesador y de la memoria, las distintas arquitecturas buscan tender un puente sobre esta brecha. Una computadora tpica suele tener distintos tipos de memoria, desde una rpida y cara (registros) hasta una barata y lenta (discos).

Memoria (3)
La interaccin entre los diferentes tipos de memoria se aprovecha de forma tal que se logra un comportamiento, por parte de la computadora, equivalente al que tendra con una memoria nica, grande y rpida, cuando en realidad tiene distintos tipos de memoria trabajando en forma coordinada.

Jerarqua de memorias (1)

Las restricciones de diseo de un computador se pueden resumir en tres cuestiones: Cuanta capacidad? Como de rpida? Cuando el procesador ejecuta instrucciones que tenga que detenerse a esperar instrucciones y operandos Con que costo? Debe ser razonable en relacin a los otros componentes.

10

Jerarqua de memorias(2)
La forma en que se organizan los distintos tipos de memoria es lo que se conoce como jerarqua de memoria. En la cima de la jerarqua estn los registros. En la base, las memorias secundarias (discos magnticos) y de almacenamiento off line (CD, DVD, cintas).

Jerarqua de memorias (2)

11

Jerarqua de memorias (3)

A medida que ascendemos tenemos mayor rendimiento y ms costo por bit. Entre la memoria principal y la secundaria hay otro tipo de memoria para salvar la brecha. Cuando ascendemos, tambin aumenta la frecuencia de accesos a ese tipo de memoria.

Jerarqua de memorias (4)

Memoria del computador :
Tecnologas diferentes Fundamentos fsicos distintos Localizacin en lugares distintos

Objetivo :
Capacidad de almacenamiento Tiempo de acceso reducido

12

Jerarqua de memorias (4)

Jerarqua de memorias (5)

Registros, Cache y Memoria principal:
Normalmente voltiles y de tecnologa semiconductora.

Las formas de almacenamiento mas permanentes:

Dispositivos de memoria masiva Memorias externas: son no voltiles y se utilizan para almacenar ficheros de datos y programas. Suelen estar visibles al programador en trminos de registros y ficheros. Disco: se emplea para una ampliacin de la memoria principal conocida como memoria virtual

13

Memoria Principal semiconductora:

Organizacin (1)
El elemento bsico de una memoria semiconductora es la celda de memoria. Todas las celdas de memoria de semiconductor comparten 3 propiedades:

1. Dos estados estables: para representar al uno (1) y al cero (0). 2. Se puede escribir en ellas, al menos una vez 3. Se pueden leer para conocer el estado.

Organizacin (2)
En general la celda tiene 3 terminales funcionales capaces de llevar una seal elctrica:
1. Seleccin: selecciona una celda de memoria 2. Control: especifica lectura escritura 3.1.Escritura: Proporciona la seal que fija el estado de la celda a 0 o 1. 3.2 Lectura de datos: El tercer terminal se utiliza como salida del estado de la celda.

14

Organizacin (3)

Funcionamiento de una celda de memoria

Memoria Principal semiconductora

De acceso aleatorio: Las palabras individuales de memoria son accedidas directamente mediante lgica de direccionamiento cableada interna. RAM (Random Access Memory). Es volatil. Solo como almacenamiento temporal. Es posible leer datos como escribir rpidamente nuevos datos en ellas. Estas operaciones se ejecutan mediante seales elctricas. Las dos formas tradicionales son:
(SRAM) Basada en flip flops: memoria esttica (DRAM) Basada en transistores: memoria dinmica
Cargas almacenadas en transistores (capacitores)

El acceso a las ROM tambin es de ste tipo

15

RAM dinmica
DRAM: Almacenan los datos como cargas elctricas en condensadores. La presencia o ausencia de carga en un condensador se interpreta como el uno o el cero binario. Los condensadores tienden a descargarse DRAM hay que refrescarla
Dinmica: refiere a esta tendencia a que la carga almacenada se pierda incluso mantenindola siempre alimentada. Usada como memoria principal

RAM esttica
SRAM: Es un dispositivo digital, basado en los mismos elementos que usa el procesador. Los valores binarios se almacenan utilizando configuraciones de puertas que forman biestables En tanto se mantenga alimentada retendr sus datos. No necesita refrescos

16

Celda de memoria

Circuitos de memoria SRAM. Se representa como un flip-flop D. Existe una lnea de datos (bidireccional )

SRAM v DRAM
Ambas son volatiles.
Debe aplicarse continuamente tensin de alimentacin para mantener los valores de los bits

DRAM: Dynamic cell

Mas simple de construir, mas pequea Mas densas (celdas mas pequeas = mas celdas por unidad de superficie). Menos caras Necesita circuiteria para realizar el refresco. Son las preferidas para memorias grandes.

Static ( SRAM)
Un poco mas rapidas. Se utilizan como memorias Cache

17

ROM (1)
Contiene un patrn permanente de datos que no puede alterarse. No requiere fuente de alimentacion para mantener memorizados los valores de los bits. Es posible leer de una ROM pero no escribir datos en ella. Se utiliza en microprogramacin. Subrutinas de biblioteca para funciones de uso frecuente Programas del sistema Tablas de funciones

ROM (2)
Para tamaos modestos: la ventaja es que el programa o los datos estarian permanente en memoria principal No seria necesario cargarlos desde dispositivos secundarios. Una ROM se construye como cualquier chip de circuito integrado, con los datos cableados durante el proceso de fabricacin.

18

Tipos de ROM (1)

PROM: ROM programable, es mas econmica Son no voltiles y pueden grabarse solo una vez. El proceso de escritura se lleva a cabo electricamente y puede realizarlo el suministrador o el cliente luego de fabricado el chip original. Proporcionan flexibilidad y comodidad Otra variante: EPROM y EEPROM y memorias flash

Tipos de ROM (2)

EPROM: memoria se solo lectura programable y borrable opticamente. Se lee y escribe elctricamente como la PROM. Antes de la escritura, todas las celdas deben borrarse a la vez. Mediante la exposicin del chip encapsulado a radiacin ultravioleta. Se puede realizar el borrado multiples veces. Cada operacin de borrado puede durar hasta 20 minutos. Retiene su contenido tericamente indefinidamente. En comparacin con una PROM de igual capacidad es mas costosa. Ventaja adicional: Es posible actualizar multiples veces su contenido.

19

Tipos de ROM (3)

EEPROM: Memoria de solo lectura programable y borrable electricamente. Electrically Erasable Programmable Read-Only Memory. Se puede escribir en cualquier momento sin borrar su contenido anterior. Solo se actualiza el byte o bytes direccionados. La operacion de lectura es mas rpida que la de escritura Es no voltil y es mas flexible al permitir ser actualizable in situ. Son mas costosas que las EPROM y menos densas, admitiendo menos bits por chips.

Tipos de ROM (4)

Memoria flash: ( denominada as por la velocidad con que la puede reprogramarse). Utilizan tecnologia de borrado electrico Puede entera en uno o varios segundos,mucho mas rapido que la EPROM. Se pueden borrar solo bloques en lugar de todo el chip

20

Organizacin de la memoria
Las memorias semiconductoras vienen en chips encapsulados. Cada chip contiene una matriz de celdas de memoria. Aspecto fundamental de diseo: nro. de bits de datos que pueden ser ledos/escritos a la vez. En un extremo esta la estructura en que la disposicin fsicas de las celdas de la matriz es igual que la lgica. de las palabras de memoria. La matriz esta organizada en W palabras de B bits cada una. Otro extremo: estructura llamada un bit-por-chip, los datos se leen/escriben por bits.

Organizacin tpica de DRAM de 16 MB

RAS. Seleccin de direccin de fila CAS. Seleccin de direccin de columna. WE. Terminal de habilitacin de escritura OE: Terminal de habilitacin de salida

D1 a D4, lneas salida y entrada a y desde buffer

En esta DRAM se escriben o leen solo 4 bits, debe haber varias DRAM conectadas al controlador de memoria a fin de escribir/leer una palabra de datos en el bus.

21

Organizacin tpica de DRAM de 16 MB

RAS. Seleccin de direccin de fila CAS. Seleccin de direccin de columna. WE. Terminal de habilitacin de escritura OE: Terminal de habilitacin de salida

D1 a D4, lneas salida y entrada a y desde buffer

En esta DRAM se escriben o leen solo 4 bits, debe haber varias DRAM conectadas al controlador de memoria a fin de escribir/leer una palabra de datos en el bus.

Organizacin tpica de DRAM de 16 MB

En la figura anterior el uso de direccionamiento multiplexado y de matrices cuadradas da lugar a que el tamao del memoria se cuadriplique con cada nueva generacin de chips. Se indica tambin la inclusin de circuitera de refresco. Una tcnica simple es: inhabilitar el chip DRAM mientras se refrescan todas las celdas. El contador de refresco recorre todos los valores de fila. Para cada fila las salidas de dicho contador se conectan al decodificador de filas y se activa la lnea RAS. Los datos correspondientes se leen y escriben de nuevo en las mismas posiciones. As se refrescan todas las celdas de una fila a la vez.

22

Organizacin avanzada de DRAM

SDRAM: DRAM sncrona DDR_RAM: SDRAM de doble velocidad. RDRAM Rambus: Adoptada por Intel para sus procesadores Pentium e Itanium. Ambas implican el uso del reloj del sistema para facilitar la transferencia de bloques de datoss.

Synchronous DRAM (SDRAM)

Access is synchronized with an external clock Address is presented to RAM RAM finds data (CPU waits in conventional DRAM) Since SDRAM moves data in time with system clock, CPU knows when data will be ready CPU does not have to wait, it can do something else Burst mode allows SDRAM to set up stream of data and fire it out in block DDR-SDRAM sends data twice per clock cycle (leading & trailing edge)

23

RAMBUS
Adopted by Intel for Pentium & Itanium Main competitor to SDRAM Vertical package all pins on one side Data exchange over 28 wires < cm long Bus addresses up to 320 RDRAM chips at 1.6Gbps Asynchronous block protocol
480ns access time Then 1.6 Gbps

24

Organizacin del chip

Cada chip contiene un arreglo de celdas de memoria. En las memorias de semiconductor se han empleado dos enfoques organizacionales: 2D y 2D.

Organizacin 2D
El arreglo est organizado en 2W palabras de B bits cada una. Cada lnea horizontal (una de 2W) se conecta a cada posicin de memoria, seleccionando un rengln. Las lneas verticales conectan cada bit a la salida. El decodificador que est en el chip, tiene 2W salidas para W entradas (bits del bus de direcciones).

25

Organizacin 2D (2)

Organizacin 2D (3)

26

Organizacin 2D
El arreglo es cuadrado y funciona igual que 2D. Los bits de una misma palabra estn dispersos en distintos chips. La direccin se divide en dos partes: una seleccin de rengln y una seleccin de columna. Hay 2 decodificadores.

Organizacin 2D (2)

27

28

Comparacin
En 2D todos los bits estn en el mismo chip. En 2D los bits de una misma palabra estarn en distintos chips. 2D es muy larga y estrecha, No grande de palabras de pocos bits. Cada lnea de seleccin de palabra tiene que tener un manejador y conectarse al decodificador. Ocupan mucha superficie.

Comparacin (2)
2D dificulta el uso eficaz de los circuitos correctores de error. En 2D al estar los bits dispersos en distintos chips hay menor probabilidad de error. En 2D al usar decodificacin separada de filas y columnas, reduce la complejidad de los decodificadores.

29

Problema 1
Cada mdulo de memoria cubre el espacio de direccionamiento requerido, pero slo cubre una parte de la palabra. Solucin: usar varios mdulos en paralelo. Ver figura siguiente.

Memoria: 4 palabras x 8 bits

30

Problema 2
La longitud de la palabra es la deseada, pero los mdulos no tienen la capacidad deseada. Solucin: cubrir un cierto rango de direcciones con mdulos de memoria en serie. Cada mdulo estar en direcciones distintas. Ver figura siguiente.

31

Nuevas tecnologas RAM

La DRAM bsica es la misma desde los primeros chips de RAM Enhanced DRAM
Contiene pequea SRAM La SRAM guarda la ltima lnea leida (como una Cache!)

Cache DRAM
Contiene una SRAM mas grande Se usa la SRAM como cache o como buffer serial

Nuevas tecnologas RAM (2)

Synchronous DRAM (SDRAM)
Actualmente en DIMMs Acceso sincronizado con un reloj externo
Se presenta una direccin a la RAM RAM encuentra los datos (y CPU esperara la DRAM) SDRAM mueve datos en tiempo del reloj del sistema,la CPU conoce cuando los datos estarn listos CPU puede hacer otra cosa mientras tiene que esperar

Modo Burst permite SDRAM trabajar en bloques

32

SDRAM

mas informacin
Captulo 4: Memoria Interna
Stallings. 5ta Ed.

Links de inters
http://www.pctechguide.com/14Memory.htm

33