Anda di halaman 1dari 9

LAPORAN LABORATORIUM ELEKTRONIKA DIGITAL RS - CLOCKED FLIP FLOP

Oleh : Nama Nim Kelas : Hendri Cahyono : 1220403037 : A2

Dosen pembimbing : Yaman, S. T., M. Eng Fauzan, S. T., M. Eng

POLITEKNIK NEGERI LHOKSEUMAWE JURUSAN TEKNIK ELEKTRO / PRODI TEKNIK LISTRIK TAHUN AJARAN 2013 / 2014

LEMBAR PENGESAHAN

Nama percobaan Nomor percobaan Nama praktikan Nim praktikan Nama patner kerja

: RS Clocked Flip Flop : 06 : Hendri Cahyono : 1220403037 :1. Haryandi Fitra Amran 2. Mulidan 3. Feri Firdaus 4. Rahmad Rezki

Tanggal percobaan Tanggal penyerahan laporan Nama pemeriksa

: 27 November 2013 : 04 Desember 2013 :1. Yaman, S. T., M. Eng 2. Fauzan, S. T., M. Eng

Paraf / Tanda tangan

Nilai

Kata Pengantar

Puji dan syukur saya panjatkan ke hadhirat Allah SWT, karena dengan rahmat dan hidayah-Nya saya dapat menyelesaikan laporan praktikum Laboratorium Elektronika Digital yang berjudul Aljabar Boolean tepat pada waktunya. Shalawat beriring salam saya hantarkan ke pangkuan nabi Muhammad SAW yang telah membawa kita dari alam kebodohan ke alam yang penuh dengan ilmu pengetahuan seperti pada saat ini. Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T., M. Eng selaku instruktur / pengasuh kami dan Pak. Yafet selaku teknisi di laboratorium elektonika digital. Laporan ini saya buat sesuai dengan data yang saya peroleh dari hasih praktikum Aljabar Boolean, Jobsheet Petunjuk Praktikum Rangkaian Logika, dan situs

Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut membantu melakukan praktikum Aljabar Boolean ini. Akhir kata, Saya sadar bahwa laporan ini masih jauh dari kata sempurna. Karena itu saya sangat mengharapkan saran dari teman - teman semua yang bersifat membangun untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga laporan ini bisa bermanfaat bagi kita semua. Amin.

4 Desember 2013

Penulis

Daftar isi
Kata Pengantar ......................................................................................................................................... i Daftar isi .................................................................................................................................................. ii

I. II. III. IV. V. VI. VII. VIII. IX. X.

Tujuan ........................................................................................................................................ 1 Dasar Teori ................................................................................................................................. 1 Diagram Rangkaian.................................................................................................................... 2 Peralatan dan Komponen ........................................................................................................... 2 Langkah Kerja ............................................................................................................................ 2 Keselamatan Kerja ..................................................................................................................... 3 Tabel Hasil Percobaan................................................................................................................ 3 Analisa ....................................................................................................................................... 4 Kesimpulan ................................................................................................................................ 5 Daftar Pustaka ............................................................................................................................ 5

ii

I.

Tujuan 1. Membangun dan mengamati operasi logika dari RS FF NAND gate dan RS FF NOR gate yang mempunyai input CLK (RS FF Clocked). 2. Membuktikan fungsi operasi logika dari RS FF Clocked.

II.

Dasar Teori Tipe lain dari RS FF adalah FF yang memiliki sebuah terminal input untuk pulsa CK (Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga diperoleh keadaan output yang sesuai dengan keadaan R dan S yang diberikan pada FF tersebut. Apabila suatu FF dipengaruhi oleh suatu perubahan pulsa dari logika 1 ke 0 maka FF tersebut dikatakan aktif RENDAH (LOW). Sedangkan bila suatu FF aktif pada saat terjadi transisi CK positif, yaitu dari 0 ke 1 maka dikatakan flip-flop tersebut aktif TINGGI (HIGH). Seperti halnya RS FF dasar, FF ini jugadapat dibangun dengan gate-gate dasar. Salah satu contoh FF jenis ini yang dibangun dengan NAND gate diperlihatkan pada Diagram Rangkaian gambar (a). Apabila gambar tersebut dianalisis maka dapat dimengerti bahwa FF tidak akan dipengaruhi oleh pulsa transisi negatif karena output NAND gate 1 dan 2 akan berlogika 1 bila input CK diberi logika 0. Jadi FF ini tidak akan berubah keadaan outputnya, bila mengalamitransisi negatif, yang berarti FF tersebut keadaan memory. Selanjutnya bila input CLK diberi logika 1 maka keadaan outputnya ditentukan oleh input R dan S. Artinya FF ini akan bekerja bila mendapat pulsa transisi positif. misalnya bila R = 0 dan S = 1 maka akandihasilkan keadaan keluaran Q = 1. Flip-flop yang dibangun dengan NOR gate seperti diagram rangkaian gambar (b) dapat dimengerti bahwa bila CLK dalam keadaan 1 maka output tidak akan berubah atau sama dengan keadaan sebelumnya (memory). Sedangkan bila diberi logika 0 maka outputnya bergantung kepada input R dan S. Jadi bila terjadi transisi pulsa negatif pada input sedangkan R = 0 dan S = 1 maka akan diperoleh output Q = 0 sebaliknya bila R 1 : S = 0 dan terjadi transisi negatif maka output Q = 1.

III.

Diagram Rangkaian

R Clk S Gambar (a)

R Clk S Gambar (b)

Q R

Clk

S Q Gambar (c) Gambar diagram rangkaian

IV.

Peralatan dan Komponen 1. Catu daya DC 2. Protoboard 3. Dioda LED 4. IC 7400 (gerbang NAND) 5. IC 7402 (gerbang NOR) 6. IC 7404 (gerbang NOT) 7. IC 7432 (gerbang OR) 8. Kabel penghubung : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : secukupnya.

V.

Langkah Kerja 1. Membuat rangkaian seperti diagram rangkaian (a). 2. Menghidupkan catu daya dan mengatur tegangan output catu daya sebesar 5v. 3. Memberikan input pada R, S, dan Clock yang sesuai dengan data pada tabel pengamatan.
2

4. Mengamati keadaan output dan mencatat hasilnya dalam tabel pengamatan. 5. Membuat rangkaian seperti diagram rangkaian (b). 6. Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan. 7. Membuat rangkaian seperti diagram rangkaian (c). 8. Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan. 9. Setelah selesai praktikum, membuka semua rangkain dan mengenbalikan alat dan komponen kepada teknisi laboratorium.

VI.

Keselamatan Kerja 1. Jangan melakukan hal hal yang tidak di perintahkan oleh instruktur. 2. Jangan bermain main dengan sumber tegangan.

VII.

Tabel Hasil Percobaan Tabel pengamatan Gerbang NAND R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Clock 0 1 0 1 0 1 0 1 Q 0 M Nc M Nc 1 Nc * 1 M Nc M Nc 0 Nc * Gerbang NOR R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Clock 0 1 0 1 0 1 0 1 Q * 1 0 M Nc M Nc M * 0 1 M Nc M Nc M

Gerbang NAND, NOT, OR R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 Clock 0 1 0 1 0 1 0 1 Q 0 M Nc M Nc M Nc * 1 M Nc M Nc M Nc * Keterangan : Nc = tidak terjadi perubahan nilai. M = memori / nilai output mengikuti output terakhir. * = tidak menentu.

VIII.

Analisa Jika dilihat dari tabel hasil percobaan untuk rangkaian RS Clocked Flip Flop dengan gerbang NAND pada saat input R = 0, S = 0 dan Clk = 0 maka output Q = 0. Pada saat input R = 0, S = 0, dan Clk = 1 maka output Q = M yaitu output Q tersebut mengikuti output Q sebelumnya yaitu 0. Pada saat input R = 0, S = 1, dan Clk = 0 output Q = Nc yaitu pada kondisi ini output Q tidak mengalami perubahan. Pada saat input Q = 0, S = 1, dan Clk = 1 maka output Q = M yang brarti output Q mengikuti output sebelumnya yaitu 0. Pada saat input R = 1, S = 0, dan Clk = 0 maka output Q = Nc yang brarti output Q tidak mengalami perubahan, (Q = 0). Pada saat R = 1, S = 0, dan Clk = 1, maka output Q = 1. Pada saat input R = 1, S = 1, dan Clk = 0 maka output Q = Nc yang brarti output Q tidak mengalami perubahan output Q = 1. Pada saat input R = 1, S = 1, dan Clk = 1 maka output Q tak menentu (*) yaitu Q = = 1, keadaan seperti ini tidak dinginkan karena Q bisa saja bernilai 1 ataupun sebaliknya Q juga bisa bernilai 0. Untuk rangkaian RS Clocked Flip Flop dengan gerbang NOR pada saat input R=0, S=0, dan Clk = 0 maka output Q = tak menentu (*) yaitu Q = = 1. Pada saat input R=0, S=0, dan Clk = 1 maka output Q = 1. Pada saat input R = 0, S = 1, dan Clk = 0 outpu Q = 0. Pada saat input R = 0, S = 1, dan Clk = 1 maka outpu Q = M yaitu output Q tersebut mengikuti Output Q sebelumnya yaitu Q = 0. Pada saat input R = 1, S = 0, dan Clk = 0 output Q = Nc yaitu output Q tidak mengalami perubahan Q = 0. Pada

saat R = 1, S = 1, dan Clk = 1 maka output Q = M yaitu output Q megikuti output Q sebelumnya. Sedangkan untuk rangkaian RS Clocked Flip Flop yang di bangun dengan menggunakan gerbang NAND, NOT, dan OR hampir sama hasilnya dengan rangkaian RS Clocked Flip Flop yang dibangun dengan gerbang NAND saja. Perbedaannya terletak pada saat input R = 1, S = 0, Clk = 1 output Q untuk RS Clocked FF yang dibangun dengan kombinasi gerbang NAND, NOT, OR adalah termemori (Q = M), sedangkan untuk output Q yang dibangun dengan gerbang NAND saja adalah 1 ( Q = 1).

IX.

Kesimpulan Setelah melakukan praktikum ini dapat disimpulkan bahwa : Pada saat Clk = 0 maka output Q tidak mengalami peruhanan (Q = Nc). Pada saat Clk = 1 maka output Q akan termemori (Q = M). Pada saat R = S = Clk = 1 output Q tak menentu (Q = = 1) untuk rangkaian RS Clocked FF yang dibangun menggunakan gerbang NAND, sedangkan untuk rangkaian RS Clocked FF yang dibangun dengan menggunakan gerbang NOR akan termemori. Pada saat R = S = Clk = 0 output Q tak menentu (Q = = *) untuk rangkaian RS Clocked FF yang dibangun menggunakan gerbang NOR, sedangkan untuk rangkaian RS Clocked FF yang dibangun dengan menggunakan gerbang NAND akan termemori. Output adalah kebalikan dari output Q.

X.

Daftar Pustaka Fadli, 2008, Jobsheet Petunjuk Praktikum Rangkaian Logika Semester II, politeknik Negeri Lhokseumawe.