Sistemas Digitales I

Laboratorio #1 Verificacin de las Tablas de Verdad de Circuitos Secuenciales Introduccin Los circuitos lgicos presentados anteriormente han sido circuitos combinacionales cuyos niveles de salida dependen en cualquier instante nicamente de los niveles presentes en las entradas. Cualquier condicin anterior que haya tenido el nivel de entrada no tendr ningn efecto sobre las salidas actuales debido a que los circuitos lgicos combinacionales no tienen memoria. A diferencia de los circuitos combinacionales (en los que su salida depende nicamente del estado presente en las entradas), la salida de los flip-flops dependen precisamente de los estados anteriores en sus entradas. Los flip flops son de gran importancia, pues son una unidad fundamental de memoria y tienen la capacidad de almacenar un bit durante un tiempo indefinido, siempre que se encuentre alimentado (por una fuente de voltaje) y sus entradas no cambien. Objetivos: Verificar las tablas de verdad de los latchs ms utilizados en electrnica digital e identificar sus combinaciones prohibidas Verificar las tablas de verdad de algunos de los latchs ms utilizados en en electrnica digital e identificar sus combinaciones prohibidas Identificar en qu procesos es ms conveniente utilizar un latch o flip flop.

I.

Tablas de verdad de Latchs

1. Utilice el simulador Logic.ly (http://logic.ly/demo/) para crear el Latch de la figura 1.

Figura 1. Latch SR implementado con dos compuertas NAND 2. Las bombillas conectadas a los pushbotton de entrada S y R son opcionales, y su funcin nicamente consiste en que el usuario logre identificar cuando se le aplica un 1 al Latch SR o 1

Sistemas Digitales I

cuando se le aplica un 0. Aplique las entradas binarias para S y R y verifique las salidas correspondientes de acuerdo a la secuencia de la tabla 1. Tabla 1 Comentarios Latch se pone en reset Q se pone a set NC Condicin indeterminada

Entradas Salidas S R Q 1 0 1 0 1 0 1 1 0 1 0 1 1 1 0 1 0 0 1

1 El latch queda en reset debido al orden de encendido

3. Compare las salidas obtenidas con el resultado terico. Anote sus observaciones: Los resultados del latch fueron los mismos resultados de la tabla de verdad anqu en el ltimo latch hay que observar que el resultado varia

4.

Ensamble el Latch SR con Entrada de Habilitacin de la figura 2.

Figura 2. Latch SR con entrada de habilitacin

5. Aplique las entradas binarias para S, E y R y verifique las salidas correspondientes de acuerdo a la secuencia de la tabla 2.

Sistemas Digitales I

Entradas Salidas S R E Q 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0

Tabla 2 Comentarios El latch est en set El latch se pone reset Ojo NC pero si se cambia el orden de encendido de S R el resultado cambia CNV Se pone en set NC anqu siempre depende del orden de encendido de S R en estos casos para ver el resultado

6.

Compare las salidas obtenidas con el resultado terico. Anote sus observaciones:

La tabla de verdad nos da unos resultados que se cumplen en ciertos latch, ntese que algunos resultados varan dependiendo del orden de encendido de los interruptores. 7. Ensamble el circuito Latch D de la figura 3.

Figura 3. Latch D 8. Aplique las entradas binarias para D y E y verifique las salidas correspondientes de acuerdo a la secuencia de la tabla 3. Tabla 3. Entradas Salidas Comentarios D E Q 0 1 1 0 1 El latch est en reset 0 El se pone en set 3 1 1

Sistemas Digitales I

0 1

0 0

0 1

1 0

Se pone en reset Cambia a set

9.

Compare las salidas obtenidas con el resultado terico. Anote sus observaciones:

La compuerta not hace cambios en los resultados de la tabla de D E debido a que la tabla de verdad de las not establece que se habr cambios al tener valores diferentes. II. 1. Tablas de verdad de flip flops Ensamble el flip flop SR de la figura 4

Figura 4. Flip flop SR.

2.

Aplique las entradas binarias de la tabla 4.

Tabla 4. Entradas Salidas S R CLK Q 0 0 X 1 0 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 1 Comentarios Sin cambios reset Cambio a set Cambio a reset aun que en la table dice que se mantiene ambiguo y la simulacin se mantuvo en reset NC

3.

Compare las salidas con los resultados tericos. Anote sus observaciones:

Sistemas Digitales I

Imagen de la simulacin de 1 y 1

4.

Ensamble el flip flop D de la figura 5.

Figura 5. Flip flop D 5. Aplique las entradas binarias de acuerdo a la tabla 5. Tabla 5 Entradas Salidas Comentarios D CLK CLR PRE Q 0 0 0 1 1 ambiguo 1 0 0 1 1 ambiguo 0 0 0 1 1 ambiguo 1 0 0 1 1 ambiguo 0 1 1 0 1 reset 1 1 1 1 0 set 0 1 1 0 1 reset 1 1 1 1 0 set 6. Compare las salidas con los resultados tericos. Anote sus observaciones: 5

Sistemas Digitales I

El FLIP-FLOP D tiene la caractersticas de cambiar los valores el reloj no hace cambios en el flip flop d mientras las entradas de preset y clear se mantengan en 0. Las entradas preset y clear son asncronas mientras sean 0 el reloj nunca ara cambios. 7. Construya el circuito digital de la figura 6.

Figura 6. Flip flop JK 8. Aplique las entradas binarias de la tabla 6: Tabla 6. Entradas Salidas Comentarios J K CLK CLR PRE Q 0 0 0 0 1 1 ambiguo 0 1 0 0 1 1 ambiguo 1 0 0 0 1 1 ambiguo 1 1 0 0 1 1 ambigua 0 0 1 1 0 1 Reset 0 1 1 1 0 1 Sin cambios 1 0 1 1 1 0 set 1 1 1 1 0 1 reset 0 0 1 1 0 1 Sin cambios 0 1 1 1 0 1 Sin cambios 1 0 1 1 1 0 set 1 1 1 1 reset

9. Compara los resultados obtenidos de los resultados tericos. Anote sus observaciones: Hay que hacer la observacin que depende el orden de encendido las secuencias de resultados cambia por ejemplo en la secuencia de encendido dndole valor 1 a preset y 0 a clr el valor de q y /q ser 0 1 y si el orden se cambia el valor de q y /q ser 1 0.

Sistemas Digitales I

Conclusiones: La tabla de verdad nos da unos resultados que se cumplen en ciertos latch, ntese que algunos resultados varan dependiendo del orden de encendido de los interruptores. Hay que hacer la observacin que depende el orden de encendido las secuencias de resultados cambia por ejemplo en la secuencia de encendido dndole valor 1 a preset y 0 a clr el valor de q y /q ser 0 1 y si el orden se cambia el valor de q y /q ser 1 0.

Resumen

1. Obtenga las salidas del siguiente circuito secuencial. Diga que cmo se denomina este arreglo.

Figura 7 2. En la figura 8 se muestran las formas de ondas de las entradas J, K, CLK, PRESET y CLEAR del flip flop 74LS76. Dibuje la forma de onda en el pin de salida 15 (Q)

Sistemas Digitales I