Integrador III
Comparador
Digital de 4
números
Agosto 2009
Proyecto Integrador III
FACULTAD DE ELECTRÓNICA Y
TELECOMUCIACIONES
DIGITALES
AGOSTO 2009
OBJETIVO GENERAL:
OBJETIVOS ESPECIFICOS:
DIAGRAMA DE BLOQUES:
ETAPA DE
ETAPA DE
ETAPA DE COMPARACION DE
INGRESO DE
CONTEO DATOS 1
DATOS
DESCRIPCION:
Etapa de comparación 1: Esta parte del circuito verifica la igualdad o no del número
del 1er contador con el número del 2do contador, el número del 1ero con el del 3er
contador y el 1ero con el último contador y así sucesivamente hasta obtener una señal
de salida que active la paridad y trialidad o tetralidad de la siguiente etapa.
ALCANCE:
El siguiente proyecto se puede aplicar dentro del mercado del entretenimiento debido
a la gran demanda que generan los juegos de salón y casino electrónicos.
De ésta manera se desea divertir de una manera muy didáctica a las personas;
innovando los conceptos del ocio en el presente; para ingeniar mejores en el futuro.
MARCO TEÓRICO
REGISTROS BASICOS
Biestable JK
Junto con las entradas J y K existe una entrada Ck de sincronismo o de reloj cuya
misión es la de permitir el cambio de estado del biestable cuando se produce un flanco
de subida o de bajada.
Cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de
reloj, la salida del biestable cambia de estado. A este funcionamiento se le denomina
basculación o toggle:
CONTADORES
Diseño interno
Comparador 74LS85
Reciben esta denominación los sistemas combinacionales que indican si dos datos de
n bits son iguales y en el caso que esto no ocurra cuál de ellos es mayor. Posee dos
tipos de entradas: las de comparación (A0...An y B0...Bn) y las de expansión (<,=, y >)
para la conexión en cascada.
Entre los conversores de códigos existen los conversores binarios como el 74154 que
tiene 4 entradas y 16 salidas; el 74139 que tiene 2 entradas y 4 salidas. Otros
conversores de códigos cambian un números de código binario a otro tipo de código
útil en alguna operación de entrada o de salida; entre ellos el 7442 que cambia de
código BCD a decimal; el 7447 o 7448 que cambia de código BCD a 7 segmentos o el
74147 que cambia de decimal a BCD.
DECODIFICADORES
DECODER
a
Comparador Digital BCD Página 8
A
A
7 SEGMENTOS
Proyecto Integrador III
B c
d
C
e
D ef
g
Decodificador 7447: Las salidas de éste decodificador están activadas en bajo (L) y
utiliza un DISPLAY ánodo común 3080.
Decodificador 7448: Sus salidas están activadas en alto (H) y usa un DISPLAY en
cátodo común 3078.
DIAGRAMA CIRCUITAL:
V2
10V
+V
U14
V+ 74LS85
74LS85 L1
A3 IA<B
DISP1 A2 IA=B
U1 U2 A1 IA>B
abcdefg. A0
74LS90 74LS47 B3
MS1 Q3 A3 g B2 A<B
MS2 A2 f B1 A=B
V1 MR1 Q2 A1 e B0 A>B
U9A MR2 A0 d
CP1 Q1 Q1 c
CP2 Q2 CP0 b primero vs segundo
CP1 Q0 a U17
test 74LS85 V12 V13
RBI RBO 74LS85 L2 10V 10V
A3 IA<B +V
A2 IA=B +V
A1 IA>B
A0
V3 B3 V+
B2 A<B V+
10V B1 A=B
+V B0 A>B DISP5 DISP6
U21
primero vs cuarto 74LS47 abcdefg. abcdefg.
V+ A3 g
U18 A2 f
74LS85 A1 e
DISP2 74LS85 L3 A0 d
U4 U3 A3 IA<B c
74LS90 74LS47 abcdefg. A2 IA=B b
A1 IA>B U20 a
MS1 Q3 A3 g
MS2 A2 f A0 PROM32
V10 MR1 Q2 A1 e B3 CS test
V4 U9B B2 A<B O7 RBI RBO
CP1 Q1 MR2 A0 d
CP1 Q1 Q1 c B1 A=B O6
CP2 Q2 B0 A>B O5 U22
CP2 Q2 CP0 b
CP1 Q0 a A4 O4 74LS47
U13A primero vs tercero A3 O3 A3 g
test A2 O2 A2 f
RBI RBO U16 A1 O1 A1 e
74LS85 A0 O0 A0 d
c
V9 74LS85 L4 b
A3 IA<B a
V11 10V U10 A2 IA=B
10V U11A +V 74LS191 A1 IA>B test
CE A0 RBI RBO
+V V7 B3
CP 10V
PL RC B2 A<B
U/D TC +V B1 A=B
S1 U12C D3 Q3 B0 A>B
D2 Q2
U24A D1 Q1 V+
D0 Q0
segundo vs cuarto
STAR DISP4
U15
U8 U7 74LS85
abcdefg.
74LS90 74LS47 74LS85 L5
MS1 Q3 A3 g A3 IA<B
MS2 A2 f A2 IA=B
R1 MR1 Q2 A1 e A1 IA>B
1k V8 U9C MR2 A0 d A0
CP1 Q1 Q1 c B3
CP2 Q2 CP0 b B2 A<B
CP1 Q0 a B1 A=B
B0 A>B
V14 test
10V U13B RBI RBO
+V segundo vs tercero
U11D U23
S2
74LS90 U12B U19
MS1 Q3 74LS85
MS2
MR1 Q2 V6 74LS85 L6
MONEDAS MR2 10V A3 IA<B
Q1 +V A2 IA=B
1 - 2 R2 CP0 U12D
L7 L8 L9 A1 IA>B
1k CP1 Q0 A0
B3
V+ B2 A<B
B1 A=B
DISP3 B0 A>B
U5 U6
74LS90 74LS47 abcdefg. tercero vs cuarto
U26 MS1 Q3 A3 g
74LS373 MS2 A2 f
OE E V5 MR1 Q2 A1 e
D7 Q7 U9D MR2 A0 d
D6 Q6 CP1 Q1 Q1 c
D5 Q5 CP2 Q2 CP0 b
D4 Q4 CP1 Q0 a
D3 Q3 V15
D2 Q2 10V test
D1 Q1 RBI RBO
+V
D0 Q0
V+
DISP7
abcdefg.
U25
74LS47
A3 g
A2 f
A1 e
A0 d
c
b
a
test
RBI RBO
PROCESO DE INVESTIGACION:
ANÁLISIS FINANCIERO
Introducción:
Debido a la necesidad de formar una sociedad entre la Srta. María Fernanda Tamayo y
el Señor Carlos Alberto Catuta para la ejecución del Proyecto Integrador III que tiene
como tema Comparador Digital de 4 números y realizado un estudio de la parte
económica; se presenta en este documento el análisis pertinente como requisito
dentro de la materia de Presupuestos y Análisis Financiero.
Planteamiento:
Antes del abastecimiento del material electrónico dicha sociedad solicita 3 proformas
de precios en laboratorios de electrónica autorizados como: APM, Electrosonido y
Omega, algunos de los más reconocidos en la ciudad de Quito.
Dichas proformas permiten así iniciar con la compra de cada uno de los componentes
buscando abaratar gastos pero sin dejar de lado la calidad del producto.
CONCLUSIONES Y RECOMENDACIONES:
- Con el proyecto realizado pueden surgir ideas que abarquen más aplicaciones
dentro del campo digital.
BIBLIOGRAFIA:
- Teoría de Digitales:
- www.alldatasheets.com