Anda di halaman 1dari 9

CONTROL DE CALIDAD DEL LLENADO DE BOTELLAS EN TIEMPO REAL CON SISTEMAS EMBEBIDOS

Miguel Risco Castillo, mriscoc@gmail.com Juan Vega, juan.vega25@gmail.com Alberto Alvarado, albertoar26@gmail.com UNIVERSIDAD TECNOLGICA DEL PER LIMA, PER Grupo de microelectrnica del Centro de Investigacin y Desarrollo en Ingeniera (CIDI) de la Facultad de Ingeniera Electrnica y Mecatrnica

RESUMEN Este trabajo propone el desarrollo e implementacin de un sistema de control de calidad en tiempo real del llenado de botellas de vino mediante el uso de un sistema embebido en FPGA, en el cual se realiza todo el proceso de anlisis de la imagen procedente de una pequea cmara digital adems de generar una interfaz grfica que puede visualizarse en un monitor conectado en forma directa sin necesidad de que medie un equipo de computo, consiguindose as un sistema fiable con un costo moderado al alcance inclusive de los pequeos productores.

PALABRAS CLAVE: control, sistemas embebidos, fpga, vhdl.

ABSTRACT This paper proposes the development and implementation of a quality control system in real time of the filling of bottles of wine through the use of an embedded system in FPGA, which one made the whole process of image analysis from a small digital camera and generates a graphical interface that can be displayed on a monitor connected directly without going through a computer, thereby achieving a reliable system with a moderate cost accessible even to small producers. KEYWORDS: control, embedded system, fpga, vhdl.

Se reconoce que uno de los sentidos importantes en I. INTRODUCCIN los seres humanos es la visin. sta es empleada para obtener la informacin visual del entorno fsico. Para la especie humana resulta mucho ms eficiente procesar imgenes que procesar texto. La visin humana es el sentido ms desarrollado y del que menos se conoce debido a su gran complejidad. Es una actividad inconsciente. .La Visin Artificial o tambin llamada Visin por Computador, pretende capturar la informacin visual del entorno fsico para extraer caractersticas relevantes visuales, utilizando procedimientos automticos. En el Per, existe un gran nmero de pequeas y medianas empresas dedicadas a la produccin y exportacin de vino y otros productos similares, estas empresas basan su sistema de control de calidad en la inspeccin visual mediante un operador que realiza un trabajo constante durante toda su jornada laboral, este proceso, debido al cansancio natural, suele presentar fallas. Para que los productores aumenten su nivel de competitividad es necesario que optimicen su control de calidad minimizando estas fallas, con la finalidad de cumplir con las normas comerciales internacionales y as acceder a mejores mercados. Una imagen digital es una representacin a travs de una matriz o arreglo finito de una imagen real, donde Actualmente, existen posibles soluciones cada elemento de la matriz corresponde a un pixel, al cual se le ha asignado o codificado con un nmero fijo de bits para representar sus caractersticas de luminancia y crominancia. Por lo tanto, el automatizadas para realizar este control, que hacen uso de cmaras y anlisis digital de imagen mediante una computadora y software especializado. Estos equipos suelen tener precios elevados no asequibles a los pequeos productores. Sin embargo, en los ltimos aos, los dispositivos lgicos programables, como lo son las FPGA [1] y los sistemas embebidos en chip (SoC) su [2], nivel han de incrementado integracin y II. OBJETIVOS

procesamiento digital de imgenes se entiende como el conjunto de tcnicas matemticas (algoritmos) utilizados para manipular, procesar y tratar imgenes digitales [4]. Tal es el caso que se aplica a los pixel que estn contenidos en la imagen.

exponencialmente

flexibilidad, multiplicando su potencia a la par que su precio relativo ha disminuido, razn por la cual, la adopcin de estos componentes en diversas industrias se ha visto impulsada, haciendo posible en particular, la implementacin de sistemas de control como el descrito en este proyecto; distintos procesos que antes tenan aplicacin slo mediante el uso de complejos sistemas de cmputo se estn migrando

Este trabajo tiene como objetivo, el desarrollo de un sistema basado en hardware de bajo costo que permita el control de calidad del llenado de botellas de vino; con la finalidad de obtener un equipo que pueda ser utilizado por los productores con facilidad y poca inversin. III. MATERIALES Y MTODOS

paulatinamente a sistemas embebidos con una reduccin considerable en el precio.

Este trabajo se ha realizado en base a una investigacin previa sobre control de calidad en el

Para realizar la implementacin del sistema en la FPGA se hace uso del VHDL [3] (Very high speed integrated circuit Hardware Description Languaje), un lenguaje especializado en la descripcin y modelado de circuitos.

llenado de botellas de vino mediante PC (ver Fig. 1). En dicho proyecto se utiliz una cmara web conectada a una computadora personal convencional con un procesador Core2Duo de 2.4GHz y una memoria de 2GB. Para el anlisis se utiliz el

software MATLAB en su versin 2009, el costo

aproximado de duplicar una plataforma similar excede a la fecha (Julio del 2012) los US$4,000 debido principalmente al alto costo de las licencias de software que dicho sistema necesita. El anlisis de imagen se realiz mediante las tcnicas de deteccin de borde propuesta por Kunal J Pithadiya et.al. [5]

realizar el diseo inicial. Esta tarjeta posee una FPGA Cyclone III, las conexiones necesarias para colocar la cmara CCD y el interfaz VGA para el monitor.

Fig. 3. Tarjeta DE0 de Terasic

Fig. 1. Sistema de control usando una PC

Sin embargo para un diseo comercial bien podra usarse la tarjeta DE0 Nano [8] de Terasic (ver Fig. 4)

En este proyecto se har uso de una tarjeta que incorpora una FPGA (ver Fig. 2) en la cual se instanciarn los ncleos IP necesarios para el manejo de una cmara CCD, la adquisicin de las imgenes, la extraccin de informacin que permitir realizar las tareas de control y la generacin del interfaz de usuario (GUI); esta tarjeta ser conectada

por su reducido costo (unos $75) y excelente relacin tamao/capacidad, esta tarjeta posee una FPGA Cyclone IV y se adicionaran las conexiones necesarias para implementar la salida VGA. La cmara CCD se puede, al igual que en la DE0, conectar directamente va sus conectores de

expansin. Otra opcin consistira en disear y construir una placa a medida, pero no se considera aconsejable, debido a los costos de implementacin, fabricacin y el relativamente reducido volumen de tarjetas a producir.

directamente a un monitor convencional mediante una conexin VGA. El valor estimado del sistema final es de unos $400, lo cual equivale

aproximadamente al 10% de los costos del sistema basado en PC.

Fig. 4. Tarjeta DE0 Nano de Terasic Fig. 2. Sistema de control de calidad utilizando el hardware integrado

Para la adquisicin de las imgenes de las botellas de vino se realiz una seleccin de las posibles cmaras

Se ha seleccionado como hardware para el desarrollo del prototipo la tarjeta DE0 (ver Fig. 3) producida por Terasic [7], que posee las interfaces adecuadas para

digitales que podran acoplarse a la tarjeta de desarrollo, finalmente se decidi por la cmara Omnivision OV9650 [9][10] (Ver Fig. 5) debido a su

reducido costo, unos US$15, la posibilidad de conseguirla en el mercado y las interfaces que posee que facilitan su conexin y manejo desde la tarjeta DE0.
Fig. 6. Velocidad de captura, segn hoja de datos.

Se elaboro un ncleo IP para realizar el control y adquisicin de los datos provenientes de dicha cmara, la informacin que proporciona este ncleo es grabada en la memoria interna de doble puerto en la FPGA a manera de frame buffer, esta memoria es luego leda por un ncleo IP encargado de procesar la imagen y general el interfaz de usuario va la conexin VGA. Para la generacin del cuadro, este usa un escaneo progresivo de los arreglos en el que las filas se leen secuencialmente y se transfieren a la APB (Bloque de procesamiento analgico) (ver Fig. 7)

La cmara OV9650, tiene un sensor de imagen cuyo tamao es de 1300 columnas por 1028 filas (1.3

MegaPixel). Soporta varias salidas de formatos de video (YUV, RGB, RGB565, etc.), puede proveer ventanas de imgenes de 8 y 10 bits con diferentes resoluciones (SXGA, VGA, QVGA, QQVGA, etc.)
Fig. 7. Bloque del Diagrama funcional de la cmara OV9650

que

pueden ser configurados por medio de una En la Fig. 8, se muestra el diagrama de tiempo de un cuadro a una resolucin de 1280 x 1050 pixeles.

interface I2C, hacia los registros internos del sensor.

Fig. 5. Cmara CCD OV9650 utilizada en el proyecto Fig. 8. Diagrama de tiempos un cuadro de imagen.

Posee las siguientes funciones:

La seal VSYNC, indica el inicio y final de la trama Control automtico de exposicin (AEC) Control automtico de ganancia (AGC) Balance Automtico de blancos (AWB) Calibracin automtica de niveles de negros (ABLC) de la imagen para cualquier resolucin, dentro de este tiempo una seal HREF va a pasar del nivel 0 a 1 lgico, lo que indicara que a partir de ese momento por el bus D[9:0] va a mostrar datos del color de los pixeles de cada columna (P0-P1279) para la primera fila (Row 0), la salida de datos est

La velocidad de transferencia de las imgenes va en relacin con el formato que uno configura. En la Fig. 6, se puede apreciar dicha relacin.

sincronizada con la seal de reloj PCLK que sale de la cmara (ver Fig. 9). Una vez que termina de

entregar todos los datos de la primera fila la seal HREF va a pasar de nivel 1 a 0, indicando el trmino de los datos validos en la primera fila (ver Fig. 8). Pasado un tiempo en nivel bajo, la seal HREF pasa de nivel 0 a 1, indicando el comienzo de los datos para segunda fila, y as el proceso vuelve a repetirse para la tercera fila y contina

YUV444 YUV422 YUV411

24 16 12

3 bytes por pixel 4 bytes por 2 pixel 6 bytes por 4 pixel

Con respecto al proyecto se va a hacer el uso del formato YUV422 (UYVY), donde la transmisin de los bytes son ordenados de la siguiente manera: U0 Y0 V0 Y1 U2 Y2 V2 Y3 U4 Y4 V4.

sucesivamente hasta la ltima fila (Row 1023).

En la tabla 2 se muestra el orden de la estructura de datos por cada pixel.

Fig. 9. Diagrama de tiempo horizontal de la cmara OV9650

Tabla 2 Datos por pixel YUV #Pixel Valores de los pixeles U0Y0V0 U0Y1V0 U2Y2V2 U2Y3V2 U4Y4V4

El formato de salida de datos configurado en la cmara OV9650, es el YUV [11], esto es para 0 1 2 3 4

aprovechar los datos de luminancia, esta informacin se ingresa directamente al algoritmo de deteccin de nivel de lquido en las distintas botellas de vino. Cada valor de Y, U y V se comprende de 8 bits, o un byte, de datos. Algunos modelos de cmaras de color en formato YUV, permiten la transmisin de 24, 16, y 12 bits por pixel (bpp). En formatos de 16 y 12 bpp, los valores de color U y V son compartidos entre los pxeles, lo que libera ancho de banda, pudiendo aumentar la velocidad de fotogramas; esto es conocido como submuestreo de croma, esta tcnica tiene en cuenta la mayor sensibilidad del ojo humano a las variaciones en el brillo que en el color. El sistema embebido en la FPGA, va a adquirir y procesar los datos de luminancia, provenientes de la cmara y as determinar el nivel de lquido de las botellas de vino.

La tabla 1 muestra los diferentes formatos del estndar YUV, relacionados con el nmero de bits y numero de bytes por pixel:

Para la prueba del prototipo se dise un recinto (ver Fig. 10), que permite simular las condiciones de trabajo del sistema.

Tabla 1 Formato del estndar YUV

Formato

Bits Relacin Bytes - pixel

realizar un anlisis binario de la imagen obtenida eliminando los posibles pixeles de ruido (ver Fig. 13).

Fig. 10. Diseo del recinto para realizar la simulacin.

Asimismo se acondicion el recinto (ver Fig. 11 y Fig. 12) para obtener un sistema giratorio que permita rotar las botellas de vino de acuerdo a un diseo realizado en SolidWorks.

Fig. 13. Resultados parciales del anlisis de la botella de vino

Una alarma visual es mostrada cuando el nivel de vino en la botella sobrepasa ciertos mrgenes preprogramados. En el sistema final, una seal enviada a un hardware de control podra retirar la botella con el contenido fuera de los lmites permitidos.
Fig. 11. Diseo del sistema con base giratoria para las botellas de vino

IV.

RESULTADOS Y DISCUSIONES

Se han obtenido resultados preliminares que indican un estimado en la velocidad de procesamiento de la imagen de aproximadamente 60 botellas por minuto. En la figura Fig. 14 se muestra el sistema prototipo funcionando.

Fig. 12. Implementacin del sistema con base giratoria para las botellas de vino

Para ahorrar recursos del sistema, las imgenes adquiridas por la cmara son transformadas a escala de grises, luego se le aplican diversos filtros de brillo y contraste de manera automtica, para finalmente
Fig. 14. Prototipo funcionando con una botella de vino de tinto.

El sistema es eficiente cuando el contraste entre el vino y la botella es mximo (vino tinto, borgoa) siendo problemtica la deteccin del nivel en el caso de vinos mas claros como el vino blanco, donde un anlisis de imagen ms elaborado es necesario. Las figuras Fig. 15 y Fig. 16 muestran la pantalla con botellas de vino tinto a diferentes niveles, una lnea vertical indica el nivel detectado y su ste se encuentra o no dentro de los lmites de calidad preprogramados. Con sta informacin es posible disparar una alarma o algn tipo de actuador para remover la botella con error.

V.

CONCLUSIONES

Los resultados parciales muestran que el sistema podra ser capaz de realizar controles a razn de ms de 60 botellas por minuto a diferencia de las 10 botellas por minuto que se obtienen mediante el uso del PC a una fraccin del costo. Si bien en un principio, el objetivo del proyecto es la implementacin del control de calidad tomando como referencia el nivel de llenado de las botellas de vino, se planea agregar al sistema el control de calidad del posicionamiento de las etiquetas en dichas botellas. Debido a la flexibilidad que ofrece el hardware es posible configurarlo adecuadamente para agregarle tareas adicionales de control.

Si bien este proyecto pudo ser elaborado sobre una tarjeta que incluyera un DSP especializado en el tratamiento de imgenes, el costo de estos

dispositivos es mas elevado que el de las tarjetas basadas en FPGA seleccionadas, adems, estas ltimas proporcionan mayor flexibilidad.

Este sistema puede ser implementado a un costo mucho menor si es que, en lugar de la tarjeta DE0
Fig. 15. Pantalla mostrando una botella con el nivel por encima del margen de calidad.

Nano, se desarrolla un hardware realizado a medida para un nmero de instalaciones relativamente alto. Si bien los costos iniciales de desarrollar este dispositivo seran elevados, los costos finales unitarios podran descender hasta en 50%.

REFERENCIAS BIBLIOGRFICAS

1.

S. Wilton, Architectures and Algorithms for Field-Programmable Gate Arrays with Embedded Memories. Ph.D Dissertation. s.l.: University of Toronto, 1997.

Fig. 16. Pantalla mostrando una botella con el nivel dentro del margen de calidad.

2. Para que la deteccin del nivel funcione, las etiquetas deben de estar colocadas de forma tal que no obstaculice la visin de dicho nivel.

H. Chang, et al. Surviving the SoC Revolution. New York: Kluwer Academic Publishers, 2002. ISBN: 0-7923-8679-5.

3.

Peter J. Ashenden, The Designer's Guide to VHDL. s.l.: Morgan Kaufmann Publishers, 2008. ISBN: 978-0-12-088785-9.

7.

Terasic Technologies Inc. (2011) Altera DE0 Board. [En lnea]. http://de0.terasic.com. Terasic Technologies Inc. (2011) Altera DE0 Nano Board. [en lnea] http://www.terasic.com.tw/cgibin/page/archive.pl?No=593

8. 4. Image Processing Techniquesformachinevision, Alberto Martin and SabriTosunoglu,Florida International University,Department of Mechanical Engineering 9. 5. Selecting the Most Favourable Edge Detection Technique for Liquid Level Inspection in Bottles. Kunal J Pithadiya, Jayesh D Chauhan, Chintan K Modi, EC Departament G H Patel, College of Engg.and Technology, V Nagar.

OV9650. Hoja de Datos [en lnea] Disponible en : http://www.techtoys.com.hk/Components/OV96 50_MOD/OV9650_DS%20%281.3%29.pdf

10. OV9650. Nota de aplicacin [en lnea] Disponible en :

6.

A Computer Vision System for Visual Grape Grading in Wine Cellars. Esteban VazquezFernandez,AngelDacal-Nieto, Fernando Martin,Laboratorio Oficial de Metroloxa de Galicia (LOMG),Parque Tecnologico de Galicia,SanCibrao das Vias, 32901 Ourense , Spain.

http://www.techtoys.com.hk/Components/OV96 50_MOD/OV9650_software_application_notes1. 03.pdf

11. YUV Formats. [en lnea] Disponible en: http://msdn.microsoft.com/enus/library/windows/desktop/dd206750%28v=vs. 85%29.aspx

CURRCULO VITAE DE LOS AUTORES

Miguel A. Risco Castillo, naci en Lima, Per el 22 de julio de 1969. Estudi Ingeniera Fsica, en la Facultad de Ciencias de la Universidad Nacional de Ingeniera. Ha participado como cientfico invitado en proyectos conjuntos entre el Centro Internacional de Fsica Terica (ICTP) y la Escuela Internacional Superior de Estudios Avanzados (SISSA) en Trieste, Italia. Actualmente colabora con el proyecto de instrumentacin virtual reconfigurable del laboratorio multidisciplinario del ICTP, es consultor en electrnica e informtica en distintas empresas privadas y trabaja como docente investigador del grupo de microelectrnica del Centro de Investigacin y Desarrollo en Ingeniera (CIDI) de la Facultad de Ingeniera Electrnica y Mecatrnica de la Universidad Tecnolgica del Per (UTP).

Juan S. Vega Martinez, naci en Lima, Per el 06 diciembre de 1984. Estudi Ingeniera Electrnica, en la Facultad de Electrnica y Mecatrnica de la Universidad Tecnolgica del Per. Actualmente labora en la Agencia Espacial del Per como investigador en la Direccin de Instrumentacin Cientfica y tambin trabaja como docente investigador del grupo de microelectrnica del Centro de Investigacin y Desarrollo en Ingeniera (CIDI) de la Facultad de Ingeniera Electrnica y Mecatrnica de la Universidad Tecnolgica del Per (UTP).

Alberto D. Alvarado Rivera, naci en Lima, Per el 23 de Julio de 1978. Estudio Ingenieria Electrnica en la Facultad de Electrnica y Mecatrnica de la Universidad Tecnolgica del Per. Actualmente es docente en la misma universidad y tambin trabaja como investigador en el Centro de Investigacin y Desarrollo en Ingeniera (CIDI).