FLIP-FLOPS

Circuitos secuenciales
Los circuitos digitales que hasta ahora se han considerado, han sido combinacionales, esto es, las
salidas en cualquier momento dependen por completo de las entradas presentes en ese tiempo.
Aunque cualquier sistema digital es susceptible de tener circuitos combinacionales, la mayora de
los sistemas que se encuentran en la prctica tambin incluyen elementos de memoria, los cuales
requieren que el sistema se describa en trminos de Lgica Secuencial.
Un diagrama en bloques de un circuito secuencial consta de un circuito combinacional al que se
conectan elementos de memoria para formar una trayectoria de retroalimentacin. Los elementos
de memoria son dispositivos capaces de almacenar dentro de ellos informacin binaria. La
informacin binaria almacenada en los elementos de memoria se define como el estado del
circuito secuencial.
En los circuitos combinacionales las salidas son funciones que dependen nicamente de las
entradas actuales al circuito. Pero sin embargo, en muchos sistemas digitales esto no es
suficiente, siendo necesario adems circuitos capaces de almacenar informacin, puesto que en
ellos las salidas no quedan definidas nicamente por las entradas actuales, sino que dependen
tambin de cules fueron los valores de stas en el pasado. Se trata de los circuitos secuenciales.
Ejemplos de la utilizacin de circuitos secuenciales podemos encontrarlos en la vida diaria: relojes
digitales, sistemas de control de semforos en rutas y lneas frreas, marcadores (deportes).
Todos estos sistemas se caracterizan porque pueden ser descritos utilizando el llamado modelo
de Huffman. Se trata de un modelo estructural que permite la descripcin de un circuito
secuencial genrico. Segn el modelo, el circuito consta de dos partes: un circuito combinacional
C y un conjunto de elementos de memoria M, como muestra la figura. Pues bien, el valor de las
salidas depende, a travs de la funcin de salida que implementa el circuito combinacional, no
slo de los valores actuales de las entradas, sino tambin del contenido actual de los elementos
de memoria, En estos elementos, lo que se almacena es el llamado estado actual del sistema
secuencial, que puede considerarse como su registro histrico, ya que da cuenta de su evolucin
anterior. El paso desde el estado actual del sistema a un estado siguiente, viene a su vez definido
por la llamada funcin de transicin de estados, que tambin depender no slo de los valores
actuales de las entradas, sino tambin del propio estado actual.


Centrndonos en la arquitectura de los computadores, componentes bsicos como los registros,
memorias y la unidad de control, constituyen circuitos secuenciales, aunque de muy diverso grado
de complejidad.
Los biestables. Clasificacin.
Un circuito flip-flop puede mantener un estado binario en forma indefinida (en cuanto se suministre
potencia al circuito) hasta que recibe la direccin de una seal de entrada para cambiar de estado.
La diferencia principal entre los diversos tipos de flip-flops esta en el nmero de entradas que
poseen y en la manera en la cual las entradas afectan el estado binario.
Las clulas elementales de memoria de los circuitos secuenciales se denominan biestables o
Flip-Flop. Se caracterizan por ser capaces de adoptar dos estados estables, que se corresponden
a los niveles lgicos "0" y "1", que perduran en el tiempo de un modo indefinido, aunque haya
desaparecido la excitacin que los origin. Es decir: son capaces de memorizar un bit de
informacin.
Una estructura con puertas lgicas que consigue el propsito anterior, es un biestable elemental
que tiene nicamente dos posibilidades de almacenamiento: estado 0 (Q=O) y estado 1 (Q=1). La
realimentacin entre las salidas y las entradas garantiza la permanencia de la informacin
almacenada (memorizada) en todo momento del funcionamiento electrnico normal (tensin y
corrientes de alimentacin adecuadas). Esto no ocurre en los sistemas combinacionales, donde la
informacin a la salida de las puertas se desvirta necesariamente al eliminar las excitaciones de
entrada.
A las seales de control de los biestables se les llama CK (Clock). Estas seales son
generalmente peridicas (aunque pueden no serlo) y gobiernan la transicin de un estado a otro.
Son seales de "sincronismo" que miden el tiempo del circuito. La sincronizacin es la tcnica
principal para hacer evolucionar un circuito secuencial, podemos aadir dos entradas asncronas
de reset CLR y set PRE. El objetivo de estas seales, es que al tener estos dispositivos
informacin almacenada que en un momento dado puede ser desconocida, se hace necesario el
poderlos inicializar a un valor conocido. As con la seal CLEAR ponemos a 0 la salida y con la
seal PRE a 1.
Flip Flop tipo RS
Como ya se menciono anteriormente, estos circuitos pueden construirse con compuertas NAND o
dos compuertas NOR. Cada circuito forma un flip-flop bsico, La conexin y el acoplamiento
cruzado mediante la salida de una compuerta a la entrada de otra constituye una trayectoria de
retroalimentacin. Por esta razn los circuitos se clasifican como secuenciales asncronos. Cada
flip-flop tiene dos salidas Q y Q negada, y dos entradas, SET para ajustar y RESET para
restaurar. A este tipo de flip-flop se les llama RS.
La operacin del FF RS disparado por flanco es similar a la operacin analizada anteriormente,
con la diferencia de que el cambio de estado se efecta en el flanco de bajada del pulso de reloj.
El estado S=R=1 es un estado prohibido.
La tabla caracterstica resume el comportamiento del FF tipo RS disparado por flanco negativo.


S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 ?

Flip Flop tipo J K
Un flip-flop J K es un refinamiento del RS ya que el estado indeterminado del RS se soluciona en
el J K. Las entradas J y K se comportan como las entradas S y R para ajustar y despejar el flip-
flop. Cuando se aplican seales de entrada en forma simultanea a J como a k, el flip-flop cambia
a su estado complementario, esto es si Q=1, cambia a Q=0 y viceversa.
La operacin de un FF tipo J K es muy similar a la de un FF RS. La nica diferencia es que no
tiene un estado invlido. Para la condicin J =K=1 el FF complementa el estado presente.
La tabla caracterstica resume el comportamiento del FF tipo J K disparado por flanco negativo.

J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1

Flip Flop tipo D
El flip-flop tipo D recibe esta denominacin debido a su capacidad de transferir "datos" en el flip-
flop. En forma bsica es un flip-flop RS con un inversor en la entrada R, El inversor agregado
reduce el nmero de entradas de dos a uno.
La operacin de un FF tipo D es mucho mas simple. Slo posee una entrada adems de la del
reloj. Se le denomina "data" y es muy til cuando queremos almacenar un dato de un bit (0 o 1).
Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida Q toma el valor de 1 (SET)
y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso de reloj la salida toma el
valor de 0 (RESET) y lo almacena. El cambio en la salida del FF se efecta en el flanco de bajada
del reloj.
La tabla caracterstica resume el comportamiento del FF tipo D disparado por flanco negativo.

D Qn+1
0 0
1 1

Flip Flop tipo T
Slo posee una entrada adems de la del reloj. Se le denomina "toggle". Si hay un 0 en la entrada
T, cuando se aplica el pulso de reloj la salida mantiene el valor del estado presente. Si hay un 1 se
complementa. El flip-flop tipo T es una versin de una sola entrada del flip-flop J K, el flip-flop T se
obtiene mediante un tipo J K si ambas entradas se unen. La denominacin T proviene de la
capacidad del flip-flop para conmutar (toggle), o cambiar de estado. Sin importar el estado
presente del flip-flop, asume el estado complementario cuando ocurre el pulso de reloj mientras la
entrada T es lgica 1

La tabla caracterstica resume el comportamiento del FF tipo T disparado por flanco negativo.

T Qn+1
0 Qn
1

Para el caso de los FF disparados por flanco positivo la diferencia es que el cambio de estado
ocurre en la subida del pulso de reloj. La diferencia bsica entre flip flops disparados por flanco y
los disparados por nivel, es que en los disparados por flanco los cambios se efectan en el frente
de bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor durante la
duracin del pulso, no se efectan cambios hasta el siguiente pulso de reloj. En los flip flops
disparados por nivel en cambio, el flip flop responde a los cambios de las entradas mientras el
pulso de reloj est en 1. En cuanto a la representacin los FF disparados por nivel no poseen el
smbolo >en la entrada de reloj.

DISPARADO POR NIVEL
DISPARADO POR FLANCO
POSITIVO
DISPARADO POR FLANCO NEGATIVO

El estado de un flip flop cambia por un cambio momentneo en sus entradas. Este cambio se
denomina disparo. En los bsicos (RS con compuertas NAND o NOR) se necesitaba un disparo
de entrada definido por un cambio de nivel. Este nivel debe regresar a su nivel inicial antes de
aplicar otro disparo. Los FF con reloj eran disparados por pulsos. La realimentacin entre la
circuitera combinacional y el elemento de memoria puede producir inestabilidad, haciendo que el
FF pueda cambiar varias veces durante la duracin de un pulso de reloj por lo que el intervalo de
tiempo desde la aplicacin del pulso hasta que ocurre la transicin de la salida, es un factor
crtico. Una manera de resolver este problema es hacer que los FF sean sensitivos a la transicin
del pulso ms que a la duracin. Una manera de hacerlo da origen los flip flops maestro esclavo.
Flip-Flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo.
Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La
informacin de entrada es transmitida hacia el FF maestro. Cuando el pulso baja nuevamente a
cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el
esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop
maestro-esclavo que acaba de describirse hace que los cambios de estado coincidan con la
transicin del flanco negativo del pulso.
Este tipo de biestables controlados por flanco se disean a partir de dos biestables elementales
RS sin entrada de control, conectados en cascada, ms cierta lgica combinacional, como se
muestra en la figura. Uno de los biestables trabaja como maestro, y el otro como esclavo. Cuando
CK est a 1, la informacin de entrada pasa al biestable maestro, mientras que el esclavo
permanece cerrado, con lo que la salida no sufre variacin. Cuando CK baja a 0 (flanco de
bajada), la informacin del maestro pasa al esclavo y se cierra el maestro, con lo cual, los datos
que en este instante estn en la entrada no pueden progresar, mientras que los datos que captur
el maestro y que ahora se transfieren al esclavo, son los que aparecen a la salida. Cuando CK
vuelva a pasar a 1, se cerrar el esclavo con la informacin transferida anteriormente del maestro
y que ser la que est presente en la salida, y ste se volver a abrir. Luego la transferencia
completa de la informacin, desde la entrada a la salida, slo tendr lugar durante los flancos de
bajada de la seal CK.




Flip-Flop disparado por flanco: Otro tipo de FF que sincroniza el cambio de estado durante la
transicin del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede
un nivel de umbral especfico, las entradas son aseguradas y el FF no se ve afectado por cambios
adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.
Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los
primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops
disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o
ausencia de una negacin en la entrada de reloj como se muestra en la figura.


El FF J K puede considerarse como el flip flop universal puesto que puede configurarse para
obtener los dems flip-flops. En el cuadro a continuacin se muestra el equivalente de cada uno
de los tipos de flip flop en funcin del J K.



Circuitos sincrnicos y asincrnicos
Hay dos tipos principales de circuitos secuenciales. Su clasificacin depende del temporizado de
sus seales. Un circuito secuencial asncrono es un sistema cuyo comportamiento puede definirse
por el conocimiento de sus seales en instantes discretos de tiempo.
El comportamiento de un circuito secuencial asncrono depende del orden en el cual cambian sus
seales de entrada y puede afectarse en cualquier instante de tiempo. Los elementos de memoria
que por lo comn se utilizan en los circuitos secuenciales asncronos son dispositivos de retardo
de tiempo. La capacidad de memoria de un dispositivo de retardo de tiempo se debe al hecho de
que toma un tiempo finito para que la seal se propague a travs del dispositivo.
Un sistema lgico secuencial asncrono, por definicin, debe emplear seales que afecten los
elementos de memoria solo en instantes discretos de tiempo. Una forma de lograr este objetivo es
usar pulsos de duracin limitada a travs del sistema, de modo que una amplitud de pulso
represente la lgica 1 y otra amplitud (o la ausencia de pulso) represente la lgica 0.
Los sistemas lgicos secuenciales asncronos utilizan amplitudes fijas, como niveles de voltaje
para seales binarias. La sincronizacin se logra a travs de un dispositivo sincronizador llamado
reloj maestro generador, el cual genera un tren peridico de pulsos de reloj. Los pulsos de reloj se
distribuyen a travs del sistema de tal forma que los elementos de memoria estn afectados solo
por la llegada del pulso de sincronizacin.

Ejercitacin:


Complete el diagrama de tiempos para un flip flop J K: