TIPOS DE CIRCUITOS

En un archivo de Word elabora una investigacin sobre tres circuitos del tipo: Codificador, decodificador, comparador y contador y sus aplicaciones. Explica detalladamente cmo funcionan dichos circuitos.

CODIFICADOR.Son los dispositivos MSI que realizan la operacin inversa a la realizada por los decodificadores. Generalmente, poseen 2n entradas y n salidas. Cuando solo una de las entradas est activa para cada combinacin de salida, se le denomina codificador completo. Por ejemplo, el siguiente circuito proporciona a la salida la combinacin binaria de la entrada que se encuentra activada. En este caso se trata de un codificador completo de 8 bits, o tambin llamado codificador de 8 a 3 lneas:

Las salidas codificadas, generalmente se usan para controlar un conjunto de 2n Dispositivos, suponiendo claro est que slo uno de ellos est activo en cualquier momento. Sin embargo cuando nos encontremos con que se deben controlar dispositivos que pueden estar activos al mismo tiempo, problema que se suelen encontrar los sistemas microprocesadores, es preciso usar un dispositivo que nos proporcione a la salida el cdigo del dispositivo que tenga ms alta prioridad.

1. Codificadores sin prioridad: Son aquellos que cuando se les aplican dos o ms seales de entrada presentan una salida que no corresponde a la codificacin de una seal de entrada; Un ejemplo de codificador sin prioridad se puede realizar con una matriz de diodos como el de la figura: Al activar el interruptor del nmero decimal, la salida es su cdigo en binario decimal (cdigo BCD).

 Si estn activados dos o ms interruptores a la vez el cdigo ser incorrecto, ya que conducirn todos los diodos activados.

2. Codificadores con prioridad: Son aquellos en los que las salidas representan el cdigo binario correspondiente a la entrada activa que tenga mayor valor decimal (prioridad ascendente), en caso de que varias entradas estn activadas simultneamente. Cuando la entrada que acta sobre la salida es la menor de todas las entradas activadas, se denomina prioridad descendente. En l se incluye la lgica necesaria para asegurar que cuando dos o ms entradas son activadas al mismo tiempo, el cdigo de salida corresponder al de la entrada que tiene asociado el mayor de los nmeros En la siguiente figura tenemos como ejemplo de codificador con prioridad ascendente el circuito integrado TTL 74148, que tiene 8 (23) lneas de entrada (0 a 7), y 3 lneas de salida. La relacin de pines de este integrado es la siguiente:

0, 1, 2, 3, 4, 5, 6, 7: entradas activas a niveles bajos (0V). EI: entrada de inhibicin que debe estar a nivel bajo (0V) para que se realice la codificacin. C, B y A: en las salidas aparecen, activas tambin a nivel bajo (0V), los datos codificados en binario de tres bits (4-2-1). E0: que, en nivel bajo, indica que ninguna de las entradas es activa (sirve para distinguir entre las situaciones de activacin de la entrada 0 y ninguna entrada activa, ya que en ambos casos las salidas estn a nivel alto).

 GS: que pasa a nivel bajo cuando alguna de las entradas es activa.

3. Circuitos de N bits en base a circuitos de 4 bits Hay dos mtodos para conseguir un codificador de N a 2 N bits en base a codificadores de M a 2M bits, siendo N > M. El primero de los mtodos es en cascada y el segundo en paralelo. Desarrollo en cascada de un codificador 16 a 4 en base a codificadores 8 a 3.

Desarrollo en paralelo de un codificador 16 a 4 en base a codificadores 8 a 3.

Aplicaciones.-

DECODIFICADOR.Un decodificador es un circuito lgico con n entradas y 2n salidas como mximo, tal que para cada combinacin de entradas se activa al menos una salida. Si slo se activa una salida se denomina decodificador completo. Por ejemplo este es un circuito decodificador completo de 3 a 8 lneas, permitira la activacin de un dispositivo al proporcionarle la direccin de dicho dispositivo. Dispone de una entrada de HABILITACIN (enable) que conecta o desconecta (coloca todas sus salidas al nivel no activo) el dispositivo. En este caso dicha entrada es activa a NIVEL BAJO, ya que el dispositivo se activa cuando dicha entrada recibe un 0 lgico.

Los decodificadores pueden dividirse en diferentes tipos: EXCITADORES (DRIVERS), que controlan algn dispositivo. NO EXCITADORES, los que no se usan para dicho fin. Tanto las entradas como las salidas, principalmente estas ltimas, pueden ser:

 ACTIVAS A NIVEL ALTO: la salida activa es 1 y la no activa 0. ACTIVAS A NIVEL BAJO: la salida activa es 0 y la no activa 1. Adems el nmero de entradas de habilitacin puede ser de una o ms, y pueden estar activas a nivel alto o bajo. Podemos encontrar decodificadores de muy diversos tamaos: De 2 a 4 lneas De 3 a 8 lneas (bin a oct) De 4 a 16 lneas (bin a hex) Convertidores de cdigos: BCD/decimal y BCD/7Seg .

Tipos.1. Decodificadores binarios bsicos. Cuando se quiere determinar cundo por ejemplo aparece 1001 en las entradas de un circuito digital. Todas las entradas de la puerta AND estn a nivel ALTO ya que dicha puerta produce una salida a nivel ALTO.

2. El decodificador de 4 bits decodificador 1 de 16. Se utiliza para poder decodificar todas las combinaciones de 4 bits. Para cualquier cdigo dado en las entradas solo se activa una de las posibles diecisis salidas. Si requerimos una salida a nivel bajo, el decodificador de puede implementar con puertas NAND e inversores, uno por cada salida. A continuacin se muestra la tabla de verdad de un decodificador 1 de 16 con salidas activas a nivel alto.

3. El decodificador BCD a decimal. Convierte cada cdigo BCD en uno de los diez posibles dgitos decimales. El mtodo de implementacin es el mismo que para un decodificador 4 a 16,pero con la diferencia de que las salidas son solo 10. Obtendremos salidas activas a nivel ALTO y BAJO implementando las funciones con puertas AND y NAND respectivamente.

Aplicaciones Los decodificadores se emplean fundamentalmente para seleccionar los diferentes puertos de E/S ( entrada/salida) y as la computadora pueda comunicarse con los diferentes dispositivos externos ( perifricos). Estos decodificadores son conocidos como decodificador de direcciones de puertos. Direccionar una localidad de memoria, conversin de datos binarios,

COMPARADOR.Estos circuitos permiten la comparacin en magnitud de dos nmeros de n bits, con la posibilidad de tener conexiones en cascada para efectuar comparaciones ms grandes . Adicional a las entradas de los dos nmeros de 4 bits el integrado 74 LS 85 posee otras tres marcadas como A>B, A<B y A=B que pueden ser conectadas desde las salidas correspondientes de la siguiente etapa que maneja los bits menos significativos para realizar comparaciones de nmeros de 8, 12, 16 bits. Circuito comparador simple no inversor. El primer circuito a realizar en esta segunda prctica de laboratorio se trata de un circuito comparador simple no inversor utilizando un amplificador operacional. Tambin se emplear un transistor NPN para disparar un LED dependiendo de la comparacin realizada en el amplificador a partir de la temperatura tomada en un NTC. Este circuito a montar en el laboratorio se muestra en la siguiente imagen

El circuito realiza una comparacin de los niveles de tensin que el amplificador operacional posee en sus entradas y har que el transistor Q conduzca o no (encendiendo el LED o apagndolo) dependiendo de la salida. El amplificador dar una salida alternante entre los valores de aproximadamente 11V y -11V (VCC y VEE con un error de 1V) no invertida dependiendo si el valor de referencia (entrada + o no inversora del amplificador) es mayor o menor, respectivamente, del valor proporcionado en la entrada de comparacin (entrada o inversora del amplificador). El valor de la entrada + se encuentra fijado por los valores de resistencias R2 y R3, pero el de la entrada se halla conectado a un sensor resistivo de temperatura NTC (Negative Temperature Coefficient). Como se vio en la prctica de simulacin, un sensor NTC reduce su resistencia al aumentar su temperatura y viceversa (vase el manual de la prctica de simulacin para ms informacin del elemento NTC). Por lo tanto, dependiendo de la temperatura que detecte el NTC, aumentar o disminuir su resistencia, haciendo que cambie la tensin en la entrada , y que la comparacin del amplificador conmute entre los valores 12V. El diodo conducir o no, haciendo que al transistor Q le llegue o no una corriente de base para que conduzca (modo saturacin) o no (modo corte). Al conducir, el LED se encender.

 Circuito comparador mediante realimentacin positiva. El segundo circuito a realizar en esta segunda prctica de laboratorio se trata de un Trigger de Schmitt . Un Trigger de Schmitt es un comparador que tiene dos umbrales de tensin de entrada diferentes gracias al uso de una realimentacin positiva. A la existencia de dos umbrales de comparacin se denomina histresis.

Principalmente, el Trigger de Schmitt usa la histresis para prevenir el ruido que podra tener la seal de entrada y que puede causar cambios de estado si los niveles de referencia y entrada son parecidos. En la Figura 6, se muestra el funcionamiento de un Trigger de Schmitt simtrico, que compara la seal de entrada UE con dos niveles de tensin UTL (Low-Bajo) y UTH (High-Alto).

El funcionamiento es el siguiente: inicialmente, mientras el valor de la entrada UE sea menor que UTH (UE<UTH), el valor de la salida es USH. Una vez que el valor de la entrada UE supera por poco UTH, entonces se cambia de estado y si UE es mayor que UTL (UE>UTL), la salida conmuta a USL. Finalmente, cuando UE sea menor que UTL (UE>UTL), entonces la salida volver al estado de USH. A continuacin se muestra una imagen del funcionamiento mencionado.

Para implementar el Trigger de Schmitt en esta prctica se utilizar un amplificador operacional realimentado positivamente (Figura 7). Los niveles de conmutacin de la salida sern en este caso de VCC para USH, y VEE para USL (despreciando la cada de aproximadamente 1V dentro del operacional), dependiendo si el valor de voltaje en la entrada inversora es menor que UTH (valor determinado por R2, R3 y USH=VCC) o mayor que UTL (valor determinado por R2, R3 y USL=VEE). En la prctica, se propone que el nivel de tensin en la entrada inversora est determinado por un elemento LDR (Light Dependent Resistor), que posee una resistencia variable en funcin de la luz que capte del entorno. El LDR utilizado es el NSL-19M51, cuyo datasheet se proporciona con el material de la prctica. Al igual que el circuito anterior, la comparacin se podr verificar con el encendido de un LED en la salida del amplificador operacional, activado mediante un transistor NPN.

CONTADOR.Los contadores son circuitos secuenciales que responden a una cadena de impulsos que llegan a su entrada de manera que el estado del contador refleja el nmero de impulsos recibido. Estn constituidos por biestables, ya sean de uno u otro tipo, cuyas salidas y entradas han de interconectarse de manera apropiada. Clasificacin de los contadores CONTADORES SNCRONOS Su caracterstica distintiva es que la seal de cuenta se aplica a todos los biestables simultneamente. Este hecho significa que todos los biestables conmutarn a la vez y, por tanto, no ocurrirn situaciones transitorias exteriores al cdigo. Por otra parte al conmutar todos los biestables a un tiempo, la frecuencia mxima de trabajo ser, en general, mayor que en los contadores asncronos. El retardo implicado en la conmutacin ser el de un solo biestable. Para el diseo de un contador de este tipo puede seguirse el proceso de diseo indicado en el apartado sobre contadores asncronos , pero nosotros vamos a utilizar la teora de Autmatas Finitos para realizarlos, teniendo en cuenta que : * Siempre lo haremos por Moore * Que cada estado interno se corresponde con un estado del contador (coinciden las salidas del contador con la de los biestables que lo forman). * La nica seal de entrada es la del reloj. Contadores Crecientes Veamos cual sera el proceso para realizar contadores sncronos binarios crecientes de mdulos : 2, 4 y 8.

Como resulta un circuito muy sencillo evitaremos realizar la tabla de estados y asignaremos los cdigos que sern coincidentes con los estados de salida:

Contadores Decrecientes. Reversibles Los circuitos diseados a manera de ejemplo en los apartados anteriores, cuentan en sentido creciente, es decir, van tomando estados correspondientes a cifras de mayor orden de magnitud conforme se aplican los impulsos de avance. Puede disearse un tipo de contador tal que su contenido decrezca conforme le llegan los impulsos de cuenta. El proceso de diseo es igual que para los contadores crecientes.

CONTADORES ASNCRONOS En los contadores asncronos solamente uno de los biestables recibe la seal de reloj exterior, al correspondiente a la cifra menos significativa, y las salidas de unos biestables se conectan a las entradas de otros ; son las conmutaciones de unos biestables las que hacen bascular a los dems. No todos los biestables conmutan a la vez ya que se acumularn retardos a medida que la seal va pasando de unos a otros. La mxima velocidad de trabajo del contador vendr limitada por estos efectos. Tendremos presente la tabla de funcionamiento de los distintos tipos de biestables.

En los contadores asncronos es usual utilizar biestables tipo T para su implementacin. Veamos algunos ejemplos de diseo de contadores asncronos. Contadores Predisponibles El trmino predisponible se refiere a la cualidad que poseen ciertos contadores de poder adquirir un estado directamente, mediante una carga en paralelo, normalmente a travs de las entradas asncronas de los biestables que forman el contador. El inters de estos contadores radica en la posibilidad de obtener un contador de mdulo variable al tomar como estado de partida uno cualquiera de los posibles. En efecto, si un contador creciente de mdulo N se predispone en M, de forma que cada vez que supera el estado N toma como siguiente estado el M (en lugar de 0) resulta que se habr transformado en un contador de mdulo N-M. Contadores Programables Se refiere el ttulo a contadores que pueden seguir ms de una secuencia en funcin de alguna entrada adicional que condiciona la secuencia de cuenta. Podemos suponer un contador con dos secuencias de cuenta que a su vez pueden ser totalmente independientes (excepto el estado inicial) o pueden compartir algn estado. En cuanto a la entrada auxiliar necesaria para seguir una u otra secuencia, puede ser que deba permanecer validada durante toda la secuencia, o solamente en el momento en que se debe decidir por una de las dos secuencias. Tomemos como ejemplo un contador decimal que posee una entrada de seal auxiliar E, de forma que si E = 0 recorra la secuencia de nmeros pares, y si E = 1 recorra la de los nmeros impares. El estado de partida ser el 0000. Las secuencias son independientes como se puede deducir del enunciado. Este problema puede resolverse de dos maneras. Una de ellas considerando que mientras E = 0 solo son posibles los estados 2, 4, 6, 8 y durante el tiempo que E = 1 la secuencia ser 1, 3, 5, 7, 9. La otra sera que ambos parten del mismo punto y en

funcin del valor que toma E en ese instante se toma una u otra secuencia. Los diagramas de flujo para ambos casos seran:

El mtodo de diseo de este tipo de contadores es en todo similar al visto anteriormente, con la particularidad de incluir entradas adicionales. Contadores en anillo Un contador en anillo consta de tantos biestables como smbolos existen en la base elegida. De todos estos biestables solo uno est a nivel alto y los restantes a nivel bajo o viceversa.

Con cada impulso de cuenta este nivel alto (o bajo) se va desplazando cclicamente. Se dice que el contador se encuentra en estado n, cuando el biestable Bn posee el nivel activo respecto a los dems. Para realizar su sntesis puede procederse como en los casos anteriores sin embargo su estructura es tan sencilla que en la prctica se construyen mediante registros de desplazamiento en los que la salida del registro se conecta a la entrada del mismo, y cargando el registro con el valor deseado al inicio. As un contador en anillo de mdulo 4 sera el mostrado. La ventaja de los contadores en anillo est en la posibilidad de realizar contadores decimales de lectura directa sin necesidad de decodificador. El inconveniente es el nmero de biestables utilizados. Contador biquinario Es un contador en anillo de cinco etapas al que se aade un biestable (normalmente tipo T) que cambia de estado cada cinco impulsos de avance. Con los impulsos de avance, del 0 al 4, el biestable permanece a cero, y del 5 al 9 pasa a 1. La tabla de funcionamiento sera la 9.12, y el circuito la figura 9.13.

La ventaja respecto del contador en anillo es que se produce un ahorro del 40% de biestables, en cambio, ahora es necesario decodificar las salidas.