DISEO DE UN CONTADOR SINCRONICO CON FLIP-FLOP TIPO JK, HACIENDO USO DE MAPAS DE KARNAUGH.

Francisco Asdrbal Flores Luna1,2 Universidad Autnoma del Per, sistemas, Panamericana Sur Km. 16.3, Villa el Salvador, Lima.
2 1

Universidad Nacional del Callao, Ciudad Universitaria, Av. Juan Pablo II 306, Bellavista, El Callao, Per. ffloresl@gmail.com

Resumen Una de las metodologas que no lo consideran varios autores, se basa en la obtencin de un contador sincrnico a partir de la formacin de grupos en los mapas de Karnaugh, considerando los diagramas de flujos de los estados del contador, en el cdigo binario que desean codificar y el orden que decida el diseador, de manera rpida y sencilla. Una vez obtenido el diseo basado en FF-JK, estos por su equivalencia se podrn reemplazar por el Flip Flop ms adecuado, como FF-T, FF-D, optimizndose el costo del producto. 1. INTRODUCCIN Los diseos de contadores han sido suplidos por la programacin de los microcontroladores o dispositivos lgicos programables, estos se aplican a sistemas de mayor complejidad, pero en sistemas sencillos y rudos se pueden aplicar directamente los Flip Flop JK o uno equivalente con costos reducidos y optimizando el uso de dispositivos digitales. Los contadores comerciales tienen el mdulo de conteo definido, y el cdigo binario natural como base numrica, dejando de lado los contadores especiales, cuya sucesin podran ser nmeros pares, nmeros impares, nmeros primos, etc., con direccin ascendente o descendente, aplicando cdigos binarios conocidos y/o propios que pudiesen crear, como BCD Aiken, Cdigo Gray, etc. Esta versatilidad se podr aplicar a sistemas de control de seguridad, llaves y cdigos de seguridad, sistemas codificados de envi de informacin, que podrn fcilmente ensamblados en pequeos circuitos o fabricar en serie el diseo reducido a un solo chip. Como fundamento se utiliza la ecuacin de estado del Flip Flop JK , que contiene el estado anterior y posterior, lo que trasladaremos a los mapas de Karnaugh

Qt +1 = J .Qt + K .Qt

Para reducir las variables de estado posterior o anterior, solo lo identificaremos con una variable literal, para cada uno de los Flip Flop, sus entradas y salidas respectivas
t QA = A; QA =a
t +1 t +1

A = J A .a + K A .a

t QB = B; QB = b B = J B .b + K B .b t QC = C ; QC = c C = J C .c + K C .c t QD = D; QD =d
t +1 t +1

D = J D .d + K D .d

2. DISEO DEL CONTADOR. Para el diseo de un contador, debemos contar con algunos parmetros predeterminados, como es su mdulo de conteo, la direccin, el cdigo binario, con los cuales tendremos los siguientes pasos: a) b) c) d) e) f) g) Diagrama de Flujo Codificacin Tabla estados en Mapas de Karnaugh Desagregacin de Mapas de Karnugh por variable Agrupacin segn zona de variable a agrupar Obtencin de las variables de entrada de los FF-JK Circuito

Como ejemplo Disearemos un contador sincrnico mdulo 12, en binario natural ascendente. PASOS: a) Diagrama de Flujo

Nota: Los estados N0 considerados, que pudiesen darse, por ser un sistema secuencial, es necesario asegurarse de enviarlos a un estado definido, en caso se produzca por error del sistema al estado inicial O b) Codificacin Estado 0 1 2 3 4 5 6 7 8 9 10 11 Codificacin (BN) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011

c) Tabla estados en Mapas de Karnaugh.

d) Desagregacin de Mapas de Karnugh por variable

e) Agrupacin segn zona de variable a agrupar y obtencin de variables de entrada del FFJK Variable A

A = abcd + abd + abc

A = ( bcd ) a + bd + bc a tenemos A = J A .a + K A .a J A = bcd y K A = ( b + d )( b + c ) = b + d .c K A = bd + bc

Nota: regin verde pertenece a la negacin de A (agrupar por zonas, para igualar a las ecuaciones de estado)

Variable B

B = a bc d + ab d + ab c B =

(ac d )b + (a d
y

+ ac b

te n e m o s B = J B .b + K B . b J B = ac d K
Variable C
B

(a

+ d

)( a

+ c ) = a + d .c

= ad + ac

C = a c d + b c d + a c d + bc d C =

(ad

+ bd c + a d + b d c

te n e m o s C = J C .c + K C .c J C = a d + bd KC =
Variable D

y + d

(a

+ d

) (b

)=

KC = ad + bd d + a .b

D =

(a + b ) d

+ (0 ) d .d y K
C

te n e m o s D = J D .d + K JD = a + b K
f) Circuito
C D

=0

= 1 = V cc

3. Conclusiones 4. No interesa si es flanco de bajada o subida Las entradas de Preset o Reset pueden ser usadas para ampliar la gama de controles Esta tcnica visual puede aplicarse a nios, en talleres de robtica. Bibliografa.

[1] Thomas Floyd Digital Funtamentals 8 edicin, Cap. Diseo de circuitos secuenciales, Editor Prentice Hall, Mxico 2003 [2] M. Morris Mano Diseo Digital 3 edicin Pearson. Cap.6 Pg. 217. Mxico 2003. [3] Ronald J. Tooci, Neal S. Widmer, Gregory L. Moss Sistemas Digitales Principios y Aplicaciones 10 edicin Pearson. Mxico 2007. [4] Norman Balabanian, Bradley Carlson Principios de Diseo lgico Digital 1 edicin CECSA. Mxico 2002.