UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS UNIVERSIDAD DEL PER, DECANA DE AMRICA

FACULTAD DE INGENIERA ELCTRICA, ELECTRNICA Y TELECOMUNICACIONES Curso: Circuitos Digitales II Tema: Informe Previo N2-Circuitos Latch y Flip-Flops Profesor: Wilbert Chvez Irazbal Alumno: Ros Morillo Marco

2013

CUESTIONARIO PREVIO
1. INDIQUE LA DIFERENCIA ENTRE LATCHES Y LOS FLIP-FLOPS. Los latches a diferencia de los flip-flops no necesitan una seal de reloj para su funcionamiento. Los flip-flops se implementan con puertas lgicas y son los bloques bsicos de construccin de contadores, registros y otros circuitos de control secuencial. Los latches son similares a los flip-flops, ya que son tambin dispositivos de dos estados que pueden permanecer en cualquiera de sus estados gracias a su capacidad de realimentacion, lo que consiste en conectar cada una de las salidas a la entrada opuesta. El flip-flop1 es un circuito lgico biestable, es decir posee dos estados estables, denominados SET (1 o activacin) y RESET (0 o desactivacin), en los cuales se puede mantener indefinidamente, lo que permite el almacenamiento de un bit. Mientras que con los latch los estados solo se pueden mantener por un tiempo determinado

2. QUE SON CIRCUITOS CON ENTRADAS SNCRONAS, Y ASNCRONAS? Circuitos con entradas sncronas: Son aquellos circuitos secuenciales que slo pueden cambiar de estado en determinados instantes de tiempo, es decir, estn sincronizados con una seal de reloj (Clk). El sistema slo hace caso de las entradas en los instantes de sincronismo.

Existen distintos tipos de sincronismo: Sincronismo por nivel (alto o bajo): el sistema hace caso de las entradas mientras el reloj est en el nivel activo (alto o bajo). Sincronismo por flanco (de subida o de bajada): el sistema hace caso de las entradas y evoluciona justo cuando se produce el flanco activo (de subida o de bajada). Los ms utilizados son: RS JK D T

Flip Flop tipo RS

Flip Flop tipo D

Flip Flop tipo JK

Flip Flop tipo T

Normalmente los biestables sncronos cuentan con entradas asncronas que se utilizan para forzar un valor determinado en los mismos al margen del reloj. Puesta a 0 asncrona: clear (n. bajo, activado cuando clear=0), reset (n. alto, activado con reset=1). Puesta a 1 asncrona: preset (n. bajo, activado cuando preset=0), set (n. alto, activado cuando set=1). Las entradas asncronas de un biestable actan al margen de las sncronas y prevalecen sobre ellas. Son muy tiles para iniciar o reiniciar el sistema con un estado inicial determinado. Las entradas asncronas por nivel bajo se representan por un circulito o burbuja.

Biestable sncrono con entrada asncrona

Circuitos con entradas asncronas: Son aquellos que pueden cambiar de estado en cualquier instante de tiempo en funcin de cambios en las seales de entrada, es decir, no dependen de ninguna seal de reloj.

Este diseo de contador, es conocido como "Contador Asncrono", debido a que los cambios de estado en los FF son asncronos con respecto a la seal de reloj, es decir, no ocurren al mismo tiempo que cambia la seal de reloj. El nico que obedece directamente a los cambios de la seal de reloj es el primer FF.

3. INDICAR EN FORMA TERICA LA FORMA DE OPERACIN Y LA TABLA DE LA VERDAD DE CADA UNO DE LOS CIRCUITOS DE LA PARTE EXPERIMENTAL. Para el Flip Flop NOR: Este circuito se compone de dos compuertas NOR conectadas como se muestra en la figura, (ver las realimentaciones) y se llama RS porque sus entradas tienen los nombres SET (poner un "1" en la salida Q) y RESET (reponer o poner a "0" la salida Q) Funcionamiento: Caso SET 1 - Se pone S = "1" y R = "0" 2 - En la compuerta A, con S = "1" La salida Q = "0" 3 - Q se realimenta a la entrada de la compuerta B,Q= "0" entonces la entrada tambin es "0"
4 - Las dos entradas de la compuerta B estn en nivel bajo, lo que causa que la salida Q pase a "1" 5 - La salida Q se realimenta a laentrada de la compuerta A 6 - Las dos entradas de la compuerta Y estn en "1", lo que causa que la salida Q permanezca en "0" Caso Reset 1 - Las entradas cambian: S pasa de "1" a "0" y R = pasa de "0" a "1" 2 - Con R = 1, Q en la compuerta B pasa a "0" 3 - Este Q alimenta la entrada de la compuerta A 4 - La salida Q pasa a "1"

Entradas S 0 0 1 1 R 0 1 0 1 Q

Salidas Q No permitido 1 0 No hay cambio 0 1

Para el Flip Flop NAND: De la misma manera que se implement un flip flop RS con compuertas NOR, tambin se puede hacer lo mismo con compuertas NAND. El flip flop RS est implementado con compuertas NAND, ver que las entradas son S y R. El anlisis del funcionamiento de este flip flop es similar a la del flip flop RS con compuertas NOR. Entradas S 0 0 1 1 R 0 1 0 1 Q No hay cambio 0 1 No permitido 1 0 Salidas Q

Para el Flip Flop tipo RS sncrono: El modo de mantenimiento se describe en la primera lnea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo tambin puede llamarse de "inhabilitacin" del FF. La lnea 2 es el modo de reset. La salida normal Q se borrar cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperar hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La lnea 3 de la tabla describe el modo set del flip-flop. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1. La lnea 4 de la tabla de verdad es una combinacin "prohibida" todas las entradas estn en 1, no se utiliza porque activa ambas salidas en el nivel ALTO. Entradas S 0 1 0 1 Salidas R 0 0 1 0 Q Q No hay cambio No hay cambio 1 0 0 1

CLOCK 0 0 1 1

Para el Flip Flop tipo D: El flip - flop tipo D es una cierta modificacin introducida al flip-flop clocked Rs(controlado en su funcionamiento por los pulsos Clock en una sola lnea comn de entrada). Entradas Datos 0 1 Salidas Q 0 1 Q 1 0

Es agregado un inversor a una de las dos entradas del flip-flop, de tal forma que la entrada restante y la entrada del inversor queden unidas. Lo anterior garantiza que las entradas a la seccin RS sean siempre complementarias una de otra, y asegura que el estado lgico en la salida Q ser siempre el mismo estado lgico, alto o bajo, del ltimo pulso que lleg a la entrada D.La informacin dada tiene un carcter general, ya que no se pueden dar conceptos concretos por razn de la amplia variedad de flip-flop que se fabrican en circuito integrado, an dentro de un mismo tipo. Nos servir para dejar cimentados ciertos principios, los cuales nos ayudarn a interpretar luego las diferentes tablas de verdad, dadas por el fabricante para facilitar al experimentador la comprensin del funcionamiento de una u otra referencia.

Para el Flip Flop tipo JK: El JK flip-flop es un biestable RS flip-flop con compuertas (clocked) dispuestas de tal forma que la accin PONER - QUITAR (set - reset) sea llevada a cabo por una sola lnea de entrada.Bsicamente, se puede considerar el JK flip-flop como un circuito biestable con una sola entrada y dos salidas, completamente entre s. En la prctica, el circuito integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas para "condicionar}" el estado que debe tomar la salida a partir del momento que llegue la prxima transicin activa del pulso clock. Entradas S 0 0 1 1 Salidas Q 0 0 1 1

CLOCK 1 1 1 1

R 0 1 0 0