Tratando-se o computador de uma mquina complexa a sua estrutura pode ser apreciada a diferentes nveis de detalhe, duma forma hierrquica.
Estrutura de um Computador
Os diversos componentes do computador comunicam entre si usando um ou mais barramentos. Os barramentos so constitudos por conjuntos de pistas que conduzem sinais elctricos, correspondentes a alimentao e sinais lgicos. Estes ltimos podem ser classificados em trs grupos funcionais distintos:
Hierarquia de Barramentos
Muitos dispositivos ligados ao mesmo barramento = perca de desempenho: 1. Barramento mais longo, logo maiores atrasos de propagao de sinal; 2. A conteno no barramento aumenta. Soluo: hierarquia de barramentos, com diferentes velocidades, e com capacidade para isolarem o trfego entre si.
Memria
A memria est estruturada de forma hierrquica, desde as caches, passando pela memria central at aos discos, CDs, tapes, etc. A memria central (RAM) contm dados e programas, sendo acedida pelo processador como se se tratasse de um vector unidimensional. Escrita CPU envia endereo da posio de memria a ser escrita e dados a escrever. Leitura CPU envia endereo da posio de memria a ser lida e recebe dados.
Endereo Read/Write
1000 1001 1002 1003 1004 1005 1006 1007 1008 1009 1010
CPU
Dados
Com o abandono da RDRAM pela Intel, a tecnologia DDR est-se a impor, sendo comuns no mercado mquinas com DDR266/333 e com DDR400 a aparecer.
Estrutura de um PC actual
P4 3.2 GHz ncleo L1cache Bridge
AGP slot
1024 MB/s AGP 4x
memria
3.2 GHz, 256 bits (102.4 GB/s) PCI BUS 33.3 MHz, 32 bits (133 MB/s) 66.6 MHz, 64 bits (532 MB/s)
SCSI USB
Bridge
PCI slots
IDE Bus
33 MB/s (ATA 33) 100 MB/s (ATA 100) Mouse Kbd
ISA slots
Processadores Intel
Processadores AMD
10
Testes de Desempenho
? ? ?
11
Testes de Desempenho
12
Testes de Desempenho
13
Balanceamento CPU-memria
Imagine um CPU com uma frequncia de 2 GHz, a executar uma instruo por ciclo e com 50% das instrues a exigirem dados da memria. Suponha que tanto as instrues como os dados ocupam 4 bytes cada e que o CPU no tem cache. 1. Qual a frequncia de acesso memria? 2. O barramento visto no acetato 8 suporta esta frequncia? O processador executa 2*109 instr/s Cada instruo so 4 bytes logo, s para cdigo, so 8 GB/s Metade das instrues acedem a dados em memria = 109 acessos/s Cada acesso so 4 bytes = 4 GB/s. No total so 12 GB/s. O barramento anterior s suporta 6.4 GB/s.
NOTA: esta configurao fictcia; os processadores dispem de cache para diminuir os acessos memria central.
AC1 3 aula Arquitectura e Organizao de Computadores 15
2. 3.
Cada imagem tem 1024*768 = 786 432 pixels Cada pixel so 4 bytes logo 786 432 * 4 = 3 145 738 B/frame Com 30 frames/s temos 3 145 738 * 30 = 90 MB/s Se o vdeo estiver em memria pode ser apresentado, pois o barramento mais lento o AGP com 1024 MB/s. Se o vdeo estiver num disco IDE ATA33 no pode ser apresentado pois este barramento tem uma largura de banda de 33 MB/s.
AC1 3 aula Arquitectura e Organizao de Computadores 16
Balanceamento de componentes
1. Qual a especificao do barramento PCI (33MHz/32bits, 33MHz/64bits, 66MHz/64 bits) necessria para tirar partido de uma placa de rede de alta velocidade Myrinet, que encaixa neste barramento e transmite dados a 2.0 Gb/s? E se o barramento estiver partilhado por outros dispositivos que consumam em mdia 100 MB/s?
2.
2.0 Gb/s = 2048 Mb/s = 256 MB/s PCI (33MHz, 32 bits) = 33 * 4 = 133 MB/s PCI (33MHz, 64 bits) = 33 * 8 = 266 MB/s PCI (66MHz, 64 bits) = 66 * 8 = 528 MB/s Se o barramento estiver dedicado para a placa de rede a configurao 33MHz/64bits suficiente. Com o barramento partilhado o PCI deve ser 66MHz/64 bits
AC1 3 aula Arquitectura e Organizao de Computadores 17
Sumrio
Tema Estrutura de um computador Hierarquia de barramentos Balanceamento dos componentes Hennessy [COD] Bryant [CS:APP] Stalling [COA] Sec. 1.2 Sec 3.4 Sec 2.2
18