FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA POLITECNICA NACIONAL

INVERSOR TRIFASICO CONFIGURACION PUENTE CONDUCCION 180
1. RESUMEN Los convertidores de DC a AC se conocen como inversores. La funcin de un inversor es cambiar un voltaje de entrada en DC a un voltaje simtrico de salida en AC, con la magnitud y frecuencia deseadas. Tanto el voltaje de salida como la frecuencia pueden ser fijos o variables. El Inversor 3-fsico de frecuencia variable e interface opto acoplada consta bsicamente de dos partes: el circuito de control y el circuito de Fuerza. El Circuito de control est formado por un circuito de reloj tipo rfaga de tonos, para obtener las seales de control se utiliza un microprocesador ATMEGA 164p, se generan 6 seales de pulsos que estn desfasadas 60 una seal de la siguiente, es decir, la segunda seal de pulsos esta 60 desfasada de la primera, la tercera de la segunda, y as respectivamente, estos trenes de pulsos llegan a los opto acopladores y de all se conectan al circuito de fuerza. El circuito de Fuerza consta de un arreglo de seis transistores con diodos que corresponden a un inversor trifsico alimentado con una fuente de 12 voltios DC. Es aqu donde se conectan las cargas resistivas y/o inductivas ya sea en delta o estrella; cabe indicar que la alimentacin de ste equipo es alterna (AC), pero la alimentacin de los circuitos integrados es DC por lo que se disearon e implementaron fuentes rectificadas para el efecto. 2. CONTENIDO 2.1 Diseo del Circuito de Control 2.2.1 Aplicacin del CI 555 para propsitos del Proyecto Para propsitos del proyecto se utiliz como modelo inicial el circuito que se muestra en la Figura 1, el cual es un oscilador por rfagas de tonos y de trabaja como multivibrador astable. Con este circuito se puede variar la frecuencia con un potencimetro y se evita la distorsin de la seal de reloj en el momento en que se vara la frecuencia. Es un circuito en el cual podemos establecer valores de frecuencias mnimas y mximas con tan slo cambiar algunos de los valores de los elementos del circuito. El potencimetro de 1K es utilizado para variar la frecuencia; La seal de reloj que se obtiene en el terminal tres del segundo temporizador se muestra en la Fig.2.

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Figura 1. Circuito de Control 1

Figura 2. Seal de reloj obtenida 2.2.2 Diseo del Desfasamiento de Pulsos El circuito utilizado en el proyecto se muestra en la Fig.3, en el cual se utilizan tres Flip-Flop7473, se generan seis pulsos los cuales estn desfasados un perodo de T/3.

FIGURA 3. Circuito Interruptor de Cola

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Las seales obtenidas del circuito se muestran a continuacin.

Figura 4. Pulsos Generados 2.2.3 Diseo del Circuito de Control final El circuito implementado en los prrafos anteriores es muy confiable y simple de implementar as como econmicamente aceptable pero presenta ciertas dificultades como demasiado ruido en algunas frecuencias deseadas, una baja estabilidad en ocasiones cuando se requiere frecuencias fijas sin demasiada variacin y lo mas importante es que no tenemos una regin de tiempos muertos entre la conmutacin de uno y otro transistor por lo que podramos tener cortos en el circuito de fuerza (para poder aadir tiempos muertos a estas seales obtenidas necesitaramos otro CI el cual aumentara el tamao del circuito y en cierta manera disminuira su fiabilidad a parte de incrementar muy considerablemente su costo), por estas circunstancias se decidi generar estas seales de control con un microcontrolador ATMEGA 164p con el cual se nos facilita la elaboracin de tiempos muertos, tenemos una alta fiabilidad de control, y podemos tener un mayor rango de variacin de frecuencia. En la figura 5 se muestra como se implement el circuito con el microprocesador, las formas de onda obtenidas son iguales a la figura 4 pero con pequeos tiempos muertos entre conmutaciones en el orden de pocos micro-segundos por lo que casi son imposibles de notar, se usan dos pulsantes para configurar el valor de frecuencia requerido.

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Figura 5. Circuito de control Final (Implementado) En la figura 6 se muestra el diagrama de flujo considerado para el programa del microcontrolador.

INICIO

Confg. de Perifricos (Interrupcion es) AUMENTA Definicin variable frecuencia DISMINUYE

RETARDO

RETARDO

Frecuencia = 60Hz

Frecuencia mxima?

Frecuencia minima?

NO INT 0? SI AUMENTA Frecuencia Aumenta SI

NO Frecuencia Disminuye SI

NO regresa regresa

INT 1?

SI

DISMINUYE

NO Salida pulsos

SALTO

Figura 6. Diagrama de flujo del programa del microprocesador.

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

2.2 Interface Opto-acoplada. Los transistores del circuito de fuerza necesitan ser disparados por las seales enviadas desde el microprocesador, aqu surge un inconveniente ya que los transistores por su configuracin tienen distintas referencias, por lo que si activramos los transistores directamente desde el microprocesador simplemente produciramos un corto muy peligroso en el circuito.

Figura 7. OPTO-NAND 6N137 Para proteger el circuito de control necesitamos utilizar una fase de aislamiento entre este y el circuito de fuerza para esto utilizamos una interface opto-acoplada que nos permitir separar las referencias de las dos partes del circuito. Vamos a usar el opto-acoplador 6N137, se eligi por ser una OPTO-NAND de rpida respuesta y por su fcil implementacin, en la figura 7 se muestra el circuito integrado, sus pines y tabla lgica de respuesta. En la figura 8 se observa la manera recomendada por el fabricante para utilizar este circuito integrado, as se implemento en este proyecto con resultados sumamente positivos.

Figura 8. Configuracin OPTO-NAND

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Para implementar la interface opto-acoplada se necesita una fuente distinta para cada transistor de la parte superior del circuito de fuerza y se puede utilizar una sola fuente para los otros tres transistores de la parte inferior, para solucionar este problema se utilizaron transformadores o fuentes de 5 voltios para cada opto-acoplador, con los cuales el circuito funciono muy bien sin necesidad de un mayor voltaje ni de transformadores mas grandes. 2.3 Circuito de Fuerza. El circuito de fuerza como ya se a mencionado consta de 6 transistores, el modelo implementado es un inversor trifsico configuracin puente, en la figura 9 se observa la forma bsica del circuito de fuerza yen la figura 10 el circuito como fue implementado en una simulacin previa a las pruebas experimentales.

Figura 9. Diseo del circuito de fuerza.

Para la simulacin y las pruebas experimentales se utilizaron cargas resistivas no muy grandes ya que el objetivo es solo didctico y no controlar un sistema demasiado complejo, una carga demasiado grande necesitara de una corriente muy elevada, si se ocupara tres focos de 100W se necesitara de un mnimo de 20 A por fase por lo que los transistores no resistiran y se colapsara el circuito, la carga utilizada fue una carga balanceada de 56 y 5 W. La forma de control como ya se menciono es un control por conduccin de 180, tambin llamado control cuasi-cuadrado, por lo que le sistema tiene una cantidad considerable de armnicos por lo que no es recomendable utilizar en sistemas donde se requiere una baja distorsin armnica como sistemas de telecomunicaciones o para control de motores de induccin, puede ser utilizado en sistemas donde no afecten mucho los armnicos como aparatos que en su entrada rectifican su entrada por lo cual funcionaria como sistema UPS.

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Figura 10. Circuito Final.

IMPLEMENTACIN DEL CIRCUITO.

Despus de varias pruebas experimentales el circuito de fuerza se implemento con 6 transistores TIP122 con una restriccin de 50V como mximo de alimentacin para evitar que alguno de estos se vea afectado por algn pico de sobre voltaje, el voltaje colector-emisor mximo de estos transistores es de 100V, por lo tanto por sobredimensionamiento se recomienda no elevar el voltaje de la fuente de fuerza a mas de los 50V ya mencionados. En la figura 11 se visualiza el circuito cuando estaba siendo implementado y en la figura 12 se muestra el proyecto ya funcionando en la ltima prueba experimental.

Figura 11

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Figura 12 4. RESULTADOS Comparacin de resultados experimentales y resultados de la simulacin. 4.1 Simulacin Fase A, se nota a 60Hz.

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Resultado de las 3 fases.

4.2 Resultados Experimentales Fase A a 60 Hz:

Fase A y Fase B:

Conversores Estticos

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

Fase A y Fase C:

Forma de Onda entre A y B:

5. Bibliografa: http://www.dspace.espol.edu.ec/bitstream/123456789/1397/1/2657.pdf http://www.dspace.espol.edu.ec/bitstream/123456789/431/1/779.pdf Apuntes de clase, CONVERSORES ESTTICOS Ing. Patricio Chico. http://web.ing.puc.cl/~power/paperspdf/dixon/tesis/Breton.pdf

Conversores Estticos

10