Presentacin del curso

Electrnica Digital, circuitos y sistema elctrico. Este nuevo tutorial pretende ofrecerte los fundamentos de la electrnica digital, de manera sencilla, pero con intenciones de que resulte ameno, amigable, prctico y til. El contenido del curso incluye: lgica positiva y negativa, compuertas lgicas bsicas y combinadas, en todas sus variables; circuitos de prueba, las leyes de Morgan y los mapas de Karnaug . Asimismo estudiaremos los circuitos astables con compuertas lgicas, disparadores de !c mitt "rigger y conmutados; modulacin por anc o de pulso; circuitos monoestables: sencillo, conmutado, demodulacin de se#ales y doblador de frecuencia; adems de los circuitos biestables: $lip%$lop &sico '!, $$ "ipo ( y $$ Master%!lave y, por ltimo, $lip%$lop )K. Empieza el curso: *ap+tulo , % Electrnica digital. -gica positiva y negativa

Captulo 1: Electrnica digital. Lgica positi a y negati a

!ntroduccin &ienvenido. *omencemos el curso con la siguiente cuestin: "#u es Electrnica Digital$ .bviamente es una ciencia que estudia las se#ales el/ctricas, pero, en este caso, son se#ales discretas, es decir, que estn bien identificadas, ra0n por la cual, a un determinado nivel de tensin, se lo llama estado alto 1 %ig 2 o 3no lgico; y a otro, estado ba4o 1Lo52 o *ero lgico. !uponte que las se#ales el/ctricas con que traba4a un sistema digital son 67 y 87. Es obvio que 87 ser el estado alto o uno lgico, pero bueno, abr que tener en cuenta que e9iste laLgica Positi a y la Lgica &egati a, veamos cada una de ellas. Lgica Positi a En esta notacin al , lgico le corresponde el nivel ms alto de tensin 1positivo, si quieres llamarlo as+2 y al 6 lgico el nivel ms ba4o 1que bien podr+a ser negativo2, pero, :qu/ ocurre cuando la se#al no est bien definida; Entonces abr que conocer cules son los l+mites para cada tipo de se#al 1conocido como tensin de ist/resis2, en este grfico se puede ver con mayor claridad cada estado lgico y su nivel de tensin.

Lgica &egati a <qu+ ocurre todo lo contrario, es decir, se representa al estado '1' con los niveles ms ba4os de tensin y al '(' con los niveles ms altos.

=or lo general se suele traba4ar con lgica positiva, y as+ lo aremos en este tutorial, la forma ms sencilla de representar estos estados es como se puede ver en el siguiente grfico.

(e a ora en ms ya sabrs a que nos referimos con estados lgicos 1 y (, de todos modos no viene nada mal saber un poco ms... ;%2

Captulo ): Compuertas lgicas

* Compuertas Lgicas: -as compuertas lgicas son dispositivos que operan con aquellos estados lgicos mencionados en la pgina anterior y funcionan igual que una calculadora, de un lado ingresas los datos, /sta reali0a una operacin, y finalmente, te muestra el resultado.

*ada una de las compuertas lgicas se las representa mediante un +m,olo, y la operacin que reali0a -.peracin lgica/ se corresponde con una tabla, llamada 0a,la de 1erdad, vamos con la primera... * Compuerta &.0: !e trata de un inversor, es decir, invierte el dato de

entrada, por e4emplo; si pones su entrada a , 1nivel alto2 obtendrs en su salida un 6 1o nivel ba4o2, y viceversa. Esta compuerta dispone de una sola entrada. !u operacin lgica es s igual a a in ertida:

> Compuerta A&D: 3na compuerta <?( tiene dos entradas como m+nimo y su operacin lgica es un producto entre ambas, no es un producto aritm/tico, aunque en este caso coincidan. >.bserva que su salida ser alta si sus dos entradas estn a nivel alto>

* Compuerta .2: <l igual que la anterior posee dos entradas como m+nimo y la operacin lgica, ser una suma entre ambas... &ueno, todo va bien asta que , @ , A ,, el tema es que se trata de una compuerta . !nclusi a es como a y3o ,. >Es decir, basta que una de ellas sea 1 para que su salida sea tambi/n ,>

> Compuerta .24E5 o 5.2: Es .' EBclusiva en este caso con dos entradas 1puede tener ms, claro est2 y lo que ar con ellas ser una suma lgica entre a por , in ertida y a in ertida por ,. ><l ser . E6clusi a su salida ser 1 si una y slo una de sus entradas es,>

Estas ser+an bsicamente las compuertas ms sencillas. En el siguente cap+tulo comen0amos con las combinadas.

Captulo 7: Compuertas lgicas com,inadas

Compuertas Lgicas Com,inadas <l agregar una compuerta ?." a cada una de las compuertas anteriores los resultados de sus respectivas tablas de verdad se invierten, y dan origen a tres nuevas compuertas llamadas &<?(, &.' y &.'%EB... 7eamos a ora cmo son y cul es el s+mbolo que las representa... Compuerta &A&D: 'esponde a la inversin del producto lgico de sus entradas, en su representacin simblica se reempla0a la compuerta ?." por un c+rculo a la salida de la compuerta <?(.

Compuerta &.2: El resultado que se obtiene a la salida de esta compuerta resulta de la inversin de la operacin lgica o inclusi a es como un no a y3o ,. Cgual que antes, solo agregas un c+rculo a la compuerta .' y ya tienes una ?.'.

Compuerta &.24E5: Es simplemente la inversin de la compuerta .'%EB, los resultados se pueden apreciar en la tabla de verdad, que bien podr+as compararla con la anterior y notar la diferencia, el s+mbolo que la representa lo tienes en el siguiente grfico.

8u99er:s: Da la estaba de4ando de lado..., no s/ si viene bien incluirla aqu+, pero de todos modos es bueno que la cono0cas, en realidad no reali0a ninguna operacin lgica, su finalidad es amplificar un poco la se#al 1o refrescarla si se puede decir2. *omo puedes ver en el siguiente grfico la se#al de salida es la

misma que de entrada.

Easta aqu+ de teor+a, nos interesa ms saber cmo se acen evidente estos estados en la prctica, y en qu/ circuitos integrados se las puede encontrar y ms adelante veremos unas cuantas leyes que se pueden aplicar a estas compuertas para obtener los resultados que deseas.

Captulo ;: Circuitos integrados y circuito de prue,a

Circuitos !ntegrados y Circuito de Prue,a E9isten varias familias de *ircuitos integrados, pero slo mencionar/ dos, los ms comunes, que son los ""- y *M.!: Estos Cntegrados los puedes caracteri0ar por el nmero que corresponde a cada familia segn su composicin. =or e4emplo: -os ""- se corresponden con la serie 8F66, GF66, GF-!BB, GFE*BB, GFE*"BB etc. algunos H666 y I666. -os *%M.! y M.! se corresponde con la serie *(F666, *(F866, M*,F666, 8F*66 GF*66. En fin... -a pregunta de rigor es :*ul es la diferencia entre uno y otro; 7eamos... yo comenc/ con los *%M.!, ya que dispon+a del manual de estos integrados, lo bueno es que el m9imo nivel de tensin soportado llega en algunos casos a @,87, 1especial para torpes...JJJ2, mientras que para los ""- el nivel superior de tensin alcan0a en algunos casos a los @,K7 apro9imadamente, pero claro estos son l+mites e9tremos, lo comn en estos ltimos es utili0ar @87 y as+ son felices. .tra caracter+stica es la velocidad de transmisin de datos, resulta ser, que los circuitos ""- son ms rpidos que los *%M.!, por eso su mayor uso en sistemas de computacin. !uficiente... de todos modos es importante que busques la o4a de datos o datas eet del integrado en cuestin, distribuido de forma gratuita por cada fabricante y disponible en Cnternet... :donde ms...; 7eamos lo que encontramos en uno de ellos; en este caso un *ircuito integrado GF-!6L, un ""-, es una cudruple compuerta <?(. Es importante que notes el sentido en que estn numerados los pines y esto es general, para todo tipo de integrado.

*omen0aremos con este integrado para verificar el comportamiento de las compuertas vistas anteriormente. El representado en el grfico marca una de las compuertas que ser puesta a prueba, para ello utili0aremos un fuente regulada de @87, un -E( una resistencia de KK6 o m, y por supuesto el C* que corresponda y la placa de prueba. El esquema es el siguiente:

En el esquema est marcada la compuerta, como , de F disponibles en el Cntegrado GF-!6L, los e9tremos a y , son las entradas que debers llevar a un , lgico 1@872 6 lgico 1M?(2, el resultado en la salida s de la compuerta se ver refle4ado en el -E(, -E( encendido 1, lgico2 y -E( apagado 16 lgico2, no olvides conectar los terminales de alimentacin que en este caso son el pin G a M?( y el ,F a @87. Montado en la placa de prueba te quedar+a algo as+...

Esto es a modo de e4emplo, !lo debes reempla0ar C*,, que es el *ircuito Cntegrado que est a prueba para verificar su tabla de verdad. "< en =u Circuito !ntegrado encuentro todas estas compuertas$ !ab+a que preguntar+as eso... =ara que puedas reali0ar las pruebas, en la 5eb de4/ los datos de algunos integrados.

Captulo >: Leyes de ?organ. 1@ Ley

<ntes de seguir... -o primero y ms importante es que trates de interpretar la forma en que reali0a sus operaciones cada compuerta lgica, ya que a partir de a ora las lecciones se complican un poco ms. =ractica y verifica cada una de las tablas de verdad. Leyes de De ?organ !e trata simplemente de una combinacin de compuertas de tal modo de encontrar una equivalencia entre ellas, esto viene a consecuencia de que en algunos casos no dispones del integrado que necesitas pero si de otros que podr+an producir los mismos resultados que estas buscando. =ara interpretar me4or lo que viene, considera a las se#ales de entrada como variables y al resultado como una funcin entre ellas. El s+mbolo de negacin 1operador ?."2 lo representar/ por , por e4emplo: , significa a A&D &.0,, :se entendi; 1A Ley: El producto lgico negado de varias variables lgicas es igual a la suma lgica de cada una de dic as variables negadas. !i tomamos un e4emplo para H variables tendr+amos: El primer miembro de esta ecuacin equivale a una compuerta ?<?( de H entradas, representada en el siguiente grfico y con su respectiva tabla de verdad.

El segundo miembro de la ecuacin se lo puede obtener de dos formas...

$+4ate que la tabla de verdad es la misma, ya que los resultados obtenidos son iguales. <cabamos de verificar la primera ley.

Captulo B: Leyes de ?organ. )@ Ley

)A Ley: -a suma lgica negada de varias variables lgicas es igual al producto de cada una de dic as variables negadas... El primer miembro de esta ecuacin equivale a una compuerta ?.' de H entradas y la representamos con su tabla de verdad...

El segundo miembro de la ecuacin se lo puede obtener de diferentes forma, aqu+ cit/ solo dos...

?uevamente... .bserva que la tabla de verdad es la misma que para el primer miembro en el grfico anterior. <cabamos as+ de verificar la segunda ley de (e Morgan. =ara concluir... *on estas dos leyes puedes llegar a una gran variedad de conclusiones, por e4emplo... Para o,tener una compuerta A&D puedes utili0ar una compuerta ?.' con sus entradas negadas, o sea: Para o,tener una compuerta .2 puedes utili0ar una compuerta ?<?( con sus entradas negadas, es decir... Para o,tener una compuerta &A&D utili0a una compuerta .' con sus dos entradas negadas, como indica la primera ley de (e Morgan... Para o,tener una compuerta &.2 utili0a una compuerta <?( con sus entradas negadas, eso dice la KN ley de (e Morgan, as+ que... abr que obedecer... La compuerta .24E5 tiene la particularidad de entregar un nivel alto cuando una y slo una de sus entradas se encuentra en nivel alto. !i bien su funcin se puede representar como sigue: "e puedes dar cuenta que esta ecuacin te indica las compuertas a utili0ar, y terminars en esto...

Para o,tener una compuerta &.24E5 agregas una compuerta ?." a la salida de la compuerta .'%EB vista anteriormente y ya la tendrs. 'ecuerda que su funcin es...

Para o,tener !n ersores -&.0/ puedes acer uso de compuertas ?.' o compuertas ?<?(, simplemente uniendo sus entradas.

E9isten muc as opciones ms, pero bueno... ya las irs descubriendo, o las iremos citando a medida que vayan apareciendo, de todos modos vali la pena. :?o crees...;

Captulo C: ?apas de DarnaugE -13)/

< estas alturas ya estamos muy familiari0ados con las funciones de todos los operadores lgicos y sus tablas de verdad, todo vino bien..., pero... :qu/ ago si dispongo de tres entradas 1a, b y c2 y deseo que los estados altos slo se den en las combinaciones 6, K, F, 8 y O 1decimal2...; :*mo combino las compuertas...; D lo peor, :Pu/ compuertas utili0o...; ?o te preocupes, yo tengo la solucin... p/gate un tiro... :o22 &ueno... ?....JJJ, me4or no. "ratar/ de dar una solucin verdadera a tu problema, :preparado...; ?apas de DarnaugE =odr+a definirlo como un m/todo para encontrar la forma ms sencilla de representar una funcin lgica. Esto es... Encontrar la funcin que relaciona todas las variables disponibles de tal modo que el resultado sea el que se est buscando. =ara esto vamos a aclarar tres conceptos que son fundamentales

a/4 ?initrmino: Es cada una de las combinaciones posibles entre todas las variables disponibles, por e4emplo con K variables obtienes F minit/rminos; con H obtienes L; con F, ,O etc., como te dars cuenta se puede encontrar la cantidad de minit/rminos aciendo )ndonde n es el nmero de variables disponibles. ,/4 &umeracin de un minitrmino: *ada minit/rmino es numerado en decimal de acuerdo a la combinacin de las variables y su equivalente en binario as+...

&ien... El Mapa de Karnaug representa la misma tabla de verdad a trav/s de una matri0, en la cual, en la primera fila y la primera columna, se indican las posibles combinaciones de las variables. <qu+ tienes tres mapas para K, H y F variables...

<nalicemos el mapa para cuatro variables, las dos primeras columnas 1columnas adyacentes2 difieren slo en la variable d, y c permanece sin cambio, en la segunda y tercer columna 1columnas adyacentes2 cambia c, y d permanece sin cambio, ocurre lo mismo en las filas. En general se dice que... Dos columnas o 9ilas adyacentes slo pueden di9erir en el estado de una de sus aria,les. .bserva tambi/n que segn lo dic o anteriormente la primer columna con la ltima ser+an adyacentes, al igual que la primer fila y la ltima, ya que slo difieren en una de sus variables. &ota: El tercer concepto para nuestro anlisis lo veremos, por su e9tensin, en el siguiente cap+tulo.

Captulo F:

?apas de DarnaugE -)3)/

c/4 1alor lgico de un minitrmino 1esos que estaban escritos en ro4o2, bien, estos deben tener un valor lgico, y es el que resulta de la operacin que se reali0a entre las variables. -gicamente ( 1. -isto... -o que aremos a ora ser colocar el valor de cada minit/rmino segn la tabla de verdad que estamos buscando... diablos...JJJ En este momento no se me ocurre nada, bueno si, traba4emos con esta...

El siguiente paso, es agrupar los unos adyacentes 1 ori0ontal o verticalmente2 en grupos de potencias de K, es decir, en grupos de K, de F, de L etc. D nos quedar+a as+:

"e preguntars que pas con la fila de aba4o... bueno, es porque no ests atento...JJJ 'ecuerda que la primera columna y la ltima son adyacentes, por lo tanto sus minit/rminos tambi/n lo son. (e a ora en ms a cada grupo de unos se le asigna la unin 1producto lgico2 de las variables que se mantienen constante 1ya sea uno o cero2 ignorando aquellas que cambian, tal como se puede ver en esta imagen:

=ara terminar, simplemente se reali0a la suma lgica entre los t/rminos obtenidos dando como resultado la funcin que estamos buscando, es decir... =uedes plantear tu problema como una funcin de variables, en nuestro e4emplo quedar+a de esta forma: G es la funcin buscada -a, ,, c/ son las variables utili0adas -(, 1, ;, B/ son los minit/rminos que dan como resultado , o un nivel alto. + -a sumatoria de las funciones que producen el estado alto en dic os minit/rminos. !lo resta convertir esa funcin en su circuito el/ctrico correspondiente. 7eamos, si la funcin es...

El esquema el/ctrico que le corresponde es el que viene a continuacin...

El resultado de todo este l+o, es un circuito con la menor cantidad de compuertas posibles, lo cual lo ace ms econmico, por otro lado cumple totalmente con la tabla de verdad planteada al inicio del problema, y a dems recuerda que al tener menor cantidad de compuertas la transmisin de datos se ace ms rpida. En fin... Q!olucionado el problema...JJJ

=or cierto, un d+a, mientras merodeaba por la red me encontr/ con un peque#o programa que ace todo este traba4o por tu cuenta, El programa se llama Darma *reado por =ablo $ernnde0 $raga, mis saludos =ablo... QEst muy, pero muy buenoJJ D puedes ba4arlo desde la 5eb. &asta por oy, muy pronto utili0aremos toda esta teor+a y el programa de pablo 1Karma2 para dise#ar una tar4eta controladora de motores paso a paso, mientras tanto averigua como funcionan estos motores. Q!aludos lgicos para todos...JJJ

Captulo H: Circuitos Asta,les !. Compuertas Lgicas -13)/

.sciladores, ?ulti i,radores o Circuitos Asta,les 4 Parte ! Q7olv+J, esta ve0 prepara tu placa de pruebas y unos cuantos integrados, que lo que viene ser todo prctica... !eguramente te llama la atencin el nombre Asta,le. &ien... lo e9plicar/ brevemente... E9isten tres circuitos clasificados segn la forma en que retienen o memori0an el estado que adoptan sus salidas, estos son: 4 Circuitos 8iesta,les o Glip4Glop -GG/: !on aquellos que cambian de estado cada ve0 que reciben una se#al de entrada 1ya sea nivel ba4o o alto2, es decir retienen el dato de salida aunque desapare0ca el de entrada. Conclusin: =oseen dos estados estables 4 Circuitos ?onoesta,les: Estos circuitos cambian de estado slo si se mantiene la se#al de entrada 1nivel alto o ba4o2, si /sta se quita, la salida regresa a su estado anterior.Conclusin: =oseen un slo estado estable y otro metaestables. 4 Circuitos Asta,les o Aesta,les: !on circuitos gobernados por una red de tiempo '%* 1'esistencia%*apacitor2 y un circuito de realimentacin, a diferencia de los anteriores se puede decir que no poseen un estado esta,le sino dos metaesta,les. D a estos ltimos nos dedicaremos a ora, los otros dos los trataremos en las pr9imas lecciones. (e todos los circuitos astables el ms conocido es el que se construye con un integrado ?E888, el cual ya vimos como acerlo tiempo atrs 1en nuestro tutorial de electrnica bsica2. -a idea es que veas todas las posibilidades que te brindan las compuertas lgicas y /sta es una de ellas, considerando que en muc os circuitos o dise#os quedan compuertas libres 1sin ser utili0adas2 vamos

a aprovec arlas para armar circuitos astables, timerRs o tempori0adores, o yo que s/, como le quieras llamar. *omencemos... .scilador +imtrico con compuertas &.0 : $ue el primero que se me ocurri y utili0a dos inversores o compuertas ?.".

Descripcin: !uponte que en determinado momento la salida del inversor & est a nivel S,S, entonces su entrada esta a S6S, y la entrada del inversor S<S a nivel S,S. En esas condiciones C se carga a trav/s de 2, y los inversores permanecen en ese estado. *uando el capacitor alcan0a su carga m9ima, se produce la conmutacin del inversor S<S. !u entrada pasa a S6S, su salida a S,S y la salida del inversor S&S a S6S, se invierte la polaridad del capacitor y este se descarga, mientras tanto los inversores permanecen sin cambio, una ve0 descargado, la entrada del inversor S<S pasa nuevamente a S,S, y comien0a un nuevo ciclo. Este oscilador es sim/trico ya que el tiempo que dura el nivel alto es igual al que permanece en nivel ba4o, este tiempo est dado por 0 I ),> 2 C. 0 e9presado en segundos 2 en . ms C en $aradios

Captulo 1(: Circuitos Asta,les !. Compuertas Lgicas -)3)/

< ora bien, completando lo del cap+tulo anterior, si recordamos aquello de las Leyes de de ?organ 1*ap+tulos 8 y O2 sabrs que uniendo las entradas de compuertas ?<?( o compuertas ?.' obtienes la misma funcin que los inversores o compuertas ?.", esto me lleva a las siguientes conclusiones... .scilador +imtrico con compuertas &A&D

.scilador +imtrico con compuertas &.2

*omo veras, todo se basa en el primero que vimos, y ay ms combinaciones todav+a..., por e4emplo...

D as+... asta que me cans/, algo que no mencion/ es que puedes controlar la velocidad de estos circuitos :*mo...; Muy fcil, mira...

<qu+ 2 es de ,66T pero puedes usar otro a ver qu/ ocurre, o cambia el capacitor, bueno, ya vers que acer... pero sigamos con esto que aqu+ no termina...

Captulo 11: Disparadores +cEmitt 0rigger

.sciladores, ?ulti i,radores o Circuitos Asta,les 4 Parte !!

!abes que prob/ los osciladores anteriores con un parlante peque#o 1de esos de =*2 pero nada..., asta que encontr/ una solucin...

D este s+ me dio resultado, asta puedes reempla0ar 2 por un potencimetro y regular el sonido 1es decir, su frecuencia2. Disparadores +cEmitt 0rigger <lgo que no vimos asta a ora son las compuertas !*EMC"" "'CMME' o disparadores de !c imitt, son iguales a las compuertas vistas asta a ora pero tienen la venta4a de tener umbrales de conmutacin muy definidos llamados 7"@ y 7"%, esto ace que puedan reconocer se#ales que en las compuertas lgicas comunes ser+an una indeterminacin de su estado y llevarlas a estados lgicos definidos, muc o ms definidos que las compuertas comunes que tienen un solo umbral de conmutacin. !e trata de esto...

!uponte la salida a nivel lgico 1, C comien0a a cargarse a trav/s de 2, a medida que la tensin crece en la entrada de la compuerta esta alcan0a el nivel 7"@ y produce la conmutacin de la compuerta llevando la salida a nivel ( y el capacitor comien0a su descarga. *uando el potencial a la entrada de la compuerta disminuye por deba4o del umbral de 7"%, se produce nuevamente la conmutacin pasando la salida a nivel 1, y se reinicia el ciclo. ?o slo e9isten inversores !c mitt "rigger, sino tambi/n compuertas <?(, .', ?.', etc. D ya sabes cmo utili0arlas, pero veamos una posibilidad ms de obtener circuitos as+... .scilador a Cristal !e trata de un oscilador implementado con dos inversores y un *ristal de cuar0o, el trimer de F6pf se incluye para un a4uste fino de la frecuencia de oscilacin, mientras el circuito oscilante en si funciona con un solo inversor, se

incluye otro para actuar como etapa separadora.

"e cuento que los .sciladores vistos asta el momento pueden ser controlados fcilmente, y eso es lo que aremos de aqu+ en adelante...

Captulo 1): Controlados o Conmutados

.sciladores, ?ulti i,radores o Circuitos Asta,les 4 Parte !!! .sciladores Controlados !e trata simplemente de controlar el momento en que estos deben oscilar. 7eamos..., tenemos dos opciones, que sean controlados por un nivel alto o por un nivel ba4o. !i tienes en cuenta que los osciladores vistos asta el momento solo pueden oscilar cambiando el estado de sus entradas en forma alternada, lo que aremos ser for0ar ese estado a un estado permanente, como di4e anteriormente ya sea a 1 o (. 7amos al primer e4emplo; lo aremos utili0ando un diodo en la entrada del primer inversor, as+:

*reo que est claro, si el terminal de control est a nivel ( el circuito oscilar, si est a nivel , de4ar de acerlo. -o mismo ocurre con las otras compuertas, observa esta con una compuerta ?.', una de sus entradas forma parte del oscilador y la otra ace de *ontrol.

!i lo quieres acer con compuertas ?<?(, es igual que el anterior, solo que esta ve0 un S,S en la entrada de *ontrol abilita al oscilador y un S6S lo in abilita.

(ebes estar cansado ya de tantos osciladores, pero la tentacin me mata, el tema es que cierta ve0 quer+a controlar la velocidad de un motor de ** y mi nica solucin era disminuir la tensin lo malo es que tambi/n disminu+a el torque del motor 1fuer0a de giro2. Easta que... un d+a supe que pod+a controlarla con un circuito astable regulando el anc o de pulso de salida, :cmo...; &ueno en la siguiente leccin te cuento..., oy estoy agotado...

Captulo 17: ?odulacin por ancEo de pulso

?odulacin por ancEo de pulso ?uevamente aqu+, a ver si le damos una solucin al problema planteado anteriormente, o sea, tratar de que los pulsos de salida no sean sim/tricos, por e4emplo que el nivel alto en la salida dure ms que el nivel ba4o, o qui0s al rev/s, bueno veamos el primero.

&ien, de entrada ya sabemos que es un circuito astable, solo que esta ve0 el capacitor se descarga ms rpidamente utili0ando el diodo como puente y evitando as+ pasar por 21. El efecto obtenido es que 01 es de mayor duracin que 0). =uedes a4ustar ", si reempla0as21 por un potencimetro. -os periodos de tiempo para ", y "K estn dados en la grafica...

3n detalle ms... !i inviertes la polaridad del diodo obtendrs la situacin inversa, es decir "K U ",. ?odulacin por ancEo de pulso Conmutado ?ada raro... -os mismos circuitos vistos anteriormente pero adaptados para esta tarea. <qu+ la cantidad de pulsos de salida depende de la duracin del pulso de entrada. ?i para que probar, ya los conocemos y sabemos cmo funcionan, :verdad...;

<quel terminal que usbamos antes como terminal de control, a ora est como entrada de se#al, y la salida del circuito entregar una cierta cantidad de pulsos mientras dure el pulso de entrada. !i observas la forma de onda en la entrada y la comparas con la salida te dars cuenta de su funcionamiento.

Captulo 1;: ?odulacin por ancEo de pulso

Demodulacin de seJales "odo lo opuesto al anterior, es decir tomamos una se#al modulada y la demodulamos :o22

Esta ve0 el tren de pulsos ingresa por el Cnversor a, en el primer pulso positivo, la salida de ase pone a ( y se carga el capacitor C a trav/s del diodo D. *uando la entrada de a se invierte el diodo queda bloqueado y C se descarga a trav/s de 2. < ora bien, durante toda la transmisin de pulsos la salida de , permanece a nivel 1 ya que el tiempo de descarga del capacitor es muc o mayor que el tiempo de duracin de cada pulso que ingresa por la entrada del inversor a.

Do,lador de 9recuencia .tra aplicacin que se pueden dar a las compuertas lgicas es duplicar la frecuencia de una se#al, como en este circuito.

.bserva la forma de onda obtenidas en los puntos marcados en a0ul. <nalicemos su funcionamiento; El flanco de descenso de la se#al de entrada es diferenciada por ', y *,, y es aplicada a la entrada SaS de la compuerta ?<?(, esto produce un pulso a la salida de esta compuerta segn su tabla de verdad Sbasta que una de las entradas este a nivel lgico ba4o para que la salida vaya a nivel lgico altoS El flanco de subida del pulso de entrada, luego de ser invertido, es diferenciado y aplicado a la entrada SbS de la compuerta ?<?(, de modo que para un tren de pulsos de entrada de frecuencia f, ay un tren de pulsos de salida de frecuencia Kf. &asta de circuitos astables, veamos cmo acer un monoestable... en el siguiente cap+tulo.

Captulo 1>: Circuitos monoesta,les

Circuitos ?onoesta,les Eabr que recordar de qu/ se trata esto, :no; (e acuerdo..., son aquellos que tienen un nico nivel de salida estable. =ara aclarar un poco las ideas... -a mayor+a de los edificios disponen de un pulsador que enciende momentneamente las luces de los pasillos, transcurrido un cierto tiempo /stas se apagan. *onclusin; slo disponen de un estado estable 1apagado2 y un estado metaestable 1encendido2. :!e entendi...; &ien, veamos el primero: ?onoesta,les sencillo =rimero lo bsico, un monoestable sencillo con un inversor...

*onsidera inicialmente la entrada del inversor en nivel ba4o a trav/s de 2 y C, entonces su salida estar a nivel alto, a ora bien, un 1 lgico de poca duracin en la entrada, ace que se cargue el capacitor y conmute el inversor entregando un ( lgico en su salida, y este permanecer en ese estado asta que la descarga del capacitor alcance el umbral de ist/resis de la compuerta y entonces conmutar y regresar a su estado inicial... ?onoesta,les con dos compuertas &.2 $+4ate que la compuerta , la puedes cambiar por un inversor..."ratemos a ora de interpretar su funcionamiento.

!uponte que no e9iste se#al en la entrada, entonces la compuerta , tiene su entrada a nivel S,S por intermedio de 21, y su salida a nivel S6S, la cual alimenta una de las entradas de a, al estar ambas entradas de SaS a nivel S6S la salida de SaS estar a nivel S,S. *omo el capacitorC tiene sus dos e9tremos al mismo nivel no adquiere carga alguna. !i entregas un impulso positivo a la entrada de a, su salida pasa inmediatamente a nivel S6S yC comien0a a cargarse a trav/s de 21, la entrada de , se ace ( y su salida 1, como /sta realimenta la compuerta a la de4a enganc ada con su salida a (. *uando la carga del capacitor alcan0a el umbral de conmutacin de SbS su salida pasa a ( y la de a pasa a 1, esto ace que el capacitor se descargue a trav/s de ', y la l+nea de alimentacin, de4ando al circuito listo para un nuevo disparo.

Captulo 1B: ?onoesta,les con dos in ersores

?onoesta,les con dos in ersores

-a diferencia aqu+ est en que el gatillado se reali0a durante la e9cursin negativa del pulso de entrada.

*omo vers, estos circuitos disponen de algn m/todo de realimentacin y un capacitor que es quien retiene momentneamente una determinada se#al lgica en la entrada de alguna de las compuertas implicadas en el circuito... Cerradura con teclado electrnico -o me4or que se me pudo ocurrir para la aplicacin de un monoestable fue una cerradura electrnica sencilla, aqu+ la puedes ver...

-a secuencia para activar la salida es el orden en que estn numerados los pulsadores, eso s+, nota que debes pulsar !6 y sin liberarlo activar !,, luego de eso puedes continuar con la secuencia correspondiente. -os botones libres del teclado deber+an ir unidos a un sistema de alarma o acer que se desactive momentneamente todo el sistema antes de ingresar un nuevo cdigo, en fin tienes muc as opciones. En la salida debers conectar un rel/, un optoacoplador o algo por el estilo para accionar la cerradura electrnica. En realidad la intencin era darle una utilidad a los circuitos monoestables, y esta me pareci ideal. Los componentes utilizados son los siguientes: D1 a D; A ,?F,FL 21 a 2B A ,T 2C a 2H A KTK C1 a C7 A ,nf C; A ,666 uf V ,O7 !C1 A *(F6L, +1 a +> A "eclado

Captulo 1C: Circuitos ,iesta,les !. Glip4Glop 8Ksico 2+

Circuitos 8iesta,les 4 Parte ! *omencemos... -os circuitos biestables son muy conocidos y empleados como elementos de memoria, ya que son capaces de almacenar un bit de informacin. En general, son conocidos como $lip%$lop y poseen dos estados estables, uno a nivel alto 1, lgico2 y otro a nivel ba4o 1cero lgico2. *omencemos... -os circuitos biestables son muy conocidos y empleados como elementos de memoria, ya que son capaces de almacenar un bit de informacin. En general, son conocidos como $lip%$lop y poseen dos estados estables, uno a nivel alto 1, lgico2 y otro a nivel ba4o 1cero lgico2. =erdn, me estaba olvidando de un peque#o detalle, es posible que al presionar el pulsador se produ0can rebotes el/ctricos, es como aberlo presionado varias veces, y s+... los resultados sern totalmente inesperados, as+ que lo de los cablecitos para probar estos circuitos no nos servirn de muc o, es conveniente utili0ar un pulso de relo4 para reali0ar estas pruebas, ya sabes...JJJ un circuito astable, de los que icimos en lecciones anteriores, de a ora en ms lo llamaremos pulso de reloL o ClocM o CD. =or lo general un $lip%$lop dispone de dos se#ales de salida, una con el mismo valor de la entrada y otra con la negacin del mismo o sea su complemento. =rimero lo bsico, como siempre, y luego lo enredamos un poco ms. GL!P GL.P 8N+!C. 2+ !e puede construir uno fcilmente utili0ando dos compuertas ?<?( o ?.' conectadas de tal forma de realimentar la entrada de una con la salida de la otra, quedando libre una entrada de cada compuerta, las cuales sern utili0adas para control +et y 2eset.

-as resistencias ', y 'K utili0adas en ambos casos son de ,6T y las puse solamente para evitar estados indeterminados, observa el circuito con

compuertas ?.'... 3n nivel alto aplicado en +et, ace que la salida negada 4 # sea ( debido a la tabla de verdad de la compuerta ?.', al realimentar la entrada de la segunda compuerta y estando la otra a masa, la salida normal # ser 1. < ora bien, esta se#al realimenta la primer compuerta, por lo tanto no importan los rebotes, y el $$ se mantendr en este estado asta que le des un pulso positivo a la entrada 2eset. Conclusin: El biestable posee dos entradas +et y 2eset que traba4an con un mismo nivel de se#al, provee dos salidas, una salida normal # que refle4a la se#al de entrada !et y otra 4#que es el complemento de la anterior. !i comparas los dos flip%flop representados en el grfico, vers que slo difieren en los niveles de se#al que se utili0an, debido a la tabla de verdad que le corresponde a cada tipo de compuerta.

Captulo 1F: Circuitos ,iesta,les !!. Glip4Glop 8Ksico 2+

GL!P GL.P 2+ 4 Controlado por un pulso de reloL: En este caso voy a utili0ar el e4emplo de las compuertas ?<?(, pero le agregaremos dos compuertas ms, y uniremos la entrada de cada una a una se#al de 'elo4...

-o dic o ms arriba, necesitamos un generador de pulsos 1<stable2 para conectarlo en la entrada *locT, una ve0 lo tenemos pasamos a interpretar el circuito... !i pones un ( en +et y la entrada ClocM est a 1 ocurrir todo lo que se describe en el esquema anterior, veamos que ocurre cuando ClocM pasa a (...

Q!orpresaJ, el $$ se mantiene sin cambios en # y 4# $+4ate que a ora no importa el estado de+et y 2eset, esto se debe a su tabla de verdad 1basta que una de sus entradas sea ( para que su salida sea 12 por lo tanto +et y 2eset quedan in abilitadas. Es decir que se leern los niveles de +et y 2eset slo cuando la entrada ClocM sea 1. &.0A 1: El primer circuito que vimos 1$lip%$lop simple2 es llamado Glip4 Glop Asncrono ya que puede cambiar el estados de sus salidas en cualquier momento, y slo depende de las entradas !et y 'eset. &.0A ): El segundo circuito es controlado por una entrada *locT y es llamado Glip4Glop +ncrono ya que el cambio de estado de sus salidas esta sincroni0ado por un pulso de relo4 que reali0a la lectura de las entradas en un determinado instante. <ntes de continuar quiero mostrarte algo muy interesante, no es la nica forma de obtener un $lip%$lop, observa esto... GL!P GL.P 4 Con un in ersor -a venta4a aqu+ es la cantidad de compuertas utili0adas, esta bueno, :no te parece...;

&ueno, lo de4o para que lo analices...

Captulo 1H:

Glip4Glop D y GG ?aster4+la e
Circuitos 8iesta,les 4 Parte !! El flip%flop presentado anteriormente conocido como 9lip49lop 2+ suele presentar un estado indeterminado cuando sus dos entradas ' y ! se encuentran en estado alto as+ que veamos cmo se puede solucionar este inconveniente... GL!P GL.P D: En este circuito no e9iste la posibilidad de que las dos entradas est/n a nivel alto ya que posee un inversor entre la una y la otra de tal modo que ' A %!, observa el siguiente grfico, aqu+ se supone la entrada (ato a nivel 6...

7eamos que ocurre cuando la entrada (ato, pasa a , y *K cambia de estado pasando tambi/n a ,, segn como se van transmitiendo los datos por las compuertas resulta PA, y %PA6.

=ara que el flip%flop retorne a su estado inicial, la entrada (ato D deber pasar a ( y slo se transferir a la salida si *T es 1. ?uevamente se repite el caso que para leer el datos debe ser cTA,. En forma general se representa el filp%flop ( con el siguiente s+mbolo:

GL!P GL.P ?aster4+la e: !e trata de un arreglo de dos $$ independientes. El primero acta como Master y el otro como !lave. *on la diferencia de que en este caso las entradas !et y 'eset son realimentadas por las salidas P y %P respectivamente, quedando libre nicamente la entrada *K.

Da s/, ser complicado de anali0ar, pero lo aremos fcil, veamos... *onsiderando *KA6, ser la salida PA6 y %PA,, al momento del cambio de nivel de *K 1*KA,2, slo cambiaran las salidas del primer flip%flop 1Master2 sin afectar las salidas P y %P. < ora bien, cuando *K regrese a su estado inicial 1*KA62 el !lave conmutar las salidas P y %P quedando PA, y %PA6. <l cambiar de estado *K 1*KA,2 las salidas no sern afectadas. Esto se puede resumir en una peque#a tabla de verdad, como /sta:

&ueno, le agregu/ una fila ms, por si preguntas ;%2 < este tipo de $lip%flop, se le a dado la posibilidad de preestablecer el estado de sus salidas, adicionndole dos entradas ms, =reset 1 Pr2 y *lear 1Clr2, que vendr+an a ser algo as+ como !et y 'eset respectivamente, pero claro, ay que advertir que se debe evitar la situacin =rA*lrA6. "ambi/n tiene una forma de representacin simblica...

D an queda ms, el flip%flop )K, as+ que vamos por /l...

Captulo )(: Circuitos ,iesta,les !!!. Glip4Glop OD

Circuitos 8iesta,les 4 Parte !!! GL!P GL.P OD:

3n flip%flop )K es muy similar al visto anteriormente pero muc o ms comple4o que /ste, y e9isten *ircuitos integrados que ya lo traen incorporado as+ que por cuestiones de sencille0 y para no complicarte demasiado utili0ar/ su representacin simblica.

-o vamos a anali0ar de forma sencilla aciendo uso de la tabla de verdad que corresponde al funcionamiento del flip%flop...

*omencemos: -as dos primeras l+neas indican que las entradas *lr y =r establecen el estado de las salidas P y %P sin importar el estado en que se encontraban anteriormente, ni el estado de las otras entradas 1), K y *K2. En la tercera y cuarta l+nea se an establecido las entradas *lr y =r a nivel ,y las salidas P y %P permanecen en cualquiera de los dos estados mencionados anteriormente, segn el que se aya establecido. < ora bien si se mantiene *KA6 las salidas P y %P permanecen sin cambio 1!c2, lo mismo ocurre si se mantiene *KA,, y contina as+ en los cambios ascendentes de *K, y como podrs notar en la siguiente l+nea, si estableces )AKA6 queda sin importancia la entrada *K y sin cambio las salidas. En la s/ptima y octava l+nea se transfieren los datos de las entradas ) y K a las salidas P y %P respectivamente, pero esto slo ocurrir en la transicin ascendente de *K. $inalmente con *lrA=rA)AKA, el flip%flop *ambiar !iempre 1*s2 cada ve0 que se presente una transicin descendente de *K. D asta aqu+..., la idea fue mostrarte las venta4as y desventa4as de cada uno de

estos circuitos, te recuerdo que no necesitas armar uno de estos embrollos de compuertas, ya que e9isten integrados que las contienen, como el *(F6KG que es un doble flip%flop )K maestro%esclavo o el *(F6,H que es un doble flip%flop tipo (, al cual le voy a dedicar una pgina especial, por sus variadas aplicaciones, Qmuy utili0ado en robticaJ

QEasta la pr9imaJ &.0A: *on este cap+tulo emos llegado al final del curso.