Anda di halaman 1dari 3

MODUL 4 RANGKAIAN KOMBINASIONAL SEKUENSIAL

Artha Tiara (13212047) Asisten: Retri Derry F Tanggal Percobaan: 17/10/2013 EL2102-Praktikum Sistem Digital

Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
Abstrak Pada percobaan kali ini, praktikan akan membuat desain rangkaian kombinasional sekuensial berupa FSM (Finite State Machine) menggunakan bahasa VHDL, lalu diimplementasikan pada FPGA dan menggabungkannya dengan VGA Driver untuk diuji hasil output yang dihasilkan dari desain yang dibuat oleh praktikan. Kata kunci: Sekuensial, FSM, VGA. 1. PENDAHULUAN
dikonfigurasikan lainnya[1]. antara satu dengan yang

2.2 VHLD (VHSIC HARDWARE DESCRIPTION LANGUAGE) VHDL adalah bahasa pemrograman perangkat keras yang digunakan untuk memodifikasi sistem logika dalam FPGA ataupun IC[2]. Salah satu keuntungan menggunakan bahasa VHDL adalah implementasinya yang sederhana dan lebih compact dibandingkan pendekatan skematik. VHDL sendiri dapat dibuat dan disimulasikan pada Altera Quartus II maupun ModelSim. 2.3 ALTERA DE1 Ini adalah salah satu hardware dari Family Cyclone II tipe EP2C20 484-pin, lebih kecil dari Board DE2[3].

Percobaan yang telah dilakukan antara lain, praktikan mengimplementasikan desain FSM yang telah praktikan buat sebelumnya pada FPGA, dan diuji apakah output yang dihasilkan benar, praktikan juga mengimplementasikan desain modul VGA Driver yang telah disediakan pada FPGA dan LCD komputer, percobaan terakhir praktikan menggabungkan desain FSMnya dengan desain Modul VGA Driver lalu diimplementasikan pada FPGA dan diujikan pada LCD. Tujuan Percobaan: Mendesain sekuensial rangkaian untuk diimplementasikan pada FPGA. Mengenal dan memahami cara menggunakan hierarki dalam desain rangkaian. Mengenal dan memahami cara menggunakan FPGA dengan prototype system untuk memverifikasi fungsi rangkaian.

Gambar FPGA board DE1

2.4 FSM (FINITE STATE MACHINE) FSM atau Finite State Machine adalah model komputasi matematika yang berisi statementstatement, digunakan untuk program komputer dan sirkuit logika sekuensial[4].

2.
2.1

STUDI PUSTAKA
FPGA (FIELD-PROGAMMABLE GATE ARRAY)

FPGA adalah sebuah IC yang didesain untuk mengimplementasikan rangkaian digital. FPGA dapat dirancang sesuai keinginan pemakai tanpa melalui tahap burn di laboratorium atau di hardware oleh pabrik piranti.. FPGA terdiri atas gerbang-gerbang digital yang interkoneksi masing-masing gervang tersebut dapat

3.

METODOLOGI
Komputer (PC) yang terinstall program Quartus II dan ModelSim. FPGA development board, tipe ALTERA DE1 beserta perlengkapannya yang meliputi:
1

Peralatan yang digunakan:

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

o o o 3.1

Board FPGA tipe DE1. Catu daya+ kabel dan konektor tambahan. Kabel downloader USB-Blaster.

4.
4.1

HASIL DAN ANALISIS


PERCOBAAN 4A

PERCOBAAN 4A
Masukkan kode VHDL yang telah dibuat sebelumnya

Buat folder baru sebagai direktori kerja.

Buat project baru (file VHDL) dengan Quartus II

jika sudah, implementasikan pada FPGA dengan kabel downloader USBBlaster.

lakukan compile file, jika tidak ada error, lakukan simulasi functional, catat hasilnya.

Mode Siang

Diagram Implementasi FSM

3.2 PERCOBAAN 4B
Masukkan filefile yang didownload dari web labdasar ke dalam folder tersebut.

Buat folder baru sebagai direktori kerja.

Compile, jika tidak ada error, setting pin planner sesuai petunjuk yang ada pada file-file tersebut.

Perhatikan layar sambil memainkan keenam switch (SW1). Pelajari input dan keluaran yang dihasilkan.

Cabut kabel Monitor pada CPU dan pasangkan ke input VGA pada FPGA.

Implementasika n desain pada FPGA.

Mode Malam

Diagram Implementasi Modul VGA Driver

3.3 PERCOBAAN 4C
Buka Quartus II, dan pilih open existing file, pilih file percobaan 4B.
Modifikasi VHDL sehingga dapat "memanggil" file FSM pada percobaan 4A, dimana output dari file FSM tersebut menjadi input modul VGA.

Mode Darurat
Cabut kabel monitor pada CPU dan pasang pada input VGA di FPGA, catat hasilnya pada layar LCD. Compile, lalu download desain ke FPGA.

Diagram Percobaan 3C

Analisis : Hasil diatas adalah hasil simulasi functional dari desain FSM yang kami buat. Bisa dilihat bahwa 1 gelombang (clk) memiliki periode 5 ns, apabila setting seperti ini diinputkan pada FPGA, tentu saja hasilnya tidak dapat diamati pada LED FPGA. Maka dari itu, Variabel HITUNG pada VHDL kami kalikan 5 juta, sehingga periode outputnya mendekati 1 detik.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

4.2 PERCOBAAN 4B

[3]

http://www.altera.com/education/univ/mate rials/boards/de1/unv-de1-board.html, 20 Oktober 2013, 13:01. http://en.wikipedia.org/wiki/Finitestate_machine, 20 Oktober 2013, 13:10.

[4]

Modul VGA Pada percobaan kedua ini, kami membuat folder baru dan mengisi folder tersebut dengan file dari display_DE1.rar, lalu menjalankan file display vhd dengan Quartus II sebagai top-level entity dari file-file lainnya. Dari gambar diatas, saat switch SW[0] dan switch SW[5] diberi logika 1.

4.3 PERCOBAAN 4C
Untuk percobaan ini, kami hanya sampai saat menggabungkan FSM dan modul VGA, belum diimplementasikan ke FPGA. Kami hanya bisa melihat hasilnya dari kelompok lain. Untuk percobaan ini, praktikan menggabungkan file FSM-nya ke modul VGA dengan cara memodifikasi file modul VGA untuk proses pemanggilan file FSM sebagai inputnya. Lalu hasilnya ditampilkan pada LCD. Hasilnya sama seperti percobaan 4A, hanya saja dalam bentuk visual aslinya.

5.

KESIMPULAN

Rangkaian kombinasional sekuensial berisikan state-state berupa inisial state, currentstate dan nextstate yang terjadi secara berurut sesuai perancang desain inginkan (FSM), contohnya seperti sistem lampu lalu lintas ini. Untuk mengujinya, digunakanlah FPGA. Tetapi, untuk menampilkannya dalam bentuk visual (warna merah, warna hijau dan kuning), diperlukan sebuah desain yang mengubah output dari FSM ini menjadi bentuk visual yang diinginkan, contohnya desain VHDL modul VGA pada percobaan 4B.

DAFTAR PUSTAKA
[1] en.wikipedia.org/wiki/Fieldprogrammable_gate_array, 20 Oktober 2013, 12:12.

[2]

http://en.wikipedia.org/wiki/VHDL, 20 Oktober 2013, 12:32.


Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB