66 CAPTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSNCRONOS Sumrio 4.1. Introduo ............................................................................................................................ 68 4.2. Contadores Assncronos Crescentes ....................................................................................

. 68 4.3. Contadores Assncronos Decrescentes ................................................................................. 72 4.4. Contador Assncrono Crescente / Decrescente de 3 bits ..................................................... 75 4.5. Exerccios de Fixao ........................................................................................................... 76

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

67 CAPTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSNCRONOS Estudando outra aplicao de flip-flops em circuitos sequenciais, partimos agora para circuitos contadores. O primeiro tipo a ser estudado so os Contadores Assncronos. Aps esse captulo voc dever ser capaz de: (1) Entender o funcionamento de circuitos contadores assncronos e suas topologias; e (2) Projetar um contador assncrono a partir das especificaes necessrias.

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

68 4.1. Introduo Contadores so circuitos digitais que variam seus estados, sob comando de um clock, de acordo com uma sequncia predeterminada. 1 So divididos em duas categorias: assncronos e sncronos.

4.2. Contadores Assncronos Crescentes Como caractersticas principais de contadores assncronos temos:

(1) Os FF no possuem as entradas clock em comum; (2) So arranjados de forma que a entrada clock do flip-flop de ordem n seja a sada do flip-flop de ordem n-1; (3) Possuem sada binria sequencial; e (4) O bit mais significativo da contagem (MSB) est sempre no ltimo flip-flop, considerando como primeiro flip-flop o que recebe os pulsos de clock.

Seu circuito bsico apresenta um grupo de flip-flops tipo T em de estado de comutao (T=1), ou seja, cada transio ativa na entrada clock de um flip-flop causa uma inverso no estado lgico da sada desse flip-flop: Qn1 Qn

Exemplo 1: Contador de pulsos de 4 bits, figura 4.1.

Figura 4.1 Contador Assncrono Crescente de 4 bits.

IDOETA, I. V. CAPUANO, F. Q. Elementos de Eletrnica Digital. Ed. rica. | Prof. Marcelo Wendling

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

69 Assumindo inicialmente que Q0 = Q1 = Q2 = Q3 = 0, aplicando pulsos na entrada CLK do sistema, temos o mapa de pulsos representado na figura 4.2, onde conclumos que a cada transio ativa do clock, o estado das sadas Q so incrementados.

CLK Q0 Q1 Q2 Q3 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 1 1 0 0 0

Figura 4.2 Mapa de pulsos de um contador assncrono crescente de 4 bits.

Avaliando as sadas a partir de Q3 (MSB), temos uma contagem binria sequencial crescente: Aps X pulsos de clock 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Q3 (MSB) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

16 clock

70 Outro fator notvel que o contador assncrono mostrado a partir de um divisor de frequncia, logo:

f Qn
onde n a ordem do flip-flop, a partir de Q0. Exemplo 2: Contador de dcada

f clk 2 n 1

o circuito que executa a contagem de 0 at 9 (0000 2 at 10012), ou seja, 10 algarismos. A base desse circuito a mesma apresentada no Exemplo 1, porm, para que o circuito no ultrapasse o nmero 9, utiliza-se um arranjo externo de forma a acionar as entradas CLR dos flip flops quando o circuito assumir o caso 10 (10102), ou seja, quando a sada for 10102 (um valor acima do valor desejado), CLR=0. Observe:

Aps X pulsos de clock 1 2 3 4 5 6 7 8 9 10 10

Q3 (MSB) 0 0 0 0 0 0 0 0 1 1 1 0

Q2 0 0 0 0 1 1 1 1 0 0 0 0

Q1 0 0 1 1 0 0 1 1 0 0 1 0

Q0 0 1 0 1 0 1 0 1 0 1 0 0

CLR 1 1 1 1 1 1 1 1 1 1 0 1
| Prof. Marcelo Wendling

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

71 Logo, quando o circuito assumir, por um curtssimo espao de tempo, o valor 1010 2, a entrada CLR do sistema ativada, forando o circuito a retornar ao estado inicial 0000 2.

Exemplo 3: Contador de dcada com reset inicial.

Exerccio: Implemente contadores assncronos que executem as seguintes sequncias:

(a) de 0 a 8; (b) de 0 a 12, com reset inicial; (c) de 0 a 14, com reset inicial; (d) de 2 a 8; (e) de 3 a 12, com reset inicial; e (f) de 5 a 14, com reset inicial.

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

72 4.3. Contadores Assncronos Decrescentes Existem dois mtodos para se obter a contagem decrescente em contadores assncronos. No exemplo abaixo verificamos o primeiro modo.

Exemplo 4: Contador decrescente de Fh 0h:

Analisando a contagem a partir das sadas Q dos flip-flops teramos: 0 0 0 0 0 0 0 0 0 0 1 1 ... 0 0 1 1 0 0 0 1 0 1 0 1 Enquanto nas sadas Q temos: Q3 Q2 Q1 Q0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 ...

Podemos concluir que enquanto as sadas Q possuem sada sequencial crescente, as sadas Q possuem sada decrescente. Um grande inconveniente desse mtodo acontece quando queremos resetar o contador em valores que no so os extremos do circuito, como 0h e Fh no caso anterior.

Exemplo 5: Contador de Eh 2h.

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

73 Observando o circuito anterior, pode-se perceber que foi utilizada uma lgica inversa em todo o processo de reset do circuito. Isso se d pelo fato de buscarmos valores nas sadas Q dos flip-flops, ou seja, os valores complementares. Esse tipo de implementao pode acarretar em erros de projeto, pois facilmente confunde-se a lgica complementar com a lgica convencional utilizada em contadores assncronos crescentes. Uma maneira de evitar esse tipo de erro usando um segundo mtodo de contagem decrescente. Esse mtodo consiste em utilizar as sadas Q dos flip -flops como clock, no lugar das sadas Q.

Exemplo 6: Contador de Fh 0h, utilizando o segundo modo de contagem:

Neste circuito, as sadas Q1, Q2 e Q3 trocam seus estados quando as sadas Q0, Q1 e Q2 transitam de 0 para 1, respectivamente. Analisando o mapa de pulsos abaixo, considerando inicialmente Q0 = Q1 = Q2 = Q3 = 1, aplicando pulsos na entrada CLK do sistema, temos:

CLK Q0 Q1 Q2 Q3 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 1 1 0
|

1 0

16 clock

1 1 1

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

74 Assim, para implementarmos um contador decrescente qualquer, utilizamos a mesma lgica implementada nos contadores crescentes.

Exemplo 7: Contador de Eh 2h, utilizando o segundo modo de contagem e reset inicial:

Dessa maneira, utilizando essa mesma lgica podemos implementar um contador assncrono crescente / decrescente com uma varivel de controle.

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

75 4.4. Contador Assncrono Crescente / Decrescente de 3 bits

No circuito acima, quando X = 0, a contagem crescente e quando X = 1 a contagem decrescente.

Exerccio: Implemente contadores assncronos que executem as seguintes sequncias:

(a) de 8 a 0, com o primeiro modo de contagem; (b) de 8 a 0, com o segundo modo de contagem e reset inicial; (c) de 9 a 2, com o primeiro modo de contagem e reset inicial; (d) de 9 a 2, com o segundo modo de contagem e reset inicial; e (e) contagem de 4 bits crescente / decrescente, com uma varivel X de controle (se X = 0 contagem decrescente).

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling

76 4.5. Exerccios de Fixao 1) Implemente um contador assncrono de 4 bits crescente, com reset automtico.

2)

Implemente um contador assncrono de mdulo 8.

3)

Implemente um contador assncrono, com reset automtico, de mdulo 22. Qual a frequncia de sada do flip-flop do dgito MSB.

4)

Implemente um contador assncrono, com reset, automtico, que conte de 12 at 31.

5)

Implemente um contador assncrono, que conte de 5 at 15.

6)

Implemente um contador assncrono decrescente de 4 bits.

7)

Implemente um contador assncrono, com reset automtico, que conte de 21 at 2.

8)

Implemente um contador assncrono, com reset automtico, que conte de 31 at 12.

9)

Implemente um contador assncrono, com reset automtico, que conte de 15 at 5.

10) Implemente um contador de 4 bits, crescente / decrescente, com uma varivel X de controle.

11) Implemente um contador assncrono decrescente, que conte de 3 h Ch, com reset inicial. (Contagem: 3 2 1 0 F E D C 3)

Curso de Lgica Sequencial Cap. 4: Circuitos Sequenciais II: Contadores Assncronos

Prof. Marcelo Wendling