UNIVERSIDADE FEDERAL DA PARABA

CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS

DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
1/10

Estrutura e Concepo de Circuitos Integrados

Cascode e espelhos de correntes

Nome: GABRIEL TEFILO NEVES GUIMARES 10911561


1. Objetivos

Os objetivos desse trabalho so explorar e experimentar com estgios cascode e espelhos de corrente
tendo em vista futuras aplicaes desses circuitos em aplificadores com estgio cascode e espelhos de corrente
para polarizao. Usando o conjunto de ferramentas cadence algumas topologias de espelhos de corrente sero
anlisadas e o impcto dessas topologias em parmetros do circuito.

2. Fundamentos Tericos

2.1 Estgio Cascode

O Conceito de um amplificador cascode um amplificador de transcondutncia em srie com um buffer
de corrente, isso possibilita aumentar a resistncia de sada do amplificador e consequentemente o ganho terico
do mesmo, o ganho aumenta de forma proporcional a um fator proporcional ao quanto o buffer de corrente alivia
variaes de tenso. Isto , a resistncia de sada do buffer de corrente.
O conceito foi criado na poca de triodos vlvula, mas hoje utilizado principalmente com
amplificadores transistor, nesse trabalho vai ser utilizado um transistor MOSFET nfet50_rf e as equaes vo ser
focadas em transistores de efeito de campo. Primeiramente o ganho de tenso de um amplificador fonte-comum
com carga ativa (ganho terico):

Figura 1 - Amplificador fonte-comum com fonte de corrente como carga
A

= -gm - r
0



UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
2/10


Os estgio cascode tem a seguinte configurao:


Figura 2 - Amplificador fonte-comum com estgio cascode

A

= -(gm
1
r
01
+1)gm
2
r
02


Ou de forma aproximada:
A

= -gm
1
r
01
gm
2
r
02


Um ganho fcilmente maior que o original, com o custo adicional de tenso para manter M1 em
saturao.

2.2 Espelho de Corrente

Os circuitos de espelho de corrente provm da necessidade de um circuito que cpie uma dada corrente,
principalmente para fins de polarizao e para gerar as fontes de corrente das cargas dos amplificadores, o motivo
de usar um espelho de corrente e no transistores polarizados como fontes de corrente que a polarizao dos
transistores varia muito com a temperatura e processos de fabricao (resistncias de um divisor resistivo entre
outros fatores). A soluo disso criar uma corrente ideal com um circuito complexo de referncia de bandgap
e, para no repet-lo, usar espelhos de corrente pelo circuito para criano de fontes.
Nesse caso, queremos um circuito que tenha o mesmo Vgs que o pelo qual passa uma corrente original, a
topologia usada a seguinte:

UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
3/10


Figura 3 Espelho de corrente NMOS

Com o Mesmo Vgs, e desprezando o efeito trmico, a corrente sobre M2 a mesma que a sobre M1 exceto pela
modulao do comprimento do canal no mesmo, que modelado como a resistncia de sada da fonte de corrente.
Temos:

R
out
= r
02


Uma forma de aumentar essa resistncia cascodar o espelho de corrente, ainda mantem-se que o Vgs o mesmo,
dessa vez para os quatro transistores:

Figura 4 Espelho de corrente NMOS com estgio Cascode

UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
4/10


Dessa forma a resistncia de sada do circuito pode ser clculada como:

R
out
= gm
4
r
02
r
04



2. Resultados


Os circuitos foram projetados com uso do schematics da ferramenta Cadence, os transistores so de tecnologia
IBM .18u e da biblioteca IBM_PDK.
Primeiramente os transistores usados foram modelados, esses modelos e parmetros serviro de referncia no
s para o resto dos circuitos nesse relatrio mas como para todos os outros dos seguintes.
Em seguida projetou-se um espelho de corrente de 1mA para uso geral e um espelho igual com um estgio
cascode.

3.1 Transistor NFET50_RF da IBM_PDK


Para gerar as curvas IxV do transistor nmos foi usado o seguinte circuito no schematics:


Figura 5 Circuito para caracterizao IxV do transistor




UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
5/10


Com esse circuito foram geradas as seguintes curvas:

Figura 6 Ids x Vgs/Vds onde Vds : Cian=1,5V Verde Vds=1,1V Amarelo=0,7V Vermelho=0,3V


Foram retirados dois pontos das curvas Ids x Vgs para Vds = 2V , esses pontos so:

Vgs = 1,5V, Ids = 493,77uA
Vgs = 1,1V, Ids = 185,291uA

Com esses dois pontos e a seguinte equao que vlida no regime de saturao:

I
ds
=
1
2
p
n
C
ox
_
w
I
] (I
gs
- I
th
)
2
(1)

Obtemos os seguintes parmetros:

I
th
= SS4 mI
p
n
C
ox
= 11S,68 pAI
2


Para medir o parmetro usou-se o circuito polarizado com Vgs = 1,5V e conectou-se uma fonte de corrente de
1mA no dreno (o valor foi escolhido de forma que o circuito no entrasse em regio de ruptura) de forma que o
seguinte circuito equivalente foi simulado:

UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
6/10

Figura 7 Modelo do circuito de medio do


Onde a tenso medida foi 8,6314V, de onde tirou-se

r
0
= 17,uS ku poro I
ds
= 49S,77pA
z = u,1188 I
-1


Os exatos mesmo procedimentos foram realizados no PMOS50_RF onde obteve-se:

I
th
= SS8 mI
p
p
C
ox
= 2S,SS pAI
2

z = u,262S I
-1


3.2 Espelho de Corrente de 1mA

O Circuito utilizado (figura 8) foi projetado com a ajuda da eq. (1), onde encontrou-se que para Ids = 1mA
temos um Vds de 2V, usando a malha da fonte de alimentao projeta-se o resistor para tal condio como sendo
R0 = 8Ku.


Figura 8 Espelho de Corrente
UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
7/10


A de corrente vs tenso na carga foi a seguinte:


Figura 9 Corrente x Tenso na carga

Nessa curva importante medir dois fatores: a tenso mnima necessria para mantar o transistor TN501
em saturao, que importante para caso a corrente polarize um amplificador definir o quanto de espao de
tenso o amplificador pode gastar e definir sua carga, nmero de cascodes e excurso do sinal de entrada e
tambm a resistncia de sada que fator primrio no projeto de uma fonte de corrente que se aproxime da ideal,
para esses fatores foram medidos os seguintes valores:

poro I = u,9SmA I
Ioud,Mn
= 1I

r
0
= 96ku

A resistncia de sada esperada pelo nosso modelo era:

r
0
= (z - I
d
)
-1
= 84,17ku
No muito distante da obtida.

3.3 Espelho de Corrente de 1mA com cascode

O procedimento aqui foi anlogo ao anterior, assumiu-se um Vgs de 2V nos dois transistores e calculou-se
a resistncia, nesse caso porm foi necessrio um pouco de tunning para atingir um valor mais prximo da
corrente original de 1mA (nosso modelo no explica essa variao pois o Vds tambm se manteve o mesmo).
UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
8/10


Figura 10 Espelho de corrente com estgio cascode

Onde a seguinte curva foi obtida:


Figura 11 Relao Corrente x Tenso da carga da fonte com cascode

Assumindo o mesmo critrio para saturao da fonte anterior (95% da corrente nominal) obtem-se um
valor de tenso mnima de 1,37V que levemente maior que a anterior e leva ao clculo de uma resistncia de
sada de 280,66ku, mas bvio pelo fato que cada transistor precisaria de ~1,5V para saturao que esse resultado
falso, o que est acontecendo? Uma curva de resistncia de sada de um dos transistores foi plotada para ajudar a
responder:

UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
9/10

Figura 12 Resistncia de sada do transistor TN503

Onde v-se tanto que o efeito de modulao de canal no linear com Vds (Vds aumenta, Id aumenta
proporcionalmente a r0 e gerando um aumento em r0 que varia com 1/Id) e portanto r0 s grande para valores
maiores que os 1.5V necessrios para sair da saturao. Portanto bom ressimular o circuito, dessa vez com uma
faixa maior de tenso:

Figura 13 ressimulao da fonte de corrente com cascode

Agora v-se claramente que a corrente se estabiliza muito mais depois de 2,5V como esperado, pegando o
intervalo 3-10V temos a corrente variando de 995,1pA para 996,46pA, realmente formidvel! Uma resistncia de
sada equivalente de:

R
out
= S17,7Sku





UNIVERSIDADE FEDERAL DA PARABA
CENTRO DE ENERGIAS ALTERNATIVAS E RENOVVEIS
DEPARTAMENTO DE ENGENHARIA ELTRICA


UFPB/CEAR/DEE Estrutura e Concepo de Circuitos Integrados
10/10

Muito mais prxima da resistncia clculada pelo modelo que

R
i
out
= gm
1N503
r
01N503
r
01N501


R'
out
= 966ku




4. Comentrios e concluso

O trabalho props a avaliar as caractersticas bsicas de cascodes e espelhos de corrente para aplicaes e
fez exatamente isso. Algumas questes ficaram em aberto: porque a corrente muito mais prxima da nominal
mesmo no estando na saturao (o que pode levar a algum descuidado pensar o contrrio) e por que a resistncia
de sada foi to diferente da proposta pelo modelo? Acredito que uma anlise de regime de triodo basta para
responder a primeira pergunta mas no momento no tenho tempo pra faz-la, j a segunda questo pode ser porque
meu modelo esteja errado ou porque exista algum efeito que no conhea e no permita que a resistncia se eleve
tanto, realmente no sei responder.
Fora isso, os objetivos foram concludos, a relao de compromisso entre tenso requerida e resistncia de
sada ficaram bem definidas e acredito que sero importante na prxima etapa do trabalho que justamente o
projeto de amplificadores diferenciais e essa relao se traduzir em uma entre ganho, excurso e CMRR.


5. Referncias

[1] - Behzad Razavi, Fundamentos de Microeletrnica (LTC 2010), Cap 9.