Laboratorio Circuitos Electrnicos I POLARIZACIN DEL TRANSISTOR JFET Y MOSFET Pre-Informe Laboratorio 3 David Steven Hoyos Gil, Andrs

Fermin Mella, Fredy Alvarez Palechor Escuela de Ingeniera elctrica y electrnica Universidad del Valle Cali, Colombia davidhoyosgil2008@gmail.com, andresfmella@gmail.com, freddyalvarez91@hotmail.com

Resumen: En este laboratorio implementaremos diversos circuitos para probar el funcionamiento de los transistores JFet. Se comprobar experimentalmente que los parmetros de este dispositivo varian de manera apreciable entre JFets de iguales caractersticas. Adems se implementar mediante rels, resistencias, Mosfet y fotoceldas una lmpara automtica accionada por la luz presente en el entorno.

III. METODOLOGA Se realizarn clculos tericos, simulaciones y mediciones en el circuito real ayudados de una protoboard y un multmetro. Estos pasos se implementarn sobre los distintos tipos de circuitos a analizar. Para los clculos se har con un solo tipo de transistor JFET (K161), pero en la prctica se har con varios JFET de igual referencia para verificar la variabilidad de sus parmetros

Palabras clave: Transistor JFet, transistor Mosfet, fotocelda, rel, diodo led. I. Introduccin El transistor JFet es un dispositivo de tres terminales, dos de ellos actan como un canal de paso para el flujo de corriente elctrica a travs de un canal tipo n o tipo p que es controlado mediante campo elctrico. El campo elctrico aplicado en la terminal Gate con respecto a la terminal Source determina el ancho total del canal y determina la cantidad de corriente que pasa a travs del transistor desde el Drain(dreno) hasta Sourse(fuente). El transistor Mosfet es interesante en la utilizacin de circuitos de conmutacin.

IV. PROCEDIMIENTO

Transistor JFET: Trace la funcin caracterstica de salida vs con . Mida varios valores (mnimo 10 pares de datos) y grafquelos.

II. OBJETIVOS Entender el comportamiento transistores JFET y Mosfet. que presentan los Figura 1.

Conocer el uso de los JFet como resistencia variable controlada por voltaje. Establecer una comparacin entre los valores tericos y los valores medidos. Conocer el uso de seales lumnicas para controlar el encendido de un led .

Para el desarrollo de este punto se deba cumplir con la condicin de que y para asegurar tal condicin no se conecta ninguna resistencia en la terminal fuente (Aunque la corriente de puerta, en teora, es 0 A para los JFET en DC). Luego, como el valor de la resistencia es igual a 100, el asociado al transistor en la conexin ser 100. Lo anterior significa que el transistor se reemplazar por una resistencia de 100 mientras est

operando en la regin hmica, lo que suceder hasta que la corriente no supere los 8mA (valor que segn el Datasheet equivale a ). Y con base en ello, se utilizar una resistencia R1 cercada a con el fin de observar el cambio de la region ohmica a la region de corriente constante en un menor voltaje . Se decidi trabajar con R1=330.

Para

Ahora, se variar el valor de (fuente 10[V] y se anotarn los cambios en . Regin hmica: Para

) desde 0 a El resultado anterior quiere decir que el transistor ya est casi operando en la regin de corriente constante puesto que la corriente est cercana los 8mA que es la corriente mxima , por lo que el transistor ya no puede ser reemplazado por la resistencia y en consecuencia, los clculos se realizan de manera diferente. Regin de saturacin (corriente constante):

Para

Como se est trabajando en la curva donde es igual a cero, entonces se tiene la certeza de que una vez el transistor opera en la regin de saturacin, el valor de la corriente ser igual al valor de : 8mA. Para

Para

Para

Para

Para

Para

Para

A partir de los anteriores resultados se realiza la siguiente grfica: Para

ID VS VDS
10.000 8.000 ID(mA) 6.000 4.000 2.000 0.000 0.000 2.000 VDS(v) 4.000 6.000

constante, para lo cual se usa un voltaje de fuente de 8 V, segn los datos encontrados anteriormente. Ahora, se tiene que el voltaje . Por lo cual, se calcularn los datos para aumentos del de 0.2. Mediante la siguiente expresin se obtienen los valores necesarios para la caracterizacin. Dichos cambios de se hacen variando la fuente de alimentacin de la entrada del circuito. [ ]

Figura 2. Grafica de datos tericos.

donde se escoge una = 6mA * +

en este caso

Figura 3. Grafica ID VS VDS ======Obtenga la funcin caracterstica de entrada vs ajustando para operar en la regin de saturacin (corriente constante). Mida varios valores (mnimo 10 pares de datos) y grafquelos. Teniendo en cuenta las condiciones planteadas, se busca que el transistor est operando en la zona de corriente * + * + Grafica de la funcin caracterstica de entrada corriente de dreno ( ) vs voltaje de puerta fuente ( ). * + * + * + * + * + * + * +

ID vs VGS
6

0.1v usando la herramienta DC Sweep y por medio de la grafica de Voltaje de dreno fuente (Vds) vs Corriente de dreno (Id) se determinaran estos valores. Para este caso se diseo el circuito de la siguiente figura.

ID(mA)

4 2 0 -2 VGS(v) -1 0

-3

Figura 4. Simulacin:

vs

Figura 7.

Figura 5. Circuito con variacin de fuente en la entrada. Figura 8.

Observando la grafica se puede afirmar que la corriente de dreno de saturacin (Idss) es aproximadamente 6.8mA y se da cuando el voltaje entre puerta y fuente es 0 (Vgs=0). El voltaje de pinch-off (Vp) es de aproximadamente 1.8V y es valor de tensin de puerta que en negativo produce el corte en el transistor JFET. Dado que la hoja de datos del dispositivo seleccionado para el trabajo experimental da rangos para estos parmetros no se puede concluir si hay precisiones con lo simulado. Figura 6. Grfica vs 5.1.4. Polarizando el transistor en la regin hmica, tome valores, calcule y grafique vs . En esta ocasin se dise el circuito de la figura 10, dejando fija la fuente con un valor de 1V para garantizar su operacin en la regin hmica. Con esta fuente fija, el valor de Ro es de aproximadamente 100.

5.1.3. Obtenga los valores reales de Vp e IDSS para el transistor JFET canal N adquirido Dado que estos valores son propios de cada transistor la manera mas adecuada de hallarlos es por medio de simulacin, en este caso se usara el software Pspice que nos permite variar el voltaje de 0 a 5 voltios con incrementos de

Para hallar se variar el voltaje de la figura 10 correspondiente a y se aplica la siguiente frmula para el clculo de cada una de las resistencias debidas a los cambios que se den en dicha fuente, sabiendo que por clculos y simulaciones anteriores. Rds()

RDS VS VGS
200 150 100 50 0 -500 -400 -300 -200 -100 0 Vgs(mV)

Simulacin: ( )

Figura 9. Grfica de datos tericos

Usando el software Pspice se implement el circuito de la siguiente figura polarizado con para garantizar su operacin en la regin hmica (Vds<Vp). Se us la herramienta DC Sweep para polarizar de hasta con un incremento de 0.001mv con el fin de visualizar la grafica (100/((1-((V(J14:g,0))/(-1.8)))*(1((V(J14:g,0))/(-1.8))))) )

Figura 10. Circuito de diseo.

Figura 11. Simulacin de ( )

vs

5.1.5. Haga los clculos necesarios e implemente el circuito de polarizacin por divisin de tensin para obtener un punto de operacin lineal con ID=IDSS/2 y VDS= VDD/2. Para responder a lo exigido, se dise el circuito de la figura 12 que consta de cuatro resistencias, un jfet que en este caso es el JSK121 y una fuente de alimentacin DC (VDD) de 12v.

=3.4mA*1k=3.4v -12+3.4+6+VR2=0 VR2=2.6 Valores de R4 y R3: Vgs+VR2+VR3=0 VR3=2.037 Hallado el voltaje de la resistencia tres se puede aplicar un divisor de tensin dado que la corriente de puerta del transistor es de aproximadamente cero y por este caso se asume una resistencia R4 de un valor significativo. R4=1.5k

Figura 12. Circuito divisor de tensin.

Simulacin:

Sabemos que ID debe ser IDSS/2, al igual que VDS debe ser VDD/2 y debido a los literales desarrollados anteriormente y definida la fuente VDD sabemos que: IDSS=6.8 mA VDD=12 V VGS(off)=-1.8 V Entonces ID=3.4 mA VDS=6V Conociendo estos parmetros se despeja aplicando la ecuacin de Schockley que viene dada por: [ ] Figura 13.

Para hallar los valores de resistencia, se define por diseo a R1=1k. Este valor no debera ser mayor puesto que la cada de tensin seria mayor y la condicin requerida de no se cumpliran. Valor de R2:

Figura 14. Voltaje (

Figura 15. Corriente (ID)

5.2.1 Disee un sistema que permita el encendido automtico de una lmpara en ausencia de luz. Para llevar a cabo su diseo utilice un transistor E-MOSFET (por ejemplo 2N7000, BS107, etc.), un rel de 9V (o cualquier rel cuyo voltaje de activacin sea menor a 9V), una fotocelda y resistencias varias. Considere una fuente de alimentacin de 12V. Para el diseo del circuito de la figura 16 se usa una fotorresistencia que vara de 100K hasta 100 aproximadamente, esto en usencia de luz y con luz respectivamente, un transistor Mosfet 2N700, una fuente de alimentacin de 12v, una resistencia de 330 y una de 1K , un led, y un rel con un voltaje de activacin de 6v o mas. Su funcionamiento es el siguiente: con la resistencia R3 (fotocelda) se controla el voltaje dreno fuente (VDS). Si la resistencia R3 (Fotocelda) es mxima (Oscuridad), la cada de tensin en el divisor de tensin es suficiente para saturar el Mosfet con lo que se activa el rel y el diodo led se enciende. Cuando se enciende la luz, el divisor de voltaje no aporta el voltaje suficiente para saturar el transistor y el rel no se activa. Con la resistencia R1 se puede controlar la cantidad de luz a la que se desea que se encienda la lmpara, dicho en otras palabras, si se quiere que la bombilla se encienda con menos presencia de luz esta resistencia debe ser mucho mayor, si se quiere lo contrario se debe disminuir R1.

. Figura 16. Encendido de lampara con R3=100k

Figura 17. Encendido de lampara con R3=100

Tablas de datos

Terico 0.116 0.2232 0.3348 0.4465 0.5581 0.6697 0.814 2.36 3.36 4.36 5.36 1.116 2.232 3.348 4.465 5.581 6.697 7.814 8 8 8 8

Prctico

0,003 0,004 0,005 0,006 0,007 0,008 0,009 0,01 0,012 0,013 0,014 0,015

0,91 1,2 1,51 1,78 1,95 2,07 2,2 2,25 2,27 2,29 2,31 2,32

2.5

1.5 Series1 1

0.5

0 0 0.005 0.01 Figura 18. vs 0.015 prctico. 0.02

Terico -2 -1.8 -1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.1 0 0.06 0.24 0.54 0.96 1.5 2.16 2.94 3.84 5.41

Prctico

-2 -1,8 -1,6 -1,4 -1,2 -1 -0,8 -0,6 -0,4 -0,2 0

0 0 0 0 0 0 0,01 0,1 0,44 1,21 2,96

3.5 3 2.5 2 1.5 1 0.5 0 -2.5 -2 -1.5 Figura 19. -1 vs -0.5 prctico. 0 Series1

Terico Simulacin. Ver figura 8.

Prctico

0 0,17 0,32 0,53 0,78 1,14 1,57 1,87 2,31 2,7 3,11 3,46

0 0,85 1,44 1,89 2,14 2,28 2,34 2,37 2,39 2,4 2,4 2,4

3 2.5 2 1.5 1 0.5 0 0 1 2 Figura 20. vs 3 prctico. 4

Series1

Terico -0.4 -0.35 -0.3 -0.25 -0.2 -0.15 -0.1 -0.05 0 165.306 154.102 144 134.85 126.56 119.008 112.11 105.79 100

Prctico

-0,4 -0,35 -0,3 -0,25 -0,2 -0,15 -0,1 -0,05 0

0,84 0,79 0,73 0,67 0,615 0,55 0,5 0,45 0,41

2000 1800 1600 1400 1200 1000 800 600 400 200 0 -0.5 -0.4 -0.3 Figura 21. -0.2 vs -0.1 prctico. 0 Series1

CONCLUSIONES

Se hace difcil trabajar con dispositivos como el JFET k161 debido a que es muy variable con la temperatura y ello podra confundir al practicante pues podra no saber si las medidas son correctas o no. Pero para eso puede basarse en el datasheet, ya que en l encontrar los rangos adecuados de corriente de saturacin y voltaje Vp y con eso sabr si sus medidas son aceptables o no.

El tener un rango tan grande en el que se encuntra Vgs e Idss nos ocasiono inconvenientes no slo a la hora de obtener unos resultados lejanos, sino que a la hora de disear un circuito en donde el trasistor debia estar en una regin especifica, la variacion de los parametros gener que este se encontrara en otra regin y por ende tuviera un comportamiento diferente al esperado. Un transistor mosfet es un dispositivo que permite obtener una salida casi discreta a partir de eventos analogos, esta es una cualidad muy util cuando se necesita digitalizar un sistima u obtener una seal discreta. La cualidad de funcionar como comparador es la que me permite implementar sistemas digitales utilizando un trnasistor MOSFET. El hecho de que los datos prcticos se encuentren alejados de los datos tericos no implica que el experimento est malo, sino que con este, simplemente se confirma que efectivamente la corriente de saturacin del JFET usado se encuentra en un rango entre 1 y 10mA que puede variar por las condiciones de temperatura que se presenten en el momento de llevar a cabo las medidas. Lo importante del experimento es obtener la forma de funcin caracterstica del transistor as como un comportamiento esperado.