qwertyuiopasdfghjklzxcvbnmqwer tyuiopasdfghjklzxcvbnmqwertyuio pasdfghjklzxcvbnmqwertyuiopasdf ghjklzxcvbnmqwertyuiopasdfghjkl DESARROLLO DE SOFTWARE zxcvbnmqwertyuiopasdfghjklzxcv bnmqwertyuiopasdfghjklzxcvbnm Programacin de sistemas operativos qwertyuiopasdfghjklzxcvbnmqwer ACTIVIDAD 4 Dispositivos de entrada

! Sa"ida tyuiopasdfghjklzxcvbnmqwertyuio pasdfghjklzxcvbnmqwertyuiopasdf AL#$%O& PA#LI%A $ARI% TELLE' ASESOR& (orge Rodrig)e* $ora"es ghjklzxcvbnmqwertyuiopasdfghjkl zxcvbnmqwertyuiopasdfghjklzxcv bnmqwertyuiopasdfghjklzxcvbnm qwertyuiopasdfghjklzxcvbnmqwer tyuiopasdfghjklzxcvbnmqwertyuio pasdfghjklzxcvbnmqwertyuiopasdf ghjklzxcvbnmrtyuiopasdfghjklzxc vbnmqwertyuiopasdfghjklzxcvbn mqwertyuiopasdfghjklzxcvbnmqw ertyuiopasdfghjklzxcvbnmqwertyu

1.

Funciones implicadas en las operaciones de entrada/salida

Para que un computador pueda ejecutar un programa debe ser ubicado previamente en la memoria, junto con los datos sobre los que opera, y para ello debe existir una unidad funcional de entrada de informacin capaz de escribir en la memoria desde el exterior. Anlogamente, para conocer los resultados de la ejecucin de los programas, los usuarios debern poder leer el contenido de la memoria a travs de otra unidad de salida de datos. a unidad de !ntrada"#alida $!"#% soporta estas funciones, realizando las comunicaciones del computador $memoria% con el mundo exterior $perifricos%. os dispositivos perifricos que se pueden conectar a un computador se suelen clasificar en tres grandes grupos& a% b% 'ispositivos de presentacin de datos. #on dispositivos con los que interact(an los usuarios, portando datos entre stos y la mquina, por ejemplo, ratn, teclado, pantalla, impresora, etc. 'ispositivos de almacenamiento de datos. #on dispositivos que forman parte de la jerarqu)a de memoria del computador. *nteract(an de forma autnoma con la mquina, aunque tambin sirven para el intercambio de datos con el usuario, por ejemplo, los discos magnticos.

'ispositivos de comunicacin con otros procesadores. Permiten la comunicacin con procesadores remotos a travs de redes, por ejemplo, las redes de rea local o global. d% 'ispositivos de adquisicin de datos. Permiten la comunicacin con sensores y actuadores que operan de forma autnoma en el entorno del computador. #e utilizan en sistemas de control automtico de procesos por computador y suelen incorporar conversores de se+ales A"' y '"A.

c%

,- . ./0 0eclado *mpresora 'isco .inta A"'1'"A

!"#

2emoria

.P3

os dispositivos de transporte y presentacin de datos representan una carga muy baja de trabajo para el procesador comparados con los dispositivos de almacenamiento. a siguiente tabla muestra las velocidades de transferencia t)picas para diferentes dispositivos& 'ispositivos #ensores 0eclado )nea de comunicaciones Pantalla $./0% *mpresora de l)nea .inta $cartridge% 'isco .inta 4elocidad 5 6ps 7 5 86ps 59 6ps :9 6ps 7 ,9 26ps , 86ps 5 7 - 86ps 9.- 7 , 26ps ;.- 26ps :1< 26ps

Aunque la velocidad de transferencia de los dispositivos de presentacin de datos =a sido tradicionalmente lenta comparada con la de los dispositivos de almacenamiento, en los (ltimos tiempos la situacin est cambiando. .ada vez ms, los computadores se utilizan para manejar documentos multimedia que constan de grficos, v)deos y voz. a siguiente tabla presenta algunos parmetros de transferencia para los dispositivos modernos de !"# multimedia& 2edio >rficos 4)deo 4oz 4elocidad 5 26ps 599 26ps <; 86ps /etardo mximo 5 1 - segundos ,9 milisegundos -9 1 :99 milisegundos

as tres funciones bsicas se pueden realizar a travs del bus del sistema que conecta la memoria y la .P3, o bien se puede utilizar un bus espec)fico para las operaciones de !"#. !stas alternativas se traducen en dos formas de organizacin de los espacios de direcciones& !spacios de direcciones unificados as unidades de !"# se ubican en el espacio (nico de direcciones como si fuesen elementos de memoria. A cada unidad de !"# se le asigna un conjunto de direcciones $suficiente para diferenciar todos sus registros internos%. a interaccin entre .P3 y unidad de !"# se realiza a travs de instrucciones de referencia a memoria. !l bus del sistema es (nico.
bus del sistema

2emoria .P3

3nidad de !"# 5

3nidad de !"# n

!spacios de direcciones independientes $2emoria y !"#%

as unidades de !"# se ubican en un espacio de direcciones diferente al de memoria. a interaccin entre .P3 y unidad de !"# se realiza a travs de instrucciones espec)ficas de !"#. a separacin de espacios de direcciones puede soportarse con un bus (nico de uso compartido entre 2emoria y !"# en funcin del estado de una l)nea de control 2!2"*?&
bus del sistema
)nea 2!2"*?

2emoria .P3

3nidad de !"# 5

3nidad de !"# n

Pero el desdoblamiento de espacios de direcciones puede responder a la existencia de dos buses independientes, uno para memoria $bus del sistema% y otro para !"#&
bus de memoria

.P3

2emoria bus de E/S

3nidad de !"# 5

3nidad de !"# ,

3nidad de !"# n

@uncionalmente son equivalentes, pero desde el punto de vista de la codificacin de programas difieren en el uso de las instrucciones. !n el caso de !"# asignada en memoria se utilizan instrucciones de referencia a memoria, mientras que para !"# aislada existe un grupo particular de instrucciones para realizar esta funcin. os dos ejemplos siguientes muestran ambas alternativas& E/S programada asignada en memoria ,99 ?A' #0?/! ,9, ?A' 6P A5 -5C -5C ,9, " A. B11 A5 " 2D-5CE B11 BA.F " A. B11 2D-5CE " 6ifurca si GH9 " A. B11 2D-5<E

?A' -5< E/S programada aislada ,99 ,95 #0A/0 *"? 0!#0 *"? 6G/ *G ,95 -

" 6ifurca si dispositivo no disponible

2.

Estructura del sistema de E/S: mdulos de e/s y controladores de dispositivos

as diferencias existentes entre los dispositivos perifricos =an =ec=o que la unidad de !"# de un computador se organice en torno a dos tipos de elementos, unos que soportan las caracter)sticas comunes a todos los dispositivos $mdulos de !"#% y otros espec)ficos para cada perifrico que son los controladores de dispositivo&

+,-. +, -.

DISC

!dulo de E/S

Controlador de dispositivo

2.1. !dulos de E/S

3n mdulo de !"# permite que el procesador gestione una amplia gama de dispositivos perifricos de una forma similar, ocultando los detalles concretos de temporizacin, formatos de datos y principios f)sicos de funcionamiento. !l mdulo de !"# se conecta con el procesador a travs de un conjunto de l)neas de datos, direccin y control $un bus%. os datos que se transfieren se almacenan temporalmente en un registro de datos. !l estado del mdulo se refleja en los bits de un registro de estado. !l registro de control permite configurar y programar diferentes funciones en el mdulo. !stos dos registros $estado y control% pueden unificarse en uno slo en mdulos simples. 3n mdulo de !"# dispone de la lgica espec)fica para su conexin con uno o ms dispositivos perifricos. !n la siguiente figura se muestra la estructura general de un mdulo de !"#&
/egistro de datos )neas de 'atos /egistro de estado"control gica de interfaz con el dispositivo externo 'atos !stado .ontrol

)neas de direccin )neas de control gica de !"#

gica de interfaz con el dispositivo externo

'atos !stado .ontrol

3n mdulo sencillo de !"# capaz de realizar la interfaz de un computador con una impresora podr)a tener la estructura mostrada en la siguiente figura. !l decodificador =ace que el mdulo se identifique $#! I% para AC H 5, A< H 9, A- H 5, A; H 5, A: H 5,A, H 5, A5 H 9, A9 H 11, es decir, que ocupe las direcciones de memoria& 59555599 y 59555595, la primera corresponder a los registros de estado y control $A9 H 9%, y la segunda al registro de datos $A9 H 5%. os registros de estado y control pueden tener una (nica direccin asociada porque el primero slo se lee $/'I% y el segundo slo se escribe $J/I% desde el bus.

DEC DIFIC"D #

"$

SE%&

I'(E#F") DE I!*#ES #"

C%+

"1 "E&

D"( S

C*,

#D&

ES("D

C%+ .#&

C '(# %

/. D"( S

2.2. Controlador de dispositivo 0peri12rico3

a estructura del controlador de un dispositivo tendr que adaptarse en cada caso a las peculiaridades espec)ficas del perifrico. 3nos tendrn que actuar sobre elementos electromecnicos $impresoras de l)nea%, otros sobre elementos pticos $.'1/?2%, o magnticos $discos%, etc. #in entrar en las singularidades de cada uno, podemos decir que los controladores de dispositivos perifricos presentan una estructura general como la representada en la siguiente figura&
Estado $=acia el mdulo de !"#% Control $desde el mdulo de !"#% Datos $desde y =acia el mdulo de !"#%

gica de control

6uffer 0ransductor

Controlador de dispositivo
Datos $desde y =acia el exterior%

a conexin con el mdulo de !"# se realiza a travs de se+ales de control, estado y datos. !s la parte del controlador que omologa su comportamiento singular al esquema general de gestin de la !"#. as se+ales de control determinan la funcin que debe realizar el dispositivo. a lgica de control asociada al dispositivo controla su operacin en respuesta a las indicaciones del mdulo de !"#. !l transductor convierte las se+ales elctricas asociadas a los datos a otra forma de energ)a. Adems, suele existir un buffer asociado al transductor para almacenar temporalmente el dato que se transfiere entre el mdulo de !"# y el dispositivo. !n el tema K estudiaremos una serie de dispositivos perifricos particulares y sus controladores asociados.

2.4. Comunicacin entre el mdulo de E/S y el controlador de dispositivo peri12rico

Analizaremos en este apartado el dialogo de se+ales que de forma general tiene lugar entre el mdulo de !"# y el controlador de dispositivo en una transmisin de datos. Salida !n el caso de un dispositivo de salida $o de e"s en operacin de salida% las l)neas bsicas que intervienen son las del bus de datos y dos de control& dato vlido y dato aceptado. a primera indica al dispositivo la validez del dato presente en el bus de datos, y es activada por el mdulo de !"# cuando =a estabilizado el bus de datos con el valor del dato a transmitir. a segunda la activa

el dispositivo perifrico en respuesta a la lectura y procesamiento del dato, y como respuesta a la disponibilidad para aceptar un nuevo dato. !n la siguiente figura =emos representado en forma grfica la evolucin temporal de las se+ales en una operacin de salida
#alida bus de datos 2dulo de !"# dato vlido dato aceptado 'ispositivo perifrico

bus de datos dato vlido dato aceptado

a anterior secuencia de acciones que realizan el mdulo de !"# y el dispositivo perifrico en una operacin de salida podemos tambin verlas en el siguiente diagrama&

2dulo de !"#

Perifrico

'ato 11F bus de datos L5L 11F dato vlido bus de datos 11F perifrico L5L 11F dato aceptado

L5L H capacitacin L9L H descapacitacin LML H alta impedancia

9 11F dato vlido LML 11F bus de datos L9L 11F dato aceptado $listo para aceptar una nueva operacin%

Entrada

!n el caso de un dispositivo de entrada $o de e"s en operacin de entrada% las l)neas bsicas que intervienen son las del bus de datos y dos de control& peticin de dato y dato aceptado. a primera solicita al dispositivo un dato de entrada, y es activada por el mdulo de !"#. a segunda la activa el dispositivo perifrico cuando =a generado el dato y su valor es estable en el bus de datos. .on la activacin de esta se+al el mdulo de !"# conoce la validez del dato en el bus y puede proceder a su carga en el registro de datos. !n la siguiente figura =emos representado en forma grfica la evolucin temporal de las se+ales en una operacin de entrada

!ntrada bus de datos 2dulo de !"# dato vlido peticin dato 'ispositivo perifrico

peticin dato bus de datos dato valido

a anterior secuencia de acciones que realizan el mdulo de !"# y el dispositivo perifrico en una operacin de entrada podemos tambin verlas en el siguiente diagrama&
2dulo de !"# Perifrico

L5L 11F peticin dato

L5L H capacitacin L9L H descapacitacin LML H alta impedancia

'ato 11F bus de datos L5L 11F dato vlido

bus de datos11F 2dulo !"# 9 11F peticin dato L9L 11F dato vlido $listo para aceptar una nueva operacin%

4.

!ecanismos b5sicos de e/s: sincroni6acin

as diferencias de velocidad entre la .P3 y los perifricos de !"#, y lo que es ms importante, la no previsibilidad del tiempo de respuesta de estos (ltimos, =ace necesario un mecanismo de sincronismo que permita coordinar adecuadamente las transferencias de datos entre ambas unidades. !xisten dos mecanismos bsicos para sincronizar las operaciones de !"# con las de la .P3& sincronizacin por programa y sincronizacin por interrupcin. !l comportamiento de cada uno de estos mecanismos se resume en los dos siguientes organigramas&

?rden de lectura al mdulo de !"#

.P3 !"#

otra tarea

eer el estado del mdulo

!"# .P3

eer el estado del mdulo

?rden de lectura al mdulo de !"#

.P3 !"#

*nterrupcin !"# .P3

!jecuta

no

Nestado indica orden realizadaO

Nestado indica orden realizadaO

no

!rror

si eer el dato del mdulo de !"#

!"# .P3

si eer el dato del mdulo de !"#

!"# .P3

!scribir el dato en memoria

.P3 2emoria

!scribir el dato en memoria

.P3 2emoria

no NfinalO

no NfinalO si

si

E/S *rogramada

E/S por Interrupcin

a sincronizacin por programa $!"# programada% es la ms sencilla de implementar en un computador, sin embargo, presenta algunos inconvenientes& Prdida de tiempo& el computador no realiza trabajo (til en el bucle de espera *mpide la realizacin de tareas peridicas, como la exigida por el refresco de una pantalla 'ificultades para atender varios perifricos

7.

E/S controlada por programa

os dos (ltimos inconvenientes podr)an paliarse en parte limitando el tiempo de espera, como se muestra en el siguiente organigrama&

?rden de lectura al mdulo de

.P3

!"#

no
Nestado indica orden realizadaO

no

l)mite de tiempo

eer el estado del mdulo

!"#

.P3

si eer el dato del mdulo de !"# !"# .P3

no NfinalO si

?tras operaciones de !"#

!scribir el dato en memoria

.P3

2emoria

7.1. E8emplos de E/S controlada por programa

4amos a determinar en este apartado el porcentaje de tiempo de ocupacin de la .P3 por tres dispositivos de !"#. Para ello vamos a suponer que los conectamos a un procesador mediante !"# programada& un ratn, un disco flexible y un disco duro. #upondremos que el n(mero de ciclos que requiere la operacin completa de !"# sobre el dispositivo es de ;99, y que el procesador trabaja a -99 2Pz. #e supone que se puede ejecutar la consulta del estado del dispositivo con la frecuencia necesaria para que no se pierda ning(n dato, y que los dispositivos estn potencialmente siempre ocupados. 5. ,. :. !l ratn debe ser le)do :9 veces por segundo para asegurar que no se pierde ning(n movimiento !l disco flexible transfiere datos al procesador en unidades de 5< bits, a una velocidad de -986"seg. Go debe perderse ning(n dato. !l disco duro transfiere datos en bloques de ; palabras, y puede transferir a una velocidad de ;26"seg. Go debe perderse ning(n dato. /atn& .iclos de reloj por segundo para la lectura H :9 Q ;99 H 5,.999 ciclos por segundo Porcentaje de ciclos de procesador consumidos en la lectura H 5, x 59: " -99 x 59: H -9--2 : !l resultado muestra que el porcentaje de tiempo de .P3 que utiliza el ratn es muy bajo. 'isco flexible @recuencia a la que debe realizarse la lectura ser& -986"seg " , byte"acceso por encuesta H ,- 8 acceso por lectura" seg. .iclos por segundo para la lectura H ,-8 x ;99

Porcentaje de ciclos de procesador consumidos en la lectura H ,- x 5999 x ;99"-99 x 59< H 2 : !ste tiempo ya resulta importante. 'isco duro Pay que realizar lectura del dispositivo a una frecuencia que coincida con el ritmo al que llegarn los bloques de ; palabras, que es ,-9 8 veces por segundo $; 26 por segundo " 5< bytes por transferencia%. Por tanto& .iclos consumidos para lectura H ,-9 8 x ;99 Porcentaje de ciclos de procesador consumidos en la lectura H 599 x 59< " -99 x 59< H 2- : /esultado que indica que una quinta parte del tiempo del procesador se consumir en la lectura del dispositivo.