Circuitos Analgicos: Apresentao dos projetos eltricos e fsicos de circuitos analgicos utilizando tecnologia CMOS, bem como das

suas caractersticas eltricas e analise de desempenho, onde verificou-se o funcionamento de malhas eltricas, verificando postas lgicas em funcionamento juntamente com capacitores, resistores e indutores, tendo viso de suas interaes a nvel estrutural, visto interaes de portas lgicas e um grande problema de projeto onde em alguns casos a porta logica se comporta como um capacitor, recebendo o neme de capacitor parasita, visto que recebe esse nome pois como j foi dito portas lgicas deixam somente passar nvel lgico alto, tenso entre 0.8 e 1.2 V, ou nvel lgico baixo, tenso de 0 ou prximo de 0 V ao ponto de ser desprezvel, onde nesse caso as portas logicas armazenam energia por um curto perodo de tempo, o que a nvel de portas logicas no aceitvel pois isso acaba provocando um atraso no envio e recebimento de informaes no envio ou recebimento de 0s ou 1s.

Portas Lgicas CMOS apresentou-se projetos logico, eltrico e fsico de portas logicas CMOS combinacionais e sequenciais, bem como das suas caractersticas eltricas e analise de desempenho, onde o foco principal foi em mostrar projetos de transistores do TIPO CMOSjuno de pMOS e nMOS com tecnologia MOSFET a nvel estrutural partindo do projeto como feito utilizando retngulos para determinar tamanho altura, largura, comprimento da laminas de metais utilizados, Si, bem como furaes e interligaes entre os transistores na placa de circuito. Outro ponto tambm abordado foi de como se projetar os circuitos tentando se evitar o problema visto no tpico anterior, capacitncia parasita, o que impossvel no ter, mas se tenta reduzir ao mximo.

Sntese Lgica: apresentou-se etapas de projeto de um circuito integrado digital de aplicao especfica (ASICS), desde as linguagens de alto nvel de descrio do circuitos at a sua definio no nvel de portas lgicas, focando-se em projetos de maquinas de estados que tem por objetivo determinar o comportamento de um circuito digital a diferentes tipos de estmulos, sintetizando o circuito para uma melhor performance e se evitar o desperdcio de portas logicas. Outro ponto abordado foi a minimizao de circuitos digitais a partir da lgebra booleana, que utiliza algoritmos mais robustos para obter-se forma reduzida da equao.

Sntese Fsica: Apresentao das etapas de projeto de um ASIC, incluindo as fases de construo do leiaute at a finalizao do circuito para fabricao, onde demostrou e completou a fases de projeto de vistas na aula de portas logicas CMOS, onde demostrou a melhor maneira de se alocar blocos de portas lgicas, de maneira a produzir um delay menor provocados pelos fios, onde blocos que interagem a todo tempo devem ficar mais prximos um do outro. Foi visto tambm algoritmos que tem o objetivo de organizar da melhor forma as a organizao das portas lgicas atravs de softwares. Aps o projeto estar pronto e sem falhas, so passados para fabricao onde despejado em cima da bolacha de silcio produtos qumicos que, atravs de uma mascara que deixa passar pequenos focos de luz que so formados os transistores.

Tecnologias de Integrao de Hardware: discutiu-se o uso da tecnologia de microeletrnica (ASICs) e sua comparao com solues de projetos mais usuais como microcontroladores e componentes programveis (FPGAs e CPLDs), em relao anlise de desempenho, consumo de potncia, risco de projeto e viabilidade de mercado, discutindo-se o real cenrio da microeletrnica no Brasil, os principais projetos dessa rea, programas de incentivos existentes, abordou-se tambm sobre a TV digital, e sua real situao no brasil tendo como base somente tecnologia brasiliera