1

ResumenEn este documento se detalla los fundamentos

para el diseo de transistores CMOS. Los diseos con
transistores CMOS para compuertas lgicas como OR, AND,
entre otras. Tambin la estructura para circuitos integrados
como multiplexores, demultiplexores, conjuntamente con
semi sumadores y sumadores completos.
Se detalla el diseo de materiales importantes para la
electrnica como son las resistencias, capacitancias, bobinas
y diodos.
Para mostrar resultados de su funcionamiento se
utilizarn los programas DSCH y Microwind.

Palabras clave
Lgica combinacional: Sistema digital en el que su
salida es funcin exclusiva del valor de sus entradas
en un momento dado, sin que intervengan en ningn
caso estados anteriores de las entradas o la salida.
CMOS: Es una de las familias lgicas empleadas en
la fabricacin de circuitos integrados. Su principal
caracterstica consiste en la utilizacin conjunta de
transistores de tipo pMOS y tipo nMOS.
Microwind: Programa de diseo y simulacin de
circuitos integrados a nivel fsico. Permite disear el
circuito desde el punto de vista de la fabricacin en
Silicio (Si), sin ningn tipo de abstraccin.
DSCH: Es un editor lgico y simulador, es usado
para validar la arquitectura del circuito lgico antes
de empezar con el diseo microelectrnico.
Salicide: (Self align silicide) Proceso por el cual se
ubica un conductor entre el polisilicio y la parte
activa.
Verilog: Es un lenguaje de descripcin de hardware
usado para modelar sistemas electrnicos. El
lenguaje, algunas veces llamado Verilog HDL,
soporta el diseo, prueba e implementacin de
circuitos analgicos, digitales y de seal mixta.
I. INTRODUCCIN
La tecnologa CMOS en la actualidad es utiliza para la
fabricacin de circuitos integrados utilizados en aparatos
electrnicos como computadoras, celulares.

A partir de los conocimientos fundamentales de la lgica
combinacional, conjuntamente con la tecnologa CMOS se

har una breve gua para realizar el diseo basado en la
tecnologa CMOS.
Para este diseo se emplearn transistores tipo nMOS y
pMOS. Todos los diseos que se realizan en este documento
estn realizados en DSCH y Microwind, programas que
facilitan el diseo y la simulacin de circuitos integrados.
II. DISEO DE COMPUERTAS LGICAS
Se muestra una tabla de las compuertas lgicas.


Tabla. 1. Representacin de compuertas lgicas

Para disear una compuerta con tecnologa CMOS se debe
conocer cmo actan los transistores de MOS de canal n y p.

Tanto los transistores nMOS(canal N, sustrato P) como
pMOS (canal P, sustrato N) poseen los siguientes pines
(drenador, compuerta, surtidor). Su funcionamiento se basa en
la creacin de un canal entre el drenador y el surtidor, al
aplicar una tensin en la compuerta. Se forma una regin de
inversin, es decir, una regin con dopado opuesto al que tena
el sustrato originalmente.

Figura. 1. Transistores nMOS y pMOS activados (DSCH).

El transistor nMOS es considerado un buen 0 mientras
que el pMOS es considerado un buen 1.
En DSCH el orden de los pines est establecido, en
Microwind no hay distincin entre el drenador y el surtidor
para facilidad y comodidad del diseador.
C. Bravo, J. Maldonado, G. Salazar
Departamento de Elctrica y Electrnica
Universidad de las Fuerzas Armadas -ESPE-



Escuela Politcnica del Ejrcito
Fundamentos para diseos de transistores
CMOS

2

Diseo AND

Para el diseo de la compuerta AND se utilizan dos
transistores nMOS en serie, se debe recordar la tabla de
funcionamiento y la activacin de los transistores.


Figura. 2. Compuerta AND con dos transistores nMOS.

Utilizando transistores pMOS en lugar de nMOS se obtiene
la funcin

.

Diseo OR

En el diseo de la compuerta OR se necesitan dos
transistores nMOS en paralelo. Al utilizar pMOS en paralelo se
obtiene

.


Figura. 3. Funcin

, pMOS en paralelo.

Compuerta lgica NAND

Para disear una NAND se busca una combinacin
nicamente en la cual se active cuando las entradas sean un
1 lgico. Por lo tanto se acopla dos transistores pMOS en
paralelo, con dos nMOS en serie.


Figura. 4. NAND con tecnologa CMOS

Entonces se dice que la compuerta NAND es la combinacin
entre las compuertas de las figuras 2 y 3.

Una herramienta de mucha utilidad en Microwind es generar
automticamente una compuerta lgica, mediante la barra de
tareas, compile, compile one line y en las opciones de
ejemplos preestablecidos escoger nand2=/(a&b).

Otra manera de lograr conseguir un diseo que fue realizado
en DSCH obtenerlo en Microwind se tiene la opcin de crear
un archivo Verilog en DSCH y despus compilarlo desde
Microwind.

Figura. 5. NAND generada CMOS Cell Compiler.

En Microwind se puede modificar las propiedades de la
simulacin, es as que se asigna una seal de reloj en las
entradas para obtener 1s y 0s lgicos para observar el
comportamiento del circuito.
Existe una opcin en la cual se genera una seal aleatoria de
reloj, poniendo r lo cual significa random (aleatorio), esta
opcin es muy til para una NAND de 3 entradas.

Otra propiedad de simulacin es poder observar los valores
de los componentes elctricos en un nodo.

Microwind 2 Microwind 3.1


Figura. 6. Estructura elctrica de un nodo y reloj aleatorio.
III. EFECTIVIDAD DE DISEO Y COMPUERTAS COMPLEJAS

Muchas veces al disear una compuerta lgica con
tecnologa CMOS se tiene el problema de diseo en el cual se
desperdician recursos. Entre los problemas estn los costes
para la implementacin segn el nmero de transistores y la
velocidad de respuesta.


Figura. 7. Diseo de compuerta XOR 22 transistores.


Figura. 8. Diseo simplificado con 16 transistores.

Se puede reducir los diseos aplicando reducciones mediante
los mtodos comunes como son; mapas de Karnaugh, lgebra
booleana, dualidad de compuertas, entre otras.
Se facilita el proceso de diseo en los programas.
3


Figura. 9. Diseo eficiente compuerta XOR.

Se considera una compuerta compleja aquella en la que se
ven situadas dos o ms operaciones lgicas. En este caso la
funcin a representar es: F=A&(B|C).
Para representar una compuerta XNOR de manera eficiente se
realiza lo siguiente:
Reemplazar los operadores & y | por nMOS en serie y
paralelo respectivamente.
Fn = A serie (B paralelo C)
Reemplazar los operadores & y | por pMOS en
paralelo y serie respectivamente.
Fp = A paralelo (B serie C)
Si la funcin es no inversora, al final se debe poner un
inversor.

Figura. 10. Implementacin compuerta compleja para la
funcin A&(B|C).
IV. MULTIPLEXORES Y DEMULTIPLEXORES

Figura. 11. Multiplexor 8 a 1.

Para disear un multiplexor, de n entradas se debe tener en
cuenta, que el nmero n va en secuencia de 2
1
, 2
2
, 2
3
, 2
4
.
El funcionamiento para dos entradas, se muestra a
continuacin, se necesita un selector. Cuando sel=0, f=in0 y
cuando sel=1, f=in1.

Figura. 12. Diseo CMOS multiplexor 2 a 1.

Un demultiplexor, consiste en el proceso en el cual
mediante n nmero de selectores, se selecciona en que salida
se va a obtener la entrada.

.
Figura. 13. Demultiplexor 1 a 8.

V. ARITMTICA Y CELDAS DE DISEO SECUENCIAL

Tipo de datos

Diagrama. 1. Tipo de datos

Se tiene diferentes tipo de circuitos de Sumador empezando
por el semi-sumador y el sumador completo la diferencia entre
estos en que no lleva acarreo y el otro si respectivamente.

Entero
Sin
Signo
8 bits
16 bits
32 bits
Con
Signo
8 bits
16 bits
32 bits
Numeros Reales
Punto
Fijo
16 bits
24 bits
32 bits
Punto
Flotante
32 bits
4


Figura. 14. Explicacin grafica del sumador



Figura. 15. Esquema de un semi-sumador


Figura. 16. Esquema de un sumador completo

Ya diseado el circuito se tiene un proceso para ir desde
DSCH a MICROWIND el cual permite agilitar el diseo.


Figura. 17. Pasos desde DSCH a MICROWIND

Luego se puede continuar con un multiplicador que est en
base a un sumador completo, se multiplica bit a bit y se
obtiene una suma


Figura. 18. Esquema de un multiplicador

A continuacin los Latch

Diagrama. 2. Diagrama de la calcificacin de los latch

Las tablas de verdad explica su funcionamiento el latch RS
depende de los valores de reset y set, mientras el latch D
depende de un reloj.


Tabla. 2. Tabla de verdad de un Latch RS

Tabla. 3. Tabla de verdad de un Latch D

Latch
RS latch Latch D
Registro D
Edge-Trigged
5

En el Divisor de Frecuencia de reloj es importante conocer
la Frecuencia mxima para su correcta operacin


Figura. 19. Esquema de un divisor de Frecuencia de reloj

y por ltimo una diferencia principal entre los dos tipos de
contadores es la forma de utilizacin de una seal de reloj


Diagrama. 3. Diagrama de la calcificacin de los contadores

VI. COMPONENTES ELECTRNICOS


Diagrama. 4. Diagrama de resistencias

Diagrama. 5. MOS en conexin como diodos.



Diagrama. 6. Consideraciones referencia de voltaje.



Diagrama. 7. Multiplicador de corrientes



Diagrama. 8. Frecuencia
Contadores
Contadores
Sincronos
Contadores
Asincronos
6



Diagrama. 9. Espejo de corrientes


Diagrama. 10. Capacitores






Diagrama. 11. Amplificadores

VII. CONCLUSIONES

Para el diseo de circuitos de lgica combinacional
solo se necesita conocer el funcionamiento de este, para
as utilizar transistores nMOS o pMOS segn se
necesite.
Se necesita disear circuitos integrados optimizados
con la finalidad de ocupar un menor espacio, tener una
mayor velocidad de respuesta.
Los CMOS son dispositivos muy verstiles que ayudan
a realizar varios diseos de circuitos para aplicaciones
actualmente utilizadas.
7

Se concluy que los CMOS son dispositivos que tienen
varias funciones dependiendo la regin en la que
trabaje y la conexin con diferentes elementos adems
de sus propiedades dadas al momento de su
fabricacin.
VIII. RECOMENDACIONES
Se recomienda tomar en cuenta las dimensiones de los
dispositivos CMOS, las mismas que modifican sus
caractersticas para evitar problemas de diseo.
Es recomendable tomar en cuenta las diferentes formas
de conexin y orientacin de los dispositivos MOS para
as tener un excelente funcionamiento del sistema
implementado.
IX. BIOGRAFAS

Christina E. Bravo B.
Naci en Loja, Ecuador, el 16 de
Mayo de 1991. Estudio los 6 aos de
educacin primaria en la Escuela
bilinge Antonio Pena Celi y 6 aos
en el Instituto Superior Tecnolgica
Daniel lvarez Burneo obteniendo el
ttulo de bachiller en Fisicomatemtico
en la actualidad cruza el 5to semestre
en la Escuela de las Fuerzas Armadas
(ESPE).


Gabriel Alexis Salazar Loor
Naci en Quito, Ecuador el 13 de
Marzo de 1990. Realiz sus estudios
primarios en la escuela Borja #3.
Luego continu sus estudios
secundarios en el Colegio San
Gabriel gradundose con la
especialidad Fsico-Matemtico. En
la actualidad se encuentra en sptimo
semestre de Ingeniera Electrnica en
Telecomunicaciones en la Universidad de las Fuerzas
Armadas -ESPE-.

Jorge A. Maldonado M.
Naci el 21 de marzo del 1991 en
la ciudad de Quito Ecuador.
Su educacin bsica al igual que su
educacin media la realizo en la
Unidad Educativa Experimental
Autnoma Academia Almirante
Nelson en la ciudad de Quito,
obteniendo as el ttulo de Bachiller
en Ciencias con mencin en Fsico -
Matemtico. Actualmente se encuentra en el programa de
pregrado de Ingeniera Electrnica en Automatizacin y
control en la Universidad de las Fuerzas Armadas ESPE.