Anda di halaman 1dari 19

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

1

























UNIVERSIDAD DE EL SALVADOR
FACULTAD DE INGENIERIA Y ARQUITECTURA
ESCUELA DE INGENIERIA ELECTRICA
ELECTRONICA III



LABORATORIO #2

Switch Analgico/Sample and Hold/Multiplexer Analgico 2:1.


CATEDRATICO

Ing. Jos Ramos Lpez


ALUMNO


Roberto Carlos, Snchez Franco SF03013









I
E E
U
S
E

UES-FIA-EIE

Ciudad universitaria lunes 5 de noviembre de 2012.


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

2

RESUMEN

El objetivo primordial de este laboratorio, es el de tener un contacto con circuitos que son de
mucha utilidad en aplicaciones tanto analogicas como digitales o ambas como lo es el caso de los
circuito Sample and Hold. Con respecto al Timer LM555 en la modalidad astable comprobamos la
facilidad de preestablecer la frecuncia y el ciclo de trabajo con mucha precision mediante dos
resistencias y un condensador externos.

LISTA DE EQUIPO Y MATERIALES

EQUIPO


1 Fuente de poder bipolar.
1 Generador de Seales Agilent 33210A
1 Osciloscopio Agilent DSO1012A
1 Multimetro FLUKE 115
1 Proto board
MATERIALES

1 LM555.
1 MC 4007 .
1 LF356.
2 Resistencias de 100.
1 potenciometro de 10K.
2 Resistencias de 1K.
1 Capacitor de 1000PF.
1 Capacitor de 0.1 F.
3 Capacitores de 0.01F.


INTRODUCCIN
Entre los circuitos analgicos y digitales existe una clase de dispositivos que poseen caractersticas
de ambos tipos. Dentro de esta clase se encuentran los circuitos de reloj y los generadores de
seales que tienen muchos usos tanto en circuitos analgicos como digitales. La caracterstica
principal de estos circuitos es que el tiempo (periodo) se puede fijar ya sea por una tensin
externa o por una combinacin de resistencia-capacitor como lo es en este caso.
El Sample and Hold son circuitos de captura y mantenimiento que se emplean para el muestreo de
la seal analgica durante un intervalo de tiempo y el posterior mantenimiento de dicho valor,
generalmente en un condensador, durante el tiempo que dura la transformacin A/D,
propiamente dicha.
El multiplexor analgico est constituido por una serie de entradas/salidas conectadas a una lnea
comn de entrada/salida. Unas entradas de seleccin determinan cul es la entrada que se
conectar a la salida

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

3
DESCRIPCIN DEL CIRCUITO
EL TIMER:
El Timer 555 es un Oscilador y circuito de tiempo, de presicion moderada y util sus dos modos de
operacin son como oscilador astable y circuito monostable el circuito puede oscilar hasta
alrededor de 100kHz y en su version CMOS de hasta 250kHz.


Figura D1A. Componentes internos del timer 555. Figura D1B. Conexin del timer 555 como Oscilador Astable.

En el procedimiento de laboratorio el timer lo utilizaremos como oscilador astable como se
muestra en la figura D1B, en este caso cuando se aplica

es alto y

se carga hacia

a
una razon establecida por

. Cuando el voltaje en el capacitor

es

, el comparador
de umbral hace que la salida del FF sea alta, el

bajo y pone a

en operacin, el condesador
de tiempo se descarga atravez de de

. Cuando el voltaje en el capacitor

es

y el
comparador de disparo reajusta la salida del FF en bajo, y el

alto pone a

fuera de opracion
y el proceso se repite.
Para el caso de laboratorio se diseo el Timer en configuracion Astable para conseguir una seal
de reloj de 20kHz (+5%) con un ciclo de trabajo de aproximadamente el 60% utilizando


CALCULOS DE DISEO:


Figura D2. Voltaje de salida y voltaje de carga-descarga del Capacitor

.

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

4
De la figura D2. Tenemos que :


Para estabilidad maxima por variaciones de temperatura los valores de resistencia

deben
de estar en los siguientes rangos.


Con los datos siguientes:
f = 20kHz (+5%), D = 60%, CT = 0.01F




Ciclo de trabajo:

()()

()

()



LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

5
EL INVERSOR :

Figura D3. Operacin del inversor CMOS cuando Vclk = 0V.

Cuando Vclk = 0V

Como se observa en la figura anterior debido a que V
GSN
< Vt, M2 (QN) est en corte, mientras que
M1 (QP) est en operacin. Por conveniencia tomemos a M1 como carga de M2, entonces en la
figura D3 b) se presenta la curva caracterstica de carga i vrs. Vo.
Donde la intercepcin de las curvas de M1 y M2 de la figura D3 b) es el punto de operacin, por
tanto se observa que VOH = VDD = VOUT = Vcomp y el circuito equivalente se muestra en la figura en
la figura D3 c)
Cuando Vclk = 15V

Figura D4. Operacin del inversor CMOS cuando Vclk = 15V.

Como se observa igualmente al caso anterior en la figura debido a que V
SGP
< |Vt|, M1 (QP) est en
corte, mientras que M2 (QN) est en operacin. Entonces en la figura D4 b-) presenta la curva
caracterstica de carga i vrs. Vo. Donde la intercepcin de las curvas de M1 y M2 es el punto de
operacin, por tanto se observa que VOL 0 = VOUT = VCOMP
.
El circuito equivalente se presenta en
la figura D4 c).
En resumen se observa se observa a la respuesta de entrada la respuesta de salida
correspondiente a continuacin:
Cuando Vclk = 0 V..Vcomp = 15 V
Cuando Vclk = 15 VVcomp = 0 V

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

6
SAMPLE AND HOLD:


Figura D5. Circuito Saimple and Hold.

Cuando V
GATE
= 15 V, el switch analgico se encuentra en conduccin, y V
CAP
= V
GEN
para 0V
V
GEN
+5V. (Donde V
comp
= V
GATE
)
1. En este caso cuando VGATE = 15 V para la parte del CMOS conmutado se tiene el
siguiente circuito:


Entonces el transistor M3 opera en el modo de
saturacin y suministra una corriente ID para cargar el
capacitor la cual es dada por la ecuacin 10.46 del
libro texto:

( )

( )



Donde se observa que ID es directamente
proporcional al voltaje V
GATE
, entonces cuando V
GATE

pasa del estado bajo al estado alto dibuja la siguiente
grfica:

Figura D6. Operacin de M3 en Saturacin.




Cuando VCAP = 0 la corriente ID es muy grande, sin
embargo a medida que C
H
se carga y el voltaje VCAP
crece la corriente ID disminuye, hasta que la ecuacin
de ID se reduce a cero cuando VCAP = Vcomp Vt.
Figura D7. Operacin del NMOS como interruptor.


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

7
El circuito equivalente ser un switch cerrado, como el mostrado en la siguiente figura:




Cuya funcin de trasferencia es:

V
CAP
/ V
GEN
= 1 / ( 1 + SC
H
R
S3
)

Cuyo polo est ubicado en:

Wo = 1 / (R
S3
C
H
) = 1 / (100 * 1E-9) = 10 M rad/seg

Evaluando para la frecuencia de V
GEN
que es de 1kHz tenemos
que:

|V
CAP
/ V
GEN
| = |1 / ( 1 + SC
H
R
S3
)|= 1 / (1 + 2*1kHz*100*1E-9 )

|V
CAP
/ V
GEN
| = 0.999372076 V/V

Entonces podemos decir que:

V
CAP
V
GEN
para 0V V
GEN
+5V.

Figura D8. Operacin de M3 como switch
Cerrado.


2. Cuando V
GATE
= 0 para la parte del CMOS conmutado se tiene el siguiente circuito:






Entonces se observa que como debido a que el voltaje
VGEN siempre es positivo (debido a que est montado
sobre una seal DC de 2.5 V) entonces el voltaje de la
compuerta es ms negativo que el voltaje en la
fuente, lo cual hace que el transistor M3 entre en
corte, la grfica de cambio de estado se obtiene de la
siguiente figura del libro texto:


Figura D9a. Operacin de M3 en Corte. Figura D9b. Grafica cuando V
GATE
se dirige e nivel bajo


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

8
El circuito equivalente del transistor ser el de un switch abierto como se observa en la siguiente
figura:

Figura D10. Circuito equivalente del transistor M3 actuando como switch abierto

Lo cual indica que el voltaje de salida VCAP es el que se ha sido almacenado con anterioridad en el
capacitor cuando V
GATE
era de 15 V.
MULTIPLEXER ANALOGICO:


Figura D11. Multiplexor analogico.

Cuando V
COMP
= +15 V y V
clk
= 0 V, los estados (encendido o apagado) de los interruptores
analgicos MOSFET M3 y M4 y de manera inversa cuando V
comp
= 0 y V
clk
= 15 V.
Para responder esta pregunta nos basamos en el anlisis hecho anteriormente para un MOSFET
que funciona como switch, y dibujamos las seales para su respectiva representacin.

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

9




Donde para cuando V
COMP
= +15 V y V
clk
= 0 los estados
de M3 y M4 son los siguientes:

M3 = encendido
M4 = apagado

Y para V
COMP
= +0 V y V
clk
= 15 V los estados son los
siguientes:

M3 = apagado
M4 = encendido

Figura D12. Seales de Vcomp Vclk para los dos estados.

















LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

10
RESULTADOS DE LAS MEDICIONES
TIMER LM555:

Figura R1. Volatje de salida del oscilador VCLK (Tren
de pulsos) y Voltaje de carga y descarga del Capacitor

.
Figura R2. Volatje de salida del oscilador (Tren de
pulsos).

En la figura R1 se muestra la medicion de la amplitud del voltaje de carga y descarga del capacitor

, por
medio del cursor del osciloscopio. Como se observa la amplitud maxima del voltaje en el capacitor es de

,
osea 10V (Cursor B) y la amplitud minima se da en

, osea 5V (Cursor A). Ademas se observa la frecuencia


del tren de pulsos de 19.5kHz, al igual que su ciclo de trabajo de 59.4% que son valores muy proximos a los
establecidos en el diseo.
En la figura R2 se muestra la medicion aproximada de los tiempos de carga

y descarga

del capacitor

,
medios por el cursor los valores para

(Cursor B) y para

(Cursor A) , los cuales son


muy proximos a los obtenidos en el diseo del oscilador.

INVERSOR CON MC14007:



En esta figura se muestra la salida del Timer (VCLK)
curva de color amarillo y la otra representa el
voltaje invertido por medio de los transistores MOS
conectados como inversores nombrados como
(Vcomp), donde se aprecia claramente que el
circuito si actua como inversor.
Figura R3. Seal de salida del timer (Vclk) y la curva
verde es la misma seal invertida (Vcomp).


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

11
CIRCUITO SAIMPLE AND HOLD:
Voltaje de entrada

:

Al configurar el generador de seales

, con los valores establecidos en la guia con la


diferencia de que la amplitud de las seal es de 3Vpp ya que al utilizar la seal con una amplitud
de 5Vpp se recortaba la seal el instructor nos recomendo que se disminuyera como se muestra
en la figura siguente la seal de

posee una frecuencia de 1kHz, 3Vpp y un offset de +2.5V.




Figura R4. Configuracion para el voltaje del generador.
Senales VGEN y VHOLD:

Figura R5. Seal de entrada

(curva amarilla) y seal de salida VHOLD (Curva verde)

Como se muestra en la figura R5, VHOLD es la rplica de

cuando en Vcomp=15V y cuando
Vcomp = 0V VHOLD se mantiene al valor previo de la muestra debido al amplificador operacional en
la configuracin seguidor de voltaje provee al capacitor CH una corriente insignificante haciendo
que este no se descargue.
MULTIPLEXOR ANALOGICO:
Cuando el circuito Multiplexor analgico est construido la salida VOUT toma muestras simultneas
tanto de VGEN como de VDC cuando el interruptor analgico por M3 esta encendido el interruptor
analgico M4 est apagado y viceversa y la salida va tomando la forma mostrada. A continuacin
se muestran varias formas de onda para distintos valores de VDC obtenidos experimentalmente.
En estas imgenes se muestra la seal cuadrada generada por el LM555 y la seal del generador

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

12
las caractersticas de estas seales es que la seal cuadrada tiene una amplitud mxima de 15.6V
y la seal del generador tiene amplitud de 5V donde la frecuencia de la seal cuadrada es de 19.5
kHz y la del generador 1 kHz el osciloscopio muestra solamente reas del semiciclos de la seal
del generador sombreada mediante la seal cuadrada variando la amplitud de la seal del
generador.



Figura R6. Muestra las distinas posiciones de la seal por medio del potenciometro de 10k.

LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

13
DISCUSIN
TIMER LM555:



En la modalidad de operacin del LM
555 como astable el condensador se
carga y descarga a 1/3 Vcc (4.9879V) y
2/3Vcc (10.007V). Como se muestra en
la figura obtenida en la simulacion de
donde podemos decir que los tiempos
de carga y descarga al igual que la
frecuencia son independientes al volatje
de suministro.

Para el caso de la simulacion tenemos:


Figura DI.1. Amplitud y tiempos de carga y descarga de CT.

INVERSOR CMOS:



Podramos decir que este circuito
inversor es muy bueno para manejar
este tipo de seales, adems los
resultados han sido satisfactorios con
respecto a lo que esperbamos segn
los clculos realizados en el pre-
laboratorio debido a que las seales son
exactamente complementarias y el
tiempo de subida y bajada son muy
pequeos y muy bien manejados por los
transistores CMOS.

Figura DI.2. Voltaje de salida del timer (VCLK), Salida del inversor (Vcomp.)

Circulacin de una corriente significativa:

En los momentos de mayor circulacin de corriente se dan cuando ambos transistores estn operando en la regin de
saturacin; esto se observa claramente en la Figura 4.56 del libro texto. Caracterstica de Transferencia de voltaje del
inversor CMOS que se presenta a continuacin comprendida entre los bloques B y C que se muestran en la figura
DI.3.



LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

14


De la Caracterstica de Transferencia de voltaje del
inversor CMOS. La cual explica que esto sucede cuando

VCLK = V
DD
/ 2 = 15 / 2 = 7.5 V

Los estados B y C para el voltaje de salida Vcomp se
definen como sigue:

B = (V
DD
/2) + Vt
C = (V
DD
/2) - Vt

Que es el bloque donde M1 y M2 estn en saturacin y
se da el mayor flujo de corriente.

Figura DI.3. Curva caracteristica de transferencia de voltaje
del inversor CMOS.



SAMPLE AND HOLD:
Ahora haremos ms pequeo el tiempo por divisin para ver lo que sucede en cada ciclo se carga y
descarga del capacitor con respecto a VGEN.



Cuando el pulso cuadrado de V
GATE
es de 15 V, o sea el 40%
del periodo, el switch est cerrado tal y como se observa y
la seal V
HOLD
es igual o sigue a la seal V
GEN
, pero cuando la
seal del pulso cuadrado de V
GATE
es de 0 V durante el otro
60% del periodo el switch est abierto tal y como se
observa y la seal V
HOLD
es igual o sigue constante durante
un tiempo pequeo a la seal guardado en el capacitor,
donde el capacitor es de tal tamao que no se descargue
en ese pequeo tiempo si no que se mantenga constante.

Figura DI.4. Muestra el ciclo de carga y descarga del
capacitor respecto al voltaje VGEN.



LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

15
Si Cambiamos a V
GEN
con una amplitud de -5 V, los cambios percibidos por el switch analgico M3 son los
siguientes:





Como se observa cuando la seal V
GATE
= 15 V, el switch se
encuentra en corte debido a que el transistor ya no apera
en la regin de saturacin porque no se cumple la
condicin de V
GD
Vt, entonces el circuito equivalente
sera un switch abierto.

Figura DI.4. Cambio de VGEN a una amplitud negativa.

MULTIPLEXOR ANALGICO:
Para el caso con la ayuda del simulador TINA el cual presenta la siguiente figura Usando un
diagrama de tiempos, SE HA graficado las seales de control V
COMP
y V
CLK
, el voltaje multiplexado
V
MUX
, y la salida V
OUT
cuando V
DC
= 2.5 V y V
GEN
es tal como se ha definido en la gua tenemos lo
siguiente.



Figura DI.5. Muestra las cuatro seales de interes de
cada una de las etapas que esta compuesto el
multiplexor analogico 2:1.
Explicacin:
Las seales VCLK y V
comp
ya han sido explicadas, por otro
lado cuando VCLK = 0 V y V
comp
= 15 V; M3 esta encendido y
M4 est apagado, la seal V
MUX
= V
HOLD
= V
out,
alcanza y sigue
la seal V
GEN
durante un periodo de 40% del pulso total (20
s aproximadamente).
Luego cuando la seal VCLK = 15 V y V
comp
= 0 V; M4 esta
encendido y M3 est apagado, la seal V
MUX
= V
HOLD
= V
out
,
se trunca por la seal DC puesta por el potencimetro (2.5
V) mantenindose estable y constante en ese valor durante
el 60% de la duracin del pulso (30 seg aprox.)
Durante los 20 pulsos de la seal cuadrada (de f = 20 kHz)
VCLK o V
comp
se desarrolla un periodo de la seal del V
GEN
(de
f = 1 kHz), debido a la correspondencia de 20 a 1 entre las
frecuencias de la onda cuadrada y la onda senoidal.


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

16

CONCLUSIONES
Uno de los circuitos electrnicos bastante interesante es el LM555 el cual es un dispositivo
que se puede configurar como generador de reloj rpidamente en modo astable puede
funcionar para ciertas aplicaciones de una manera muy eficiente como para el caso donde
variamos la tensin de alimentacin y este la frecuencia no variaba.

El inversor CMOS es una buena forma de obtener el complemento de una seal, es decir
que la seal original que es el tren de pulsos generados por el lm555 invierte la seal y eso
es debido a su configuracin prctica y a su baja disipacin de potencia.

Uno de los circuitos importantes para la conversin de seales son los circuitos Sample
and Hold tanto para seales analgicas y digitales, ya que la etapa que efecta el proceso
necesita una tensin que no cambie durante la conversin, sin embargo, la calidad del
proceso depende de la capacidad del condensador y de las corrientes de polarizacin del
amplificador.

Una configuracin como el multiplexor se utiliza cuando un circuito de medicin debe
monitorear mltiples seales analgicas.

Se demostr como el swicht analgico funciona adecuadamente cuando su entrada vara
en la proporcin adecuada, es decir, cuando se encuentran en sus estados on/off.

BIBLIOGRAFA
[1]. Sedra. Circuitos Microelectrnicos, Quinta edicin. McGraw-Hill Interamericana, 2006.

[2]. Ramos. Notas de Clase de Instrumentacin Electrnica. Universidad de El Salvador, 2000.

[3]. Luces M. Faulkenberry. Introduccin a los amplificadores Operacionales con aplicaciones a
CI lineales, segunda edicin. Editorial Limusa 1990.



LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

17




LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

18


LABORATORIO 2: SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXOR ANALOGICO 2:1

19