ndice
ndice ...................................................................................................................................... 1
Desarrollo ............................................................................................................................... 2
I. Objetivos ...................................................................................................................... 2
II. Actividades .............................................................................................................. 2
Actividad 1 ...................................................................................................................... 2
Actividad 2 ...................................................................................................................... 7
Actividad 3 .................................................................................................................... 10
Trabajo de investigacin ....................................................................................................... 12
Tablas de Componentes a utilizar ......................................................................................... 17
Pauta de Evaluacin Pre-Informe. ........................................................................................ 18
2
Desarrollo
I. Objetivos
a. Disear un circuito secuencial sincrnico que permita contar nmeros binarios de 3
bits de acuerdo al cdigo Gray.
b. Utilizar visores o Displays de siete segmentos para observar los resultados
obtenidos a la salida de un circuito digital.
c. Utilizar el CI 555 para generar la seal de reloj requerida para el funcionamiento de
un circuito lgico secuencial.
II. Actividades
Actividad 1
Disear un contador Gray de 3 bits utilizando FF- tipo T.
Para poder disear y construir un contador de 3 bits es necesario saber a grandes rasgos
como va a funcionar este, una manera de ver esto es realizando un esquema que muestra lo
que realizar el circuito.
Primero que todo, el resultado del contador ser visualizado en un visor de 7 segmentos en
el cual, la mxima cifra que puede representarse con 3 bits de entrada es el 7, por lo que el
contador ir pasar por los estados desde el 0 hasta el 7. El esquema de la Figura 1 ilustra
esto.
3
Figura 1: Representacin del esquema de diseo del controlador.
Ya con el Diagrama representativo de la funcin del contador se puede proceder a realizar
el diseo de este.
Para la construccin del contador se utilizar la tecnologa de Flip-Flop T cuya tabla de
verdad se presenta a continuacin junto con un dibujo del elemento a implementar.
Tabla 1: Tabla de verdad para flip-flop T.
Q T Qn+1
0 0 0
0 1 1
1 0 1
1 1 0
Donde T representa la entrada del flip-flop, Qn+1 la salida futura y Q el estado actual.
4
Figura 2: Flip-Flop T.
Adems posee otras 2 entradas, las que son el Set y el Reset, tales entradas alteran la salida
independiente del valor que tenga la entrada T, es decir, si Set =1 el estado, ser 1
independiente del valor de la entrada, as tambin si Reset =1 el estado ser 0,
independiente del valor de T.
La tabla de estados para el contador es como sigue:
Tabla 2: Tabla de estados.
000 001 001
001 011 010
011 010 001
010 110 100
110 111 001
111 101 010
101 100 001
100 000 100
Se observa que el digito ms significativo es representado por
. A partir de la tabla de
estados se pueden dibujar los mapas de Karnaugh para cada digito. Estos son:
Tabla 3: Mapa de Karnaugh para
0 1
00 - -
01 1 -
10 - -
11 1 -
5
Tabla 4: Mapa de Karnaugh para
0 1
00 - 1
01 - -
10 - 1
11 - -
Tabla 5: Mapa de Karnaugh para
0 1
00 1 -
01 - 1
10 1 -
11 - 1
De ac se tiene que:
Al simplificar estas expresiones se obtiene finalmente que:
)
De acuerdo a estas ecuaciones puede obtenerse el circuito secuencial para el contador.
El circuito contador final se presenta en la Figura 3.
6
Figura 3: Circuito Contador con FF - T.
De la figura anterior se aprecia que el circuito esta compuesto por elementos o compuertas
lgicas individuales, en la prctica esto no se puede realizar y se utilizarn las pastillas
adecuadas para cada compuerta. Esto se representa en la Figura 4.
7
Figura 4: Contador con circuitos integrados.
Actividad 2
El reloj del circuito secuencial sincrnico debe ser implementado utilizando el CI 555.
Disee los componentes del circuito oscilador para obtener una frecuencia en el
contador de 1 Hz.
Para que funcione el contador es necesario agregar una seal de reloj la cual controlara los
cambios en la salida de cada FF_T, cabe destacar que el diseo impone que el circuito sea
sincrnico, es decir que a todos los FF llegue la misma seal de Reloj y al mismo tiempo o
ms simple, que el reloj produzca cambios en las salidas al mismo tiempo en cada FF.
Se crear un pulso de reloj cuadrado con frecuencia , por medio de un CI 555.
El CI 555 es un circuito integrado de bajo costo. Entre sus principales aplicaciones destacan
las de multivibrador astable y monoestable, detector de impulsos, etc.
8
En esta ocasin crearemos, un pulso cuadrado en la salida del CI por medio de la
implementacin de una malla RC que proporcionara los tiempos en alto y bajo del pulso
por medio del tiempo de carga y descarga del condensador.
La configuracin a utilizar se presenta en la Figura 5:
Figura 5: Esquema del Clock con CI 555.
Para obtener los valores de los componentes, se procede de la siguiente manera:
Se quiere crear un pulso tal que el tiempo de duracin de la seal alta y baja sean
similares. Como la frecuencia pedida es de 1 Hz el periodo de la seal debe ser T=1,
as la duracin de la seal alta debe ser de al igual que la seal baja, lo que
se puede realizar siempre que el tiempo de carga y descarga del condensador sean
. Por lo cual el tiempo de carga es de
y el tiempo de descarga es
.
Idealmente lo anterior es deseable que se cumpla, pero en la prctica generalmente
existen diferencias son leves.
El fabricante recomienda valores para los capacitores presentes en el circuito, en
este caso se consideran los valores de
.
Con las siguientes ecuaciones se pueden calcular los valores de los parmetros que
faltan:
Con lo anterior y reemplazando los valores en las ecuaciones se logra obtener los valores de
las Resistencias:
Con estos valores se logra obtener un pulso cuadrado bastante simtrico y de frecuencia
similar a 1Hz, para implementar en el contador sincrnico.
La Seal de reloj queda entonces como muestra la Figura 6 en donde adems se observa
que el tiempo de carga del condensador
y pulso cuadrado.
10
Actividad 3
Considerar en el diseo una etapa de visualizacin a partir de un visor o Display de 7
segmentos. Incluya las correspondientes resistencias limitadoras y especifique
claramente la forma en que obtuvo su valor. Debe especificar tambin el
decodificador de BCD a siete segmentos que utilizar en su diseo. ATENCIN. Los
displays de LEDs de 7-seg requieren de etapas drivers. Por ningn motivo puede
permitirse cargar con LEDs la salida de compuertas comunes. Hay problemas con el
FAN-OUT.
Usando un decodificador de 7 segmentos se construye la etapa de visualizacin. Se debe
destacar que a la salida del decodificador es necesario limitar la corriente que circula hacia
el Display, pues la naturaleza de sta se basa en tecnologa LED los cuales, en este caso,
soportan una corriente mxima de . Luego las resistencias se calculan como sigue:
La etapa de visualizacin al considerar esto queda como lo muestra la Figura 7.
Figura 7: Etapa de visualizacin.
Considerando todo lo anterior se tiene que el circuito finalmente queda como:
11
Figura 8: Circuito final con visualizador y clock.
Figura 9: Circuito final implementado con compuertas de circuito integrado.
12
Trabajo de investigacin
En qu consisten las configuraciones astable y monoestable con un CI 555? Cul
de ellas propondra usted para el desarrollo de esta experiencia?
En un CI 555 existen distintas configuraciones posibles, uno de los usos ms frecuentes
de estos circuitos integrados es en modo Multivibrador Astable, como en la experiencia de
esta sesin de laboratorio.
En esta configuracin, el circuito produce en su pin de salida OUTPUT una onda
cuadrada, con una amplitud igual a la tensin de alimentacin. La duracin de los
periodos alto y bajo de la seal de salida pueden ser diferentes. El nombre de astable
proviene de la caracterstica de esta configuracin, en la que la salida no permanece fija
en ninguno de los dos estados lgicos, si no que flucta entre ambos en un tiempo T.
El modo de funcionamiento: Multivibrador monoestable, recibe ese nombre por
permanecer estable en un solo estado: el nivel bajo. En efecto, si conectamos el CI555 en
configuracin monoestable, su salida permanecer en estado bajo, salvo en el momento en
que reciba una seal en el pin TRIGGER, en cuyo caso la salida pasara a nivel alto
durante un tiempo T, determinado por los valores de las resistencias y condensadores, de
acuerdo a las frmulas que rigen esta configuracin. El circuito de dicha configuracin se
muestra en la figura:
Figura 10: Configuracin Modo de funcionamiento Multivibrador Monoestable.
13
Es posible obtener una seal cuadrada de salida con un duty-cycle de 50% con un
CI 555? Si su respuesta es afirmativa, proponga una configuracin que lo realice.
Se tiene la siguiente configuracin para que el CI 555 se comporte como un generador
de ondas cuadradas:
Vcc
R1
R2
C1
C2
Salida
555
Figura 11: Configuracin Modo de funcionamiento Multivibrador Astable.
Se plantea del circuito anterior la ecuacin para el Duty Cicle:
Para obtener un Duty Cicle de 50%, es decir, que el tiempo que se encuentra la seal
en alto es igual al tiempo que la seal se encuentra en nivel bajo, se debe hacer
mucho
mayor que