100%(1)100% menganggap dokumen ini bermanfaat (1 suara)
192 tayangan19 halaman
[1] O documento descreve os diagramas de blocos de funções (FBD), uma linguagem gráfica de programação usada para projetar circuitos lógicos e controladores programáveis. [2] É abordada a representação de portas lógicas como inversão, E (AND) e OU (OR) usando símbolos, circuitos elétricos e tabelas-verdade. [3] Também são explicados conceitos básicos de álgebra booleana como variáveis lógicas e operações não, E e OU.
[1] O documento descreve os diagramas de blocos de funções (FBD), uma linguagem gráfica de programação usada para projetar circuitos lógicos e controladores programáveis. [2] É abordada a representação de portas lógicas como inversão, E (AND) e OU (OR) usando símbolos, circuitos elétricos e tabelas-verdade. [3] Também são explicados conceitos básicos de álgebra booleana como variáveis lógicas e operações não, E e OU.
[1] O documento descreve os diagramas de blocos de funções (FBD), uma linguagem gráfica de programação usada para projetar circuitos lógicos e controladores programáveis. [2] É abordada a representação de portas lógicas como inversão, E (AND) e OU (OR) usando símbolos, circuitos elétricos e tabelas-verdade. [3] Também são explicados conceitos básicos de álgebra booleana como variáveis lógicas e operações não, E e OU.
CAMPUS JATA CONTROLADORES LGICOS PROGRAMVEIS (CLPs) Diagrama de Bl!s de "#$%&es ("BD ' "#$!(i$ Bl!) Diagram) 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Pr*+ Dr+ A$dr, L#i- 1 - Diaga!a "# $%&'&( "# F)*+,#( - F)*'.i&* $%&'/ Diaga! (F$D) uma das linguagens grficas de programao, muito popular na Europa, cujos elementos so expressos por blocos interligados, semelhantes aos utilizados em eletrnica digital. Essa linguagem permite um desenvolvimento hierruico e modular do soft!are, uma vez ue podem ser constru"dos blocos de fun#es mais complexos a partir de outros menores e mais simples. $or ser poderosa e verstil, tem recebido uma ateno especial por parte dos fabricantes. %evido & sua import'ncia, foi criada uma norma para atender especificamente a esses elementos ()E* +,-../, visando incluir instru#es mais poderosas e tornar mais clara a programao.
0s blocos l1gicos correspondem a uma linguagem de n"vel intermedirio e muito prtica, pois traz consigo vrias fun#es de temporizao pr23definidas, facilitando assim a confeco de programas. %esse modo neste curso ser abordada essa linguagem de programao. 4amos supor ue seja necessrio determinar a funo l1gica interna de um sistema desconhecido, conforme mostra a figura ,.
B 5 L A 6igura , 3 7istema binrio com duas entradas (8 e 9/ e uma sa"da (:/ 8 id2ia 2 injetar sinais l1gicos nas entradas 8 e 9 de todos as combina#es poss"veis e, para cada uma dessas combina#es, registrar o resultado obtido na sa"da :. 8 ;abela , apresenta um exemplo de tabela ue poderia ser obtida. ;abela , 3 Exemplo de uma tabela de um sistema com duas entradas 8 9 : < < < < , , 2 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) , < < , , , 0bserve ue a listagem das combina#es de entrada obedece & se=>ncia da contagem binria, o ue torna fcil sua construo. .+. / "l#0grama 1ara dese$2l2ime$( de 1r3e(s !m4i$a!i$ais 8 primeira etapa do desenvolvimento do projeto de um sistema combinacional consiste na anlise do problema, buscando identificar as variveis de entrada e de sa"da, bem como um modelo ue vai solucionar o problema. Em seguida, constr1i3se a tabela verdade, simulando todas as possibilidades para as variveis de entrada e obtendo os respectivos valores de sa"da. ?a se=>ncia, obt>m3se as express#es l1gicas simplificadas por um dos m2todos a serem estudados nesta apostila e por @ltimo, desenha3se o diagrama esuemtico euivalente & funo l1gica obtida. Esta se=>ncia 2 ilustrada pela figura A.
Anlise do Pro!lema "onstru#o da $a!ela %erdade Determina#o da e&'ress#o l(gica )m'lementa#o do circuito l(gico 6igura A B 7e=>ncia de desenvolvimento de um projeto combinacional *+2 / lge4ra Blea$a ?o caso das chaves, apresentadas anteriormente, podemos ver ue s1 existem duas possibilidades para o circuitoC ou a chave esta fechada ou est aberta. Duando somente duas situa#es so poss"veis, trata3se de um sistema chamado binrio, ou seja, de duas possibilidades. Duem primeiramente estudou este assunto foi o matemtico Eeorge 9oole ue desenvolveu uma teoria para tratar os sistemas binrios. 0 conjunto de seu trabalho 2 citado nos textos como Flgebra de booleanaG. Hais tarde, em ,.IJ, *laude E. 7hannon desenvolveu a aplicao da lgebra booleana no projeto de circuitos de comutao telefnica. Kma reviso da formulao apresentada pela Llgebra de 9oole 2 importante para os usurios de circuitos & rel2s e controladores programveis. 0 objetivo deste cap"tulo 2 revisar , 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) os conceitos bsicos da l1gica booleana visando a sua utilizao em projetos de circuitos baseados em rel2s ou de programao do controlador programvel. .+5+./ Vari62el e E01ress7 Blea$a 4arivel booleana 2 um literal ue representa o estado de alguma coisa ue possui somente dois estadosC falso ou verdadeiro, aberto ou fechado, est presente ou no est presente, etc. $or exemplo, (se um rel2 est energizado ento podemos representar o estado do rel2 energizado ou desenergizado/ por uma varivel M cujos valores podem ser somente , ou <. $or exemplo, uma chave ue pode estar aberta ou fechada, como ilustra a figura I.
A -erdade A . * A /alsa A . 0
6igura I B 4arivel l1gica associada a uma chave Kma proposio l1gica, relativa a essa chave, 2 Fa chave esta fechadaG. Essa proposio 2 representada pelo s"mbolo 8. Ento, uando a chave est fechada, a varivel 8 2 verdadeira, e uando a chave esta aberta, a varivel 8 2 falsa. *omo visto, a varivel booleana (tamb2m chamada binria/ possui dois valores ue no caso da representao do estado de uma chave so fechado e aberto. 7imbolicamente, costuma3se representar a varivel booleana por , e <. $ortanto, em relao & figura anterior, tem3se 8 N , ou 8 N <. *abe lembrar ue os s"mbolos , e < no t>m aui um significado num2rico apenas l1gico. ?o campo dos sistemas digitais, esses dois valores so dois n"veis de tenso prefixados aos uais associamos os s"mbolos , e <. $or exemplo, O P 4 N , e < 4 N <. Kma denominao muito comum de < e , so os termos baixo Q alto ou n"vel l1gico baixo Q n"vel l1gico alto. 0s dois estados l1gicos de um sistema binrio so correlacionados de vrias maneiras, como, por exemploC 1 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 8m ds es(ads Cm1leme$( , 9 < :igado 9 %esligado 8lto 9 9aixo 4erdadeiro 9 6also 8tivado 9 %esativado 7im 9 ?o 6echado 9 8berto Energizado 9 7em Energia 8 lgebra booleana usa tr>s opera#es bsicasC ?o, E e 0u. 8 operao no 2 a negao ou o complemento, indicada por uma barra sobre a varivel, e as opera#es E e 0K so representadas pelo s"mbolo de multiplicao (FRG/ e adio (FOG/ respectivamente. ?ote ue, na verdade, no se trata de uma multiplicao nem de uma adio, mas apenas um s"mbolo para indicar a opera#es l1gicas E e 0K. 0 - F)*+,#( L1gi'a( $orta l1gica 2 um circuito ue cont2m um ou mais terminais de entrada de sinais (onde so colocadas as variveis booleanas/ ue executa uma operao booleana entre as variveis presentes nas suas entradas e transfere o resultado para a sa"da. ;ais dispositivos obedecem &s leis da lgebra de 9oole. 4amos fazer a euival>ncia das portas l1gicas com s"mbolos utilizados normalmente em esuemas eletrnicos (blocos de fun#es/, com o circuito de chaves e com diagrama a rel2s. 5+. / "#$%7 I$2ersra (NOT) 8 operao inversora, ou de negao, atua sobre uma @nica varivel de entrada. 0 n"vel l1gico de sa"da 2 sempre oposto ao n"vel l1gico de entradaS ele inverte (complementa o sinal de entrada/. 8 figura - representa o circuito euivalente de uma porta inversora e seu diagrama de contatos. 8 l'mpada acende se a chave 8 estiver aberta e apaga se ela estiver fechada 2 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 6igura - B *ircuito euivalente de uma funo inversora. 8 figura P apresenta os s"mbolos l1gicos para uma porta inversora em diagrama de blocos de fun#es, tamb2m conhecidos pela sua abreviao do idioma ingl>s 69% (6unction 9locT %iagram/.
A L I*"i'a i*2#(3& C&*2#*'i&*a%
C%i'40 - 5EG 6igura P B 7"mbolos da funo l1gica inversora em 69% 8 tabela A apresenta a tabela B verdade para a operao de inverso. A L < , , < ;abela I B ;abela 3 verdade da operao l1gica inversora Exemplo ,C Kma l'mpada vermelha deve ser acesa sempre ue um motor estiver desligado 7oluoC
L6!7a"a M&.&
6igura + B 7e o estiver desligado, vai ligar a l'mpada. 5+5 / "#$%7 E (AND) 5+5+. / Re1rese$(a%7 da 1r(a E $ diagrama el,(ri! 8 figura U mostra um circuito com duas chaves (8 e 9/. 8 l'mpada (:/ s1 acende se as chaves 8 e 9 estiverem fechadas. 6 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 8ssumindo ue a Fchave fechadaG corresponda a n"vel , e Fl'mpada acesaG corresponda tamb2m a n"vel ,, em uma operao E o resultado ser ,somente se todas as entradas foram iguais a ,C nos outros casos o resultado 2 <. 9aseado nessas observa#es pode3se construir sua tabela3verdade, conforme a tabela I. 5+5+5 / Re1rese$(a%7 da 1r(a E (AND) $ diagrama de 4l!s de *#$%&es+ 0utra forma de representar o sistema 2 utilizando blocos de funo os s"mbolos correspondentes esto representados na figura J. 6igura J B 7"mbolos para a porta l1gica E (8?%/ convencional, *lic<A e :adder respectivamente 5+: / "#$%7 O8 (OR) 5+:+. / Re1rese$(a%7 da 1r(a O8 $ diagrama el,(ri!+ 8 6igura . mostra o circuito el2trico euivalente de uma porta utilizando chaves 3 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
A L B
6igura . B 6uno 0K utilizando chaves 8nalisando o diagrama da 6igura ., podemos concluir ue basta ue ualuer uma das chaves (8 ou 9/ seja pressionada para ue a l'mpada : seja acesa ou tamb2m se ambas estiverem fechadas simultaneamente. Ento, em uma operao 0K o resultado ser , se ualuer uma das entradas for igual a ,. 0 resultado somente 2 < se nenhuma chave estiver fechada. 9aseado nas observa#es anteriores pode3se construir a tabela B verdade da funo 0K, conforme a ;abela -. ;abela - B ;abela B verdade da funo l1gica 0K A B L < < < , < , < , , , , , $odemos observar ue, exceto para o caso 8 N 9 N ,, a operao 0K 2 semelhante a uma adio aritm2tica comum. ?o caso 8 N 9 N ,, a soma l1gica 2 ,, j ue os valores poss"veis na lgebra booleana so < ou ,. Em ue : N 8 O 9 deve ser lida no seguinte modoC : 2 igual a 8 0K 9S o sinal FOG simboliza a operao l1gica 0K. 5+:+5 / Re1rese$(a%7 da 1r(a O8 (OR) $ diagrama de 4l!s de *#$%&es+ 4 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 6igura ,< B 7"mbolos da porta l1gica 0K convencional, *lic<A e :adder respectivamente. 5+; / "#$%7 N7 ' E (NAND) 5+;+. / Re1rese$(a%7 da *#$%7 N<O/E $ diagrama el,(ri! a juno das portas ?o e E. 8 6igura ,, mostra o circuito el2trico euivalente de uma porta ?V0 B E utilizando chaves. 8 l'mpada s1 vai apagar se as chaves 8 e 9 estiverem fechadas. Em todas as outras condi#es, fica acesa. 9aseado nas observa#es anteriores pode3se construir a tabela3verdade da funo ?V03E, conforme a tabela P.
A A $ L 0 0 * * 0 * 0 * * * * 0
;abela P B ;abela3verdade da funo l1gica ?o 3 E B
6igura ,, B 6uno ?V0 B E utilizando chaves L ?ota3se ue a ;abela P 2 exatamente inversa a tabela I e portanto a associao em paralelo de contatos ?6 2 denominada Ffuno no EG. 5 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Em ue B A 6 = deve ser lido do seguinte modoC : 2 igual ao complemento do resultado da operao 8 E 9 8ntes de continuar, vamos apresentar alguns teoremas da lgebra de 9oole, muito @til na transformao de fun#es l1gicas, principalmente uando se utilizam as fun#es inversoras. E tamb2m uando convenientemente utilizados facilitam a simplificao de uma expresso complicada. 5+;+5 / Re1rese$(a%7 da *#$%7 N<O ' E em diagrama de 4l!s de *#$%&es
A
$ L P&.a( %1gi'a( NO - E (NAND) C&*2#*'i&*a% C%i'40 - 5EG La""#
A
$
L A $ 6igura ,A B 7"mbolos grficos para porta ?V0 3 E 5+= / "#$%7 N<O ' O8 (NOR) 5+=+. / Re1rese$(a%7 da *#$%7 N<O/O8 $ diagrama el,(ri! a juno das portas ?V0 e 0K. 8 figura ,I mostra o circuito el2trico euivalente de uma porta ?V030K utilizando chaves. 8 l'mpada apaga se a chave 8 ou 9 estiver fechada. ;amb2m se apaga se ambas estiverem fechadas. 8 @nica condio em ue permanece acesa 2 se nenhuma das chaves estiver fechada. 6uno ?V0 B 0K utilizando chaves ;abela +C ;abela verdade da funo :1gica ?V0 3 0K *0 A B L < < , , < < < , < , , < 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 5+=+5 / Re1rese$(a%7 da *#$%7 N<O ' O8 em diagrama de 4l!s de *#$%&es 6igura ,I B 7"mbolos grficos para porta ?V0 3 0K 8 - P&(.)%a"& "# $&&%# ,/ M N < e M N , WDualuer varivel e ualuer funo, pode assumir somente dois valores representados por < e ,. Estes dois valores podem corresponder a duas situa#es ou grandezas f"sicas ue se excluem mutuamente mas, necessariamente uma delas deve estar presente em ualuer instante. 2) 0 1 = 1 0 = 0 3) 1 1 = 1 4) 0 0 = 0 0nde o ponto (W/ representa o operador l1gico E ou X8?%X do ingl>s. $ode3se em termos de contatos de rel2s associar o E a conexo em s2rie de contatosS 2) * 7 0 . 0 7 * . * 6) 0 7 0 . 0 3) * 7 * . * 0nde ( O / representa o operador l1gico 0K ou X0YX do ingl>s. $ode3se em termos de contatos de rel2s associar o operador a conexo em paralelo de contatosS 4) * = 0 5) 0 = * W0nde o sinal () sobre a varivel significa negao+ :+. / Teremas da 6lge4ra de Ble N#m Terema * 8 0 9 = 0 2 8 * 9 = 9 , 8 9 9 = 9 1 8 9 9 = 0 2 8 9 : = : 9 6 8 9 : ; = ( 9:) ; = 9 ( : ;) 3 8 ; : 9 ; : 9 + + = $eorema de De <organ 4 8 9 + 9 = * ** 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 5 8 / (9=:=+++= ;==+) = / ( 9= :=++++= ; =+=) *0 8 9: + 9; = 9(: + ;) >!s? 9: . 9: ** 8 9: + 9: = 9 *2 8 9 + 9: = 9 *, 8 9 + 9: = 9 + : *1 8 ;9 + ; 9: = ;9 + ;: *2 8 9: + 9; = 9: + 9;+ :; *6 8 9: + 9; = ( 9 + ;)( 9 + :) 9 - Ci')i.&( a C&*.a.&( Examinaremos agora o relacionamento das express#es booleanas com circuitos a contatos. 8 partir das express#es booleanas podemos, atrav2s dos teoremas, simplificar os circuitos atrav2s da eliminao de redund'ncias. )sto representa em termos de implementao menor custo, menos componentes, etc. ;+. ' C$(rladr L>gi! Prgram62el 0 contato aui referenciado representa o estado de ualuer dispositivo do tipo ligaQdesliga utilizado em circuitos a rel2s. Km painel de rel2, utilizado para controlar uma muina ou um processo, pode ser visto como um conjunto de rel2s e um conjunto de dispositivos de entrada e sa"da, tais como, chaves, interruptores, vlvulas, l'mpadas, contatores, etc. $or exemplo, para verificar se uma chave est ligada ou no, 2 preciso obter a informao de um contato do rel2, ou para verificar se o motor est ligado 2 preciso, verificar se um contato auxiliar do contator do fechado (caso se use um contato ?8 3 ?ormal 8berto/. ?os circuitos eletrnicos digitais, as entradas e sa"das s1 podem estar em dois n"veis de tenso, por exemplo, < 4 e P 4. ?os circuitos a contatos, utilizamos dois estados 3 aberto e fechado, para representar o estado do contato. 0 estado da bobina do rel2 ou do circuito a contato 2 denominado energizado ou desenergizado. 8ssim sendo, podemos relacionar uma expresso booleana (valor < e ,/ ao circuito a contatos (l1gica por fios/ e a varivel booleana ao contato ou estado de chaves, botoeiras, etc. $ortanto teremosC Expresso Booleana Circuito a contatos , energizado < desenergizado *2 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Varivel Booleana Contato do rel , W acionado < repouso ;+5 / Ass!ia%7 de !$(a(s $rmalme$(e a4er(s 9asicamente existem dois tipos, a associao em s2rie (figura ,-. a/ e a associao em paralelo (,-.b/. Duando se fala em associao de contatos 2 comum montar uma tabela contendo todas as combina#es poss"veis entre os contatos, esta 2 denominada de F;abela 4erdadeG. 8s tabelas U e J referem3se as associa#es em s2rie e paralelo. ?ota3se ue na combinao em s2rie a carga estar acionada somente uando os dois contatos estiverem acionados e por isso 2 denominada de Ffuno EG. Z na combinao em paralelo ualuer um dos contatos ligados aciona a carga e por isso 2 denominada de Ffuno 0KG. 6igura ,- B 8ssociao de contatos ?8 ;abela 4erdade U Ass!ia%7 em s,rie de !$(a(s NA *0?;8;0 E, *0?;8;0 EA *arga repouso repouso desenergizada repouso acionado desenergizada acionado repouso desenergizada acionado acionado energizada *, 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) "* . E* 2 6uno E (8?%/ ;abela 4erdade J Ass!ia%7 em 1aralel de !$(a(s NA *0?;8;0 E, *0?;8;0 EA *arga repouso repouso desenergizada repouso acionado energizada acionado repouso energizada acionado acionado energizada *,N E, O EA B 6uno 0K (0Y/ ;+: / Ass!ia%7 de !$(a(s $rmalme$(e *e!?ads 0s contatos ?6 da mesma forma podem ser associados em s2rie (figura ,P.a/ e paralelo (figura ,P. b/, as respectivas tabelas verdade so . e ,<. ?ota3se ue a tabela . 2 exatamente inversa a tabela J e portanto a associao em s2rie de contatos ?6 2 denominada Ffuno no 0KG. %a mesma forma a associao em paralelo 2 chamada de Ffuno no EG. 6igura ,.P B 8ssociao de contatos ?6 ;abela 4erdade . Ass!ia%7 em s,rie de !$(a(s N" *0?;8;0 E, *0?;8;0 EA *arga repouso repouso energizada repouso acionado desenergizada acionado repouso desenergizada *1 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) acionado acionado desenergizada 2 E * E 2 E * E * " + = 3 6uno no 0K (?0Y/ ;abela 4erdade ,< Ass!ia%7 em 1aralel de !$(a(s N" *0?;8;0 E, *0?;8;0 EA *arga repouso repouso energizada repouso acionado energizada acionado repouso energizada acionado acionado desenergizada 2 E * E 2 E * E * " + = 3 6uno no E (?8?%/ %e acordo com a nossa conveno podemos escrever a seguinte tabelaC C$(a(r C. C$(a( NA C$(a( N" %esenergizado 3< 8berto 3< 6echado 3, Energizado 3, 6echado 3, 8berto 3< 0nde observamos ueC ?8 N M ?6 N 9 E0em1ls de Cir!#i(s a !$(a(s ,/ 8 sa"da de um circuito deve ser energizada se o rel2 M est operado e deve3se usar contato ?8. Sl#%7@ 8 expresso booleana ue expressa a soluo deste exemplo 2 simplesmente C : N M, e o circuito a contatos pode ser desenhado como a seguinte figura. A/ 8 sa"da de um circuito deve ser energizada se o rel2 M est inoperado e deve3se usar contato ?6. *2 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Sl#%7@ 0 circuito abaixo atende esta exig>ncia. ,) 8 sa"da de um circuito deve ser energizada se o rel2 M est operado e o rel2 [ est inoperado. Sl#%7@ 0bserve ue agora temos uma funo E devido ao conectivo XeX na sentena de proposio o exemplo. 8 funo E em circuitos a contatos pode ser obtida pela associao em s2rie de contatos, como ilustrado abaixo. -/ 8 sa"da de um circuito deve ser energizada se uma chave 8 for ligada e se o rel2 M ou o rel2 [ estiverem energizados. Sl#%7@ *6 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 2) Km dep1sito 2 alimentado por uma bomba ue retira gua de um poo 2 ilustrado na figura abaixo. $retende3se ue a bomba 9, apenas entre em funcionamento uando as vlvulas 4, e 4A estiverem abertas simultaneamente ou enuanto o n"vel de gua no tanue estiver abaixo de um valor predeterminado. Essa indicao 2 fornecida por um sensor de n"vel 7,. *onsidere ue os estados de cada uma das variveis podem ser representados pelos seguintes n"veis l1gicosC Vari62el Es(ad Valr L>gi! Hotor 9, :igado , %esligado < 4lvula 4, 6echada , 8berta < 4lvula 4A 6echada , 8berta < 7ensor 7, ?"vel 9aixo < ?"vel 8lto , $ode3se verificar ue o estado do motor (ligado ou desligado/ depende da combinao dos valores de tr>s variveisC as duas vlvulas e o sensor de n"vel. *ada uma das variveis de entrada 2 representada em :adder como um contato normalmente aberto ou normalmente fechado dependendo da funo l1gica a desempenhar. +/ 7e as duas portas de uma sala estiverem abertas ser acesa uma l'mpada de aviso. 8 l'mpada tamb2m poder ser acesa de maneira manual. *3 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) E0er!A!is 1r1s(s , 3 %esenhar os circuitos a contatos para realizar a l1gica das seguintes express#es booleanasC a/ : N 8.9O* e/ ) D " )+( B A ( : + + =
b/ : N 8. (9O*/ f/ D + " B + A @ + = c/ " B A @ 2 + = g/ " )+ B A ( 9 + = d/ " )+ B A ( 6 + = h/ " )+ B + A ( 6 = A 3 %ado o diagrama :adder a seguir, determine a euao l1gica correspondente. a/ b/ *4 6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) c/ Para s e0er!A!is de : a BC de(ermi$e a eD#a%7 l>gi!a e dese$?e diagrama em li$g#agem Ladder e "BD D#e resl2a 1r4lema+ I 3 Km processo cont2m tr>s motores H,, HA e HI. *aso os motores H, e HI estejam ligados, deve acender uma l'mpada : - 3 8s tr>s chaves 8, 9 e * devem estar ligadas ou simultaneamente desligadas para ue uma l'mpada seja energizada P 3 Kma l'mpada : deve ser ligada caso o sensor 8 ou 9 no detectem a presena de um objeto & frente. +3 Kma l'mpada sinalizadora (:/ deve ser ligada se uma bomba (8/ estiver ligada e a presso for satisfat1ria (representada por pressostato 9 ue abre um contato uando a presso est abaixo do mximo permitido/ ou se um boto de contato moment'neo (*/ para teste da l'mpada for pressionado. *5