Anda di halaman 1dari 14

ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO

FACULTAD INFORMTICA Y ELECTRNICA


ESCUELA: ING ELECTRNICA EN CONTROL Y REDES INDUSTRAILES
CARRERA: ING ELECTRNICA EN CONTROL Y REDES INDUSTRAILES

PRCTICA No.6 - DISEO DE SISTEMAS SECUENCIALES

1. DATOS GENERALES

DENISE INSUASTI 402
CARLOS GUAILLAZACA 404
CARLOS MONCAYO 400
CRISTIAN ESCOBAR 397

GRUPO No:

FECHA DE REALIZACION: FECHA DE ENTREGA:
2014/04/25 2014/04/05

2. OBJETIVOS
2.1 GENERAL
Disear un circuito secuencial capaz de actuar en el entorno propuesto y responder
con una determinada accin en un instante de tiempo.

2.2 ESPECFICOS

Disear un circuito secuencial por medio de lgica digital y booleana
Simular el circuito implementado en un software especfico.
Comprobar los valores ideales obtenidos, con el circuito implementado.


3. METODOLOGA
La metodologa es de tipo experimental siguiendo los siguientes pasos:
Anlisis del problema a resolver
Diseo por medio de tablas de verdad y ecuaciones lgicas
Simulacin del circuito
Implementacin y verificacin de los resultados

4. EQUIPOR Y MATERIALES







5. MARCO TEORICO:
5.1 SISTEMAS SECUENCIALES
Los circuitos digitales que hasta ahora se han considerado, han sido combinacionales, esto es,
las salidas en cualquier momento dependen por completo de las entradas presentes en ese
tiempo. Aunque cualquier sistema digital es susceptible de tener circuitos combinacionales, la
mayora de los sistemas que se encuentran en la prctica tambin incluyen elementos de
memoria, los cuales requieren que el sistema se describa en trminos de Lgica Secuencial.

Un diagrama en bloques de un circuito secuencial consta de un circuito combinacional al que
se conectan elementos de memoria para formar una trayectoria de retroalimentacin. Los
elementos de memoria son dispositivos capaces de almacenar dentro de ellos informacin
binaria. La informacin binaria almacenada en los elementos de memoria se define como el
estado del circuito secuencial.
En los circuitos combinacionales las salidas son funciones que dependen nicamente de las
entradas actuales al circuito. Pero sin embargo, en muchos sistemas digitales esto no es
suficiente, siendo necesario adems circuitos capaces de almacenar informacin, puesto que
en ellos las salidas no quedan definidas nicamente por las entradas actuales, sino que
dependen tambin de cules fueron los valores de stas en el pasado. Se trata de los circuitos
secuenciales.

Todos estos sistemas se caracterizan porque pueden ser descritos utilizando el llamado
modelo de Huffman. Se trata de un modelo estructural que permite la descripcin de un
circuito secuencial genrico. Segn el modelo, el circuito consta de dos partes: un circuito
combinacional C y un conjunto de elementos de memoria M, como muestra la figura. Pues
bien, el valor de las salidas depende, a travs de la funcin de salida que implementa el
circuito combinacional, no slo de los valores actuales de las entradas, sino tambin del
contenido actual de los elementos
de memoria, En estos elementos, lo que se almacena es el llamado estado actual del sistema
secuencial, que puede considerarse como su registro histrico, ya que da cuenta de su
evolucin anterior. El paso desde el estado actual del sistema a un estado siguiente, viene a su
vez definido por la llamada funcin de transicin de estados, que tambin depender no slo
de los valores actuales de las entradas, sino tambin del propio estado actual.



MATERIALES
Dip-Switch
Compuertas lgicas
Diodos Leds
NE555
Flip- Flop JK y D
Capacitores
Potencimetro
Pulsadores

EQUIPOS
Fuente de alimentacin
Puntas lgicas
Computador
Osciloscopio









Centrndonos en la arquitectura de los computadores, componentes bsicos como los
registros, memorias y la unidad de control, constituyen circuitos secuenciales, aunque de muy
diverso grado de complejidad.

Biestables
Clasificacin.-
Un circuito flip-flop puede mantener un estado binario en forma indefinida (en cuanto se
suministre potencia al circuito) hasta que recibe la direccin de una seal de entrada para
cambiar de estado. La diferencia principal entre los diversos tipos de flip-flops est en el
nmero de entradas que poseen y en la manera en la cual las entradas afectan el estado
binario.

Las clulas elementales de memoria de los circuitos secuenciales se denominan biestables o
Flip-Flop. Se caracterizan por ser capaces de adoptar dos estados estables, que se
corresponden a los niveles lgicos "0" y "1", que perduran en el tiempo de un modo
indefinido, aunque haya desaparecido la excitacin que los origin. Es decir: son capaces de
memorizar un bit de informacin.
Una estructura con puertas lgicas que consigue el propsito anterior, es un biestable
elemental que tiene nicamente dos posibilidades de almacenamiento: estado 0 (Q=O) y
estado 1 (Q=1). La realimentacin entre las salidas y las entradas garantiza la permanencia de
la informacin almacenada (memorizada) en todo momento del funcionamiento electrnico
normal (tensin y corrientes de alimentacin adecuadas). Esto no ocurre en los sistemas
combinacionales, donde la informacin a la salida de las puertas se desvirta necesariamente
al eliminar las excitaciones de entrada.


















A las seales de control de los biestables se les llama CK (Clock). Estas seales son
Generalmente peridicas (aunque pueden no serlo) y gobiernan la transicin de un estado a
otro. Son seales de "sincronismo" que miden el tiempo del circuito. La sincronizacin es la
tcnica principal para hacer evolucionar un circuito secuencial, podemos aadir dos entradas
asncronas de reset CLR y set PRE. El objetivo de estas seales, es que al tener estos
dispositivos informacin almacenada que en un momento dado puede ser desconocida, se
hace necesario el poderlos inicializar a un valor conocido. As con la seal CLEAR ponemos a 0
la salida y con la seal PRE a 1.

Flip - Flop tipo J K

Un flip-flop JK es un refinamiento del RS ya que el estado indeterminado del RS se soluciona en
el JK. Las entradas J y K se comportan como las entradas S y R para ajustar y despejar el flip-
flop. Cuando se aplican seales de entrada en forma simultnea a J como a k, el flip-flop
cambia a su estado complementario, esto es si Q=1, cambia a Q=0 y viceversa.



La operacin de un FF tipo J K es muy similar a la de un FF RS. La nica diferencia es que no
tiene un estado invlido. Para la condicin J=K=1 el FF complementa el estado presente.

La tabla caracterstica resume el comportamiento del FF tipo J K disparado por flanco negativo.






Flip - Flop tipo D

El flip-flop tipo D recibe esta denominacin debido a su capacidad de transferir "datos" en el
flip-flop. En forma bsica es un flip-flop RS con un inversor en la entrada R, El inversor
agregado reduce el nmero de entradas de dos a uno.
La operacin de un FF tipo D es mucho ms simple. Slo posee una entrada adems de la del
reloj. Se le denomina "data" y es muy til cuando queremos almacenar un dato de un bit (0 o
1). Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida Q toma el valor de 1
(SET) y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso de reloj la salida
toma el valor de 0 (RESET) y lo almacena. El cambio en la salida del FF se efecta en el flanco
de bajada del reloj.

La tabla caracterstica resume el comportamiento del FF tipo D disparado por flanco negativo.








Flip - Flop tipo RS

Como ya se mencion anteriormente, estos circuitos pueden construirse con Compuertas
NAND o dos compuertas NOR. Cada circuito forma un flip-flop bsico, La conexin y el
acoplamiento cruzado mediante la salida de una compuerta a la entrada de otra constituye
una trayectoria de retroalimentacin. Por esta razn los circuitos se clasifican como
secuenciales asncronos. Cada flip-flop tiene dos salidas Q y Q negada, y dos entradas, SET para
ajustar y RESET para restaurar. A este tipo de flip-flop se les llama RS.

La operacin del FF RS disparado por flanco es similar a la operacin analizada anteriormente,
con la diferencia de que el cambio de estado se efecta en el flanco de bajada del pulso de
reloj. El estado S=R=1 es un estado prohibido.
La tabla caracterstica resume el comportamiento del FF tipo RS disparado por flanco negativo.








Flip Flop tipo T

Slo posee una entrada adems de la del reloj. Se le denomina "toggle". Si hay un 0 en la
entradaT, cuando se aplica el pulso de reloj la salida mantiene el valor del estado presente. Si
hay un 1 se complementa. El flip-flop tipo T es una versin de una sola entrada del flip-flop JK,
el flip-flop T se obtiene mediante un tipo JK si ambas entradas se unen. La denominacin T
proviene de la capacidad del flip-flop para conmutar (toggle), o cambiar de estado. Sin
importar el estado presente del flip-flop, asume el estado complementario cuando ocurre el
pulso de reloj mientras la entrada T es lgica 1

La tabla caracterstica resume el comportamiento del FF tipo T disparado por flanco negativo.







Para el caso de los FF disparados por flanco positivo la diferencia es que el cambio de estado
ocurre en la subida del pulso de reloj. La diferencia bsica entre flip flops disparados por flanco
y los disparados por nivel, es que en los disparados por flanco los cambios se efectan en el
frente de bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor
durante la duracin del pulso, no se efectan cambios hasta el siguiente pulso de reloj. En los
flip flops disparados por nivel en cambio, el flip flop responde a los cambios de las entradas
mientras el pulso de reloj est en 1. En cuanto a la representacin los FF disparados por nivel
no poseen el

smbolo > en la entrada de reloj.



Circuitos sincrnicos y asincrnicos

Hay dos tipos principales de circuitos secuenciales. Su clasificacin depende del temporizado
de sus seales. Un circuito secuencial asncrono es un sistema cuyo comportamiento puede
definirse por el conocimiento de sus seales en instantes discretos de tiempo.

El comportamiento de un circuito secuencial asncrono depende del orden en el cual cambian
sus seales de entrada y puede afectarse en cualquier instante de tiempo. Los elementos de
memoria que por lo comn se utilizan en los circuitos secuenciales asncronos son dispositivos
de retardo de tiempo. La capacidad de memoria de un dispositivo de retardo de tiempo se
debe al hecho de que toma un tiempo finito para que la seal se propague a travs del
dispositivo.

Un sistema lgico secuencial asncrono, por definicin, debe emplear seales que afecten los
elementos de memoria solo en instantes discretos de tiempo. Una forma de lograr este
objetivo es usar pulsos de duracin limitada a travs del sistema, de modo que una amplitud
de pulso represente la lgica 1 y otra amplitud (o la ausencia de pulso) represente la lgica 0.
Los sistemas lgicos secuenciales asncronos utilizan amplitudes fijas, como niveles de voltaje
para seales binarias. La sincronizacin se logra a travs de un dispositivo sincronizador
llamado reloj maestro generador, el cual genera un tren peridico de pulsos de reloj. Los
pulsos de reloj se distribuyen a travs del sistema de tal forma que los elementos de memoria
estn afectados solo por la llegada del pulso de sincronizacin.

NE555

Este excepcional Circuito Integrado muy difundido en nuestros das naci hace 30 aos y
contina utilizndose actualmente, veamos una muy breve resea histrica de este C.I..
Jack Kilby ingeniero de Texas Instrument en el ao de 1950 se las ingeni para darle vida al
primer circuito integrado, una compuerta lgica, desde entonces y hasta nuestros tiempos han
aparecido innumerables circuitos integrados, en Julio de 1972, apareci en la fbrica de
circuitos integrados SIGNETICS CORP., un microcircuito de tiempo el NE555V, inventado por el
grupo que dirigi el Jefe de Produccin en ese tiempo, Gene Hanateck, este integrado se
puede aplicar a diversas aplicaciones, tales como;

Control de sistemas secuenciales,
Generacin de tiempos de retraso,
Divisor de frecuencias,
Modulacin por anchura de pulsos,
Repeticin de pulsos,
Generacin de pulsos controlados por tensin, etc


Adems de ser tan verstil contiene una precisin aceptable para la mayora de los circuitos
que requieren controlar el tiempo, su funcionamiento depende nicamente de los
componentes pasivos externos que se le interconectan al microcircuito 555








El temporizador 555 se puede conectar para que funcione de diferentes maneras, entre los
ms importantes estn: como multivibrador astable y como multivibrador monoestable

Multivibrador astable: Este tipo de funcionamiento se caracteriza por una salida con forma de
onda cuadrada (o rectangular) continua de ancho predefinido por el diseador del circuito. El
esquema de conexin es el que se muestra. La seal, de salida tiene un nivel alto por un
tiempo T1 y en un nivel bajo un tiempo T2. Los tiempos de duracin dependen de los valores
de R1 y R2.

T1 = 0.693(R1+R2)C1 (seg) y T2 = 0.693 x R2 x C1 (seg)

La frecuencia con que la seal de salida oscila est dada por la frmula:
f = 1/(0.693 x C1 x (R1 + 2 x R2)) f = 1 / (T1 + T2 )

y el perodo es simplemente T = 1 / f
El ciclo de trabajo est dado por CT=100 x R2 / (R1+ 2 x R2)









Cuando la seal de disparo est a nivel alto (ej. 5V con Vcc 5V) la salida se mantiene a nivel
bajo (0V), que es el estado de reposo.
Una vez se produce el flanco descendente de la seal de disparo y se pasa por el valor de
disparo, la salida se mantiene a nivel alto (Vcc) hasta transcurrido el tiempo determinado por
la ecuacin:
T = 1.1 x R1 x C ( seg )
Es recomendable, para no tener problemas de sincronizacin que el flanco de bajada de la
seal de disparo sea de una pendiente elevada, pasando lo ms rpidamente posible a un nivel
bajo (idealmente 0V)

6. PROCEDIMIENTO

Una vez analizado el problema y determinado las condiciones y estados que
utilizaremos para nuestro circuito como las entradas y las salidas, realizamos una
diagrama de estados y una tabla de valores para posterior sacar nuestras funciones
mediante algebra Booleana para poder implementar y simular el circuito.


DETALLE DEL PROBLEMA A RESOLVER
Disear un circuito secuencial para el control de un semforo inteligente de dos vas. El
circuito consta de dos sensores en las vas para detectar la presencia de automviles
Y dos pulsadores en las esquinas para detectar los transentes. El semforo debe
funcionar normalmente si existe la presencia de automviles en las 2 vas caso
contrario dar preferencia a la va congestionada. Si existe la pulsacin de 3 veces por
parte de los transentes el semforo dar preferencia al paso de personas.
La frecuencia de la seal de reloj puede ser variada en cualquier instante de tiempo
con al menos tres valores especficos. Disee e implemente el circuito con flip-flops j-k
y los circuitos secundarios con flip-flops D.

DESARROLLO DEL PROBLEMA

Diagrama estados del problema:
Detector de pulsos














Q1 Q2 Q1+n Q2+n S D1 D2
0 0 0 1 0 0 1
0 1 1 0 0 1 0
1 0 1 1 0 1 1
1 1 0 0 1 0 0



Funciones
D1=~Q1Q2+Q1~Q2
D2=~Q1~Q2+Q1~Q2
S0=Q1Q2

Semforo


Entradas: S1, S2
Salidas: Sem 1,Sem2


















Tabla de verdad:
CLK=
















Tabla de verdad

S1 S2 Q1 Q2 Q1+n Q2+n Sem1 Sem2 J1 K1 J2 K2
0 0 0 0 0 1 V R 0 x 1 x
0 0 0 1 1 0 A R 1 x x 1
0 0 1 0 1 1 R V x 0 1 x
0 0 1 1 0 0 R A x 1 x 1
0 1 0 0 0 1 R V 0 x 1 x
0 1 0 1 1 0 R A 1 x x 1
0 1 1 0 1 1 V R x 0 1 x
0 1 1 1 0 0 A R x 1 x 1
1 0 0 0 0 1 V R 0 x 1 x
1 0 0 1 1 0 A R 1 x X 1
1 0 1 0 1 1 R V x 0 1 x
1 0 1 1 0 0 R A x 1 x 1
1 1 0 0 0 1 V R 0 x 1 x
1 1 0 1 1 0 A R 1 x x 1
1 1 1 0 1 1 R V x 0 1 x
1 1 1 1 0 0 R A x 1 x 1


Funciones:
Semforo 1

1 1 1 2 1 1 2
2 1 1 2 1 2 1 2 1 2
2 1 1 2 1 2 1 2 1 2
Q S Q S S Q S R
Q Q S Q Q S S Q Q S A
Q Q S Q Q S S Q Q S V




Semforo 2
1 1 1 2 1 1 2
2 1 1 2 1 2 1 2 1 2
2 1 1 2 1 2 1 2 1 2
Q S Q S S Q S R
Q Q S Q Q S S Q Q S A
Q Q S Q Q S S Q Q S V





Flip-flop Jk
2 2
2 2
2 1 1
2 1 1
Q K
Q J
Q Q K
Q Q J






FUNCIONAMINETO DEL CIRCITO

P1 P2 S1 S2 V R V1 R1 SEM
0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 0 1
0 0 1 0 0 0 0 0 1
0 0 1 1 0 0 0 0 1
0 1 0 0 0 0 1 1 0
0 1 0 1 1 0 1 1 0
0 1 1 0 1 0 1 1 0
0 1 1 1 0 0 1 1 0
1 0 0 0 1 0 0 1 0
1 0 0 1 1 0 0 1 0
1 0 1 0 1 0 0 1 0
1 0 1 1 1 0 0 1 0
1 1 0 0 0 1 1 0 0
1 1 0 1 0 1 1 0 0
1 1 1 0 0 1 1 0 0
1 1 1 1 0 1 1 0 0


Diseo:


































































D
E
T
E
C
T
O
R

D
E

P
U
L
S
O
S

S
E
M
A
F
O
R
O

S
E

A
L

D
E

R
E
L
O
J



TABLA DE MEDICIONES
SEMAFORO 1 SEMAFORO 2
VV1= IV1= VV2= IV2=
VA1= IA1= VA2= IA2=
VR1= IR1= VR2= IR2=


7. CONCLUSIONES Y RECOMENDACIONES

CONCLUSIONES
El circuito integrado 555 conectado de tal forma que funcione como multivibrador
astables nos pude dar diferentes seales de reloj esto depende de los valores de los
componentes del circuito que acompaa al integrad 555
Los diagramas de estado nos ayudan en la resolucin y el diseo del problema
planteado.
Los circuitos secuenciales a diferencia de los circuitos combinacionales dependen de
su salida ya que esto permite el cambio de estado de los flip-flops

RECOMENDACIONES:
Al momento de realizar el circuito detector de pulsos se recomienda clocar un condensador
electroltico en paralelo con el pulsador para evitar rebote y que se produzcan estados
fantasmas de igual forma na vez terminado el ciclo de funcionamiento se recomienda resetear
el flip-flop para que no se d el almacenamiento de estados no deseados conocidos
comnmente como estados basura

8. ANEXOS











Bibliografa
Sistemas electrnicos digitales
Enrique Mandado P.
Yago Mandado Rodrguez
MARCOMBO, EDICIONES TECNICAS 2008
9 Edicin
Sistemas secuenciales
Pg.: 165-239

Pgina web
Timer 555
Disponible en:
http://www.herrera.unt.edu.ar/eiipc/material/apuntes/El%20Timer%20555-
556.pdf

Anda mungkin juga menyukai